JP4936695B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4936695B2
JP4936695B2 JP2005267932A JP2005267932A JP4936695B2 JP 4936695 B2 JP4936695 B2 JP 4936695B2 JP 2005267932 A JP2005267932 A JP 2005267932A JP 2005267932 A JP2005267932 A JP 2005267932A JP 4936695 B2 JP4936695 B2 JP 4936695B2
Authority
JP
Japan
Prior art keywords
opening
semiconductor device
layer
monitor
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005267932A
Other languages
English (en)
Other versions
JP2006128637A (ja
JP2006128637A5 (ja
Inventor
工次郎 亀山
彰 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2005267932A priority Critical patent/JP4936695B2/ja
Publication of JP2006128637A publication Critical patent/JP2006128637A/ja
Publication of JP2006128637A5 publication Critical patent/JP2006128637A5/ja
Application granted granted Critical
Publication of JP4936695B2 publication Critical patent/JP4936695B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体基板上に形成された金属層を露出するように基板裏面から開口部を形成し、この開口部を介して前記金属層に接続された配線を形成する半導体装置及びその製造方法に関し、特に、開口の形成状態をモニターするための技術に関する。
近年、三次元実装技術として、また新たなパッケージ技術として、CSP(Chip Size Package)が注目されている。CSPとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
従来より、CSPの一種として、BGA(Ball Grid Array)型の半導体装置が知られている。このBGA型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
そして、このBGA型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
このようなBGA型の半導体装置は、側部に突出したリードピンを有するSOP(Small Outline Package)やQFP(Quad Flat Package)等の他のCSP型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このBGA型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。この一例として、半導体チップの一主面上もしくは両主面上に、例えばガラスから成る支持体が接着されるものがある。尚、関連する技術文献として、以下の特許文献1が挙げられる。
次に、半導体チップに1枚の支持体が接着された場合のBGA型の半導体装置の製造方法について、図面を参照して説明する。
図8乃至図10は、イメージセンサチップに適用可能な従来例に係るBGA型の半導体装置の製造方法を示す断面図である。
最初に、図8に示すように半導体基板30上の表面に、シリコン酸化膜またはシリコン窒化膜等から成る絶縁層31を介してアルミニウムを主成分とする金属層から成るパッド電極32を形成する。そして、パッド電極32を含む半導体基板30上にエポキシ樹脂層から成る接着剤33を介して、例えばガラスから成る支持体34を接着する。
次に、図9に示すようにパッド電極32に対応する半導体基板30の裏面に開口部を有したレジスト層35を形成し、これをマスクにして例えばSFとOをエッチングガスとしたプラズマエッチングを半導体基板30に対して行い、更に絶縁層31をエッチングして半導体基板30の裏面からパッド電極32に到達する開口部36を形成する。
そして、図10に示すように開口部36内を含む半導体基板30の裏面にシリコン酸化膜等からなる絶縁膜45を形成し、パッド電極32上の絶縁膜45を除去した後に、全面にバリア層37を形成する。さらに、バリア層37上に、メッキ用のシード層38を形成し、そのシード層38上でメッキ処理を行って、例えば銅(Cu)から成る配線層39を形成する。さらに、配線層39上に保護層40を形成し、保護層40の所定位置に開口部を設けて配線層39とコンタクトする導電端子41を形成する。
その後、図示しないが、半導体基板30及びそれに積層された上記各層を切断して、個々の半導体チップに分離する。こうして、パッド電極32と導電端子41とが電気的に接続されたBGA型の半導体装置が形成される。
特開2003−309221号公報
しかし、前述したように開口部36を形成した後に、実際に形成された開口部36の形状がどのような状態であるかは、実際にウエハを割って断面観察してみないとわからなかった。即ち、上述したように半導体基板30上に絶縁層31を介して形成されたパッド電極32を露出するように不透明な半導体基板30の裏面から開口部36を形成していくため、顕微鏡で開口部36の開口状態を観察しようとする場合、透明な支持体34側から開口部36の開口状態を観察する必要があった。しかしながら、その支持体34方向から観察しようとした場合、金属層であるパッド電極32の存在により、開口部36を認識することはできない。そのため、図11に点線で示すように半導体基板30が完全には開口していない場合や、逆にオーバーエッチングが進んでしまい、開口部36の底部で開口径が大きくなっている等のエッチング状況や、開口部36の開口径の確認等ができなかった。
そこで、上記開口部36の形成状態を断面観察しないでも確認できるようにすることを目的とする。
本発明の半導体装置は、半導体基板上に形成された金属層を露出するように基板裏面から開口部が形成され、この開口部を介して前記金属層に配線層が接続されて成るものにおいて、前記開口部の形成状態をモニターするためのモニター開口部を有することを特徴とするものである。
また、前記モニター開口部が、スクライブライン上に形成されることを特徴とするものである。
更に、前記モニター開口部下には、前記金属層が配置されないことを特徴とするものである。
また、前記モニター開口部下には、前記金属層と同一層から成り、開口径を観察するためのモニターパターンが設けられていることを特徴とするものである。
更に、前記モニターパターンが、矩形パターンであることを特徴とするものである。
また、前記モニターパターンが、丸形、十字形、ひし形から成るパターンであることを特徴とするものである。
また、前記配線層を被覆する保護層に形成された開口部を介して露出した前記配線層上に導電端子が形成されていることを特徴とするものである。
更に、前記金属層を含む前記半導体基板上に支持体を有することを特徴とするものである。
そして、その製造方法は、半導体基板上に形成された金属層を露出するように基板裏面から開口部が形成され、この開口部を介して前記金属層に配線層が接続されて成るものにおいて、前記開口部の形成状態をモニターするためのモニター開口部を形成することを特徴とするものである。
本発明では、開口部の形成状態をモニターするためのモニター開口部を有することで、従来のような断面観察を行なうことなく、開口部の形成状態を確認することができる。
また、前記モニター開口部が、スクライブライン上に形成され、しかも、当該モニター開口部下には、金属層が配置されないようにすることだけで、開口部の形成状態を容易に観察することができる。
また、前記モニター開口部下に前記金属層と同一層から成り、開口径を観察するための矩形パターンから成るモニターパターンを設けることで、開口部の開口径を容易に観察することができる。
次に、本発明の実施形態である半導体装置及びその製造方法について図1乃至図7を参照しながら説明する。
最初に、図1に示すようにシリコンウエハから成る半導体基板1上の表面に、シリコン酸化膜またはシリコン窒化膜等から成る絶縁層2を介してアルミニウムを主成分とする金属層から成るパッド電極3を形成する。そして、パッド電極3を含む半導体基板1上にエポキシ樹脂層から成る接着剤4を介して、例えばガラス基板から成る支持体5を接着する。尚、本実施形態のシリコンウエハは個々のシリコンチップに分割された後は、例えばCCD(Carge Coupled Device)イメージセンサ・チップとなる。そのため、外部からの光をシリコンチップの表面のCCDデバイスで受光する必要があり、支持体5はガラス基板のような透明基板、もしくは半透明基板を用いる必要がある。
尚、前記支持体5は、シリコンチップが受光や発光するものでない場合には、不透明基板であっても良いが、従来のように支持体34側から開口部36の開口状態を観察する場合には、不透明基板は適当ではない。しかしながら、後述するモニター開口部6bを開口した後に、支持体5を剥がし、その後にモニター開口部6bの開口状態を観察する場合には、不透明基板を用いても良い。更には、本発明は、初めから支持体5が接着されていない半導体基板1にモニター開口部6bを開口させ、その開口状態を観察するものに適用するものでも良い。
また、支持体5は、ガラス基板に限定されるものではなく、プラスチック等の板材でも、更にはテープ状のものであっても構わない。
また、前記パッド電極3はアルミニウム以外の金属、例えば銅(Cu)や銅合金等でも良い。
次に、図2に示すようにパッド電極3に対応する半導体基板1の裏面に開口部を有したレジスト層PRを形成し、これをマスクにして少なくともSFとOをエッチングガスとしてプラズマエッチングを半導体基板1に対して行い、開口部6aを形成する。このとき、図3(a)に示すスクライブライン上にも開口部6bを形成する。この開口部6bが、本発明のモニター開口部に相当する(以下、モニター開口部6bと呼ぶ)。このモニター開口部6bを図3(a)の紙面の下側から顕微鏡を用いて観察することで、この開口部6bが形成された状態を確認でき、同一条件で形成された半導体チップ上の開口部6aの形成状態を確認できる。
この場合、モニター開口部6bの下にはパッド電極3と成る金属層を形成しないように構成しておくことで、顕微鏡を介してモニター開口部6bを目視できる。
また、図3(b)に示すようにモニター開口部6bの下に、複数個にパターニング形成された金属層3aを等間隔で配置するようにしても良い。このような複数の金属層3aから成るモニターパターン50が、前記モニター開口部6bと重なるように形成されることで、モニター開口部6bの開口径を観察することができる。即ち、例えば、5μm幅の金属層3aを5μm間隔で配列させた矩形パターンの金属層3から成るモニターパターン50を用いた場合、図4に示すようにモニター開口部6bに重なる金属層3aが4本あり、当該金属層3aのない隙間が金属層3aの4つ分あるため、およそ5×8=40μmの寸法で開口部6bが形成されていることが観察できる。
従って、このモニター開口部6bを観察することで、半導体チップ上の開口部6aの形成作業が適正に行われたか否かが判断でき、従来のようにウエハーを割って断面観察することなく、図11に示すような半導体基板30が完全には開口していない場合や、逆にオーバーエッチングが進んでしまい、開口部36の底部で開口径が大きくなっている等のエッチング状況や、開口部36の開口径の確認等が行えるようになった。
尚、本実施形態では、前記モニター開口部6bをスクライブライン上に形成しているが、半導体チップ内の空き領域に形成するものでも良い。また、この場合において、モニター開口部6bの位置に合わせてモニターパターン50を配置するようにしても良い。
更に、前記モニターパターン50は矩形パターンに制限されるものではなく、例えば、丸形、十字形、ひし形等から成る各種モニターパターン50を前記スクライブライン上または前記半導体チップに形成するものであっても良い。
また、モニター開口部6bの開口径は、必ずしも開口部6aの開口径と同一寸法である必要は無く、異なる開口径を有するモニター開口部6bを観察することで、開口部6aの形成状態を判定するものでも良い。更には、それぞれ異なる開口径を有する複数のモニター開口部6bを形成することで、開口部6aの形成状態を判定するものでも良い。このような複数種類のモニター開口部6bを形成することで、半導体装置の実パターン条件に沿った各種の開口部6aの形成状態を判定することができ、観察作業性を向上させることができる。
そして、図5に示すように前記絶縁層2をエッチングして半導体基板1の裏面からパッド電極3に到達する開口部6を形成する。
続いて、図6に示すように開口部6内を含む半導体基板1の裏面にシリコン酸化膜等から成る絶縁層7を形成し、パッド電極3上の絶縁層7を除去した後に、全面にバリア層8を形成する。このバリア層8は、例えばチタンナイトライド(TiN)層であることが好ましい。もしくはバリア層8は、TiW,Ta,TaN等の高融点金属及びその化合物であればチタンナイトライド層以外の金属から成るものであっても良く、更には、それらの積層構造であっても良い。
更に、前記バリア層8上にメッキ用のシード層9(例えば、Cu層)を形成し、そのシード層9上でメッキ処理を行って、例えば銅(Cu)から成る配線層10を形成する。
また、図7に示すように配線層10上に保護層11を形成し、保護層11の所定位置に開口部12を設け、その配線層10が露出した部分に例えば、Ni層13、Au層14を形成した後に、前記Ni層13、Au層14を介して配線層10とコンタクトする導電端子15をスクリーン印刷法を用いて形成する。ここで、本実施形態では、前記保護層11としてレジスト層を用い、導電端子15として半田から成る導電端子15を形成しているが、これに制限されるものではない。
その後、図示しないが、半導体基板1及びそれに積層された上記各層を切断して、個々の半導体チップに分離する。こうして、パッド電極3と導電端子15とが電気的に接続されたBGA型の半導体装置が形成される。
尚、本実施形態では、配線層10はメッキ処理により形成されるものとしたが、本発明はこれに制限されるものではなく、例えばメッキ用のシード層9を形成しないで、メッキ処理以外の方法により配線層10が形成されるものであってもよい。例えば、アルミニウムやその合金から成る層をスパッタ形成するものでもよい。
また、本実施形態は導電端子15が形成された半導体装置に適用されるものとして説明しているが、本発明これに制限されるものではなく、例えば半導体基板1を貫通する開口部6が形成されるものであれば、導電端子15が形成されない半導体装置にも適用できるもので、例えばLGA(Land Grid Array)型の半導体装置にも適用される。
本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 従来の半導体装置の製造方法を示す断面図である。 従来の半導体装置の製造方法を示す断面図である。 従来の半導体装置の製造方法を示す断面図である。 従来の課題を説明するための半導体装置の製造途中の断面図である。
符号の説明
1 半導体基板
2 絶縁層
3 パッド電極
4 接着剤
5 支持体
6a 開口部
6b モニター開口部
7 絶縁層
8 バリア層
9 シード層
10 配線層
11 保護層
12 開口部
13 Ni層
14 Au層
15 導電端子
50 モニターパターン

Claims (14)

  1. 半導体基板上に形成された金属層を露出するように基板裏面から開口部が形成され、この開口部を介して前記金属層に配線層が接続されて成る半導体装置において、
    前記開口部の形成状態をモニターするためのモニター開口部を有することを特徴とする半導体装置。
  2. 前記モニター開口部が、スクライブライン上に形成されることを特徴とする請求項1に記載の半導体装置。
  3. 前記モニター開口部下には、金属層が配置されないことを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 前記モニター開口部下には、前記金属層と同一層から成り、開口径を観察するためのモニターパターンが設けられていることを特徴とする請求項1または請求項2に記載の半導体装置。
  5. 前記モニターパターンが、矩形または丸形または十字形またはひし形から成るパターンであることを特徴とする請求項4に記載の半導体装置。
  6. 前記配線層を被覆する保護層に形成された開口部を介して露出した前記配線層上に導電端子が形成されていることを特徴とする請求項1乃至請求項5に記載の半導体装置。
  7. 前記金属層を含む前記半導体基板上に支持体を有することを特徴とする請求項1乃至請求項6に記載の半導体装置。
  8. 半導体基板上に形成された金属層を露出するように基板裏面から開口部が形成され、この開口部を介して前記金属層に配線層が接続されて成る半導体装置の製造方法において、
    前記開口部の形成状態をモニターするためのモニター開口部を形成することを特徴とする半導体装置の製造方法。
  9. 前記モニター開口部が、スクライブライン上に形成されることを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記モニター開口部下には、金属層が配置されないように金属層を形成することを特徴とする請求項8または請求項9に記載の半導体装置の製造方法。
  11. 前記モニター開口部下には、前記金属層と同一層から成り、開口径を観察するためのモニターパターンを形成することを特徴とする請求項8または請求項9に記載の半導体装置の製造方法。
  12. 前記モニターパターンが、矩形または丸形または十字形またはひし形から成るパターンであることを特徴とする請求項11に記載の半導体装置の製造方法。
  13. 前記配線層を被覆する保護層に形成された開口部を介して露出した前記配線層上に導電端子を形成することを特徴とする請求項8乃至請求項12に記載の半導体装置の製造方法。
  14. 前記金属層を含む前記半導体基板上に支持体を接着する工程を有することを特徴とする請求項8乃至請求項13に記載の半導体装置の製造方法。
JP2005267932A 2004-09-29 2005-09-15 半導体装置及びその製造方法 Expired - Fee Related JP4936695B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005267932A JP4936695B2 (ja) 2004-09-29 2005-09-15 半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004285030 2004-09-29
JP2004285030 2004-09-29
JP2005267932A JP4936695B2 (ja) 2004-09-29 2005-09-15 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2006128637A JP2006128637A (ja) 2006-05-18
JP2006128637A5 JP2006128637A5 (ja) 2008-10-16
JP4936695B2 true JP4936695B2 (ja) 2012-05-23

Family

ID=36722932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005267932A Expired - Fee Related JP4936695B2 (ja) 2004-09-29 2005-09-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4936695B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5026025B2 (ja) * 2006-08-24 2012-09-12 株式会社フジクラ 半導体装置
JP2008053429A (ja) * 2006-08-24 2008-03-06 Fujikura Ltd 半導体装置
JP2011096918A (ja) * 2009-10-30 2011-05-12 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2012023238A (ja) * 2010-07-15 2012-02-02 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及び半導体装置の設計方法
JP5970736B2 (ja) * 2012-04-27 2016-08-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966679B2 (ja) * 2000-09-12 2007-08-29 株式会社リコー 半導体装置の製造方法
JP2002217283A (ja) * 2001-01-18 2002-08-02 Sony Corp 半導体装置
JP2002217258A (ja) * 2001-01-22 2002-08-02 Hitachi Ltd 半導体装置およびその測定方法、ならびに半導体装置の製造方法
JP4212293B2 (ja) * 2002-04-15 2009-01-21 三洋電機株式会社 半導体装置の製造方法
JP4215571B2 (ja) * 2002-06-18 2009-01-28 三洋電機株式会社 半導体装置の製造方法
JP2004104046A (ja) * 2002-09-13 2004-04-02 Renesas Technology Corp 半導体装置およびその製造方法
JP4562371B2 (ja) * 2002-10-30 2010-10-13 三洋電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2006128637A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
KR100699384B1 (ko) 반도체 장치 및 그 제조 방법
JP4850392B2 (ja) 半導体装置の製造方法
JP4745007B2 (ja) 半導体装置及びその製造方法
JP4373866B2 (ja) 半導体装置の製造方法
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
KR100608186B1 (ko) 반도체 장치의 제조 방법
JP4966487B2 (ja) 半導体装置及びその製造方法
US7226814B2 (en) Semiconductor package device and method for fabricating the same
JP2005235860A (ja) 半導体装置及びその製造方法
JP4936695B2 (ja) 半導体装置及びその製造方法
US7511320B2 (en) Semiconductor device and manufacturing method of the same
JP5433849B2 (ja) 磁気センサ
JP5238985B2 (ja) 半導体装置の製造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
JP2010016395A5 (ja)
JP5555400B2 (ja) 半導体装置及びその製造方法
JP2005260079A (ja) 半導体装置及びその製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP4845986B2 (ja) 半導体装置
JP2004088085A (ja) 半導体装置の製造方法
JP2005277173A (ja) 半導体装置及びその製造方法
JP2005039116A (ja) 半導体装置及びその製造方法
JP2006173198A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100517

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4936695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees