JP4930799B2 - 電気光学装置、及び電子機器 - Google Patents
電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP4930799B2 JP4930799B2 JP2008229872A JP2008229872A JP4930799B2 JP 4930799 B2 JP4930799 B2 JP 4930799B2 JP 2008229872 A JP2008229872 A JP 2008229872A JP 2008229872 A JP2008229872 A JP 2008229872A JP 4930799 B2 JP4930799 B2 JP 4930799B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- electro
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
例えば、上記電気光学装置において、前記駆動トランジスタのソースは電圧源に接続されていることを特徴とする。
本発明に係る電子機器は、上記電気光学装置を備える。
また、上記の課題を解決するため、本発明の電子回路は、電子素子に電流を供給するトランジスタと、前記トランジスタのゲート端子に印加する電圧値に対応した電荷量を保持する電荷保持手段とを備え、前記電荷保持手段は第1の容量素子を含み、前記第1の容量素子は可変電圧供給手段に接続可能である。
Vr=Vcc―Vth―CS・ΔVdd/(Cs+Cr+Cg) …(1)
一方、駆動トランジスタTr5のチャネルを流れる駆動電流Idは下式のように記述できることが知られている。
Id=α(Vgs−Vth)2 …(2)
ここで、α=(WμCox)/(2L)であり、Wはチャネル幅、Lはチャネル長、μは移動度、Coxは単位面積当たりのゲート酸化膜容量、Vgsはゲート/ソース間の電圧であり、その向きは同図に示す通りである。Vr=−Vgsであるから、(2)式に(1)式を代入することにより、Vgsを消去し、β=Cs/(Cs+Cr+Cg)とすれば、下式が得られる。
Id=α(βΔVdd−Vcc)2 …(3)
ここで、ΔVdd=Vcc/βとすれば、駆動電流Idを0にすることができ、有機EL素子12の発光を停止することができる。つまり、発光期間においては、ΔVdd=0とする一方、非発光期間においては、ΔVdd=Vcc/βとすることで、駆動トランジスタTr5による駆動電流Idの供給をオン/オフ制御することができる。
発明の実施の形態2.
図6は第2の実施形態における画素回路10の回路構成図である。同図において、トランジスタTr5及びTr6は各々のゲート電極同士及びソース電極同士が相互に接続しており、カレントミラー回路を構成している。カレントミラー回路においては、各々のトランジスタを流れる電流比は利得係数の比に等しい。このため、トランジスタTr5及びTr6のチャネル長、チャネル幅、ゲート酸化膜容量等のデバイスパラメータを適当に設計することで、両者の電流比をk:1とすることができる。図中、スイッチングトランジスタTr1〜Tr4、キャパシタCs、及び保持キャパシタCrの各々の動作は実施形態1と同様であり、詳細な説明は省略する。また、トランジスタTr5及びTr6はpチャンネル型FETである。上記の構成において、プログラミング期間における画素回路10の等価回路は 図2と同じ構成になり、発光期間及び非発光期間における画素回路10の等価回路は図3と同じ構成になる(但し、本実施形態においては、図3に記載のトランジスタTr5をトランジスタTr6に置き換えた構成となる。)。ここで、k>1となるようにトランジスタTr5及びTr6の利得係数を設定すれば、プログラミング期間におけるトランジスタTr5による保持キャパシタCrへの電荷の蓄積を高速に行うことができ、プログラミング期間を短縮することができる。
11…アレイ基板
20…データ線ドライバ
21…定電流源
30…走査線ドライバ
Tr1〜Tr4…スイッチングトランジスタ
Tr5…駆動トランジスタ
Cr…保持キャパシタ
Cs…キャパシタ
Claims (3)
- データ線と走査線と、前記データ線及び走査線から信号を供給される単位回路と、を含む電気光学装置であって、
前記単位回路は、電流駆動型素子と、前記電流駆動型素子に駆動電流を供給する駆動トランジスタと、前記データ線から供給されたデータ信号に応じた電荷を保持する第1の容量と、少なくとも1つのスイッチング素子と、第2の容量とを備え、
前記第1の容量を構成する一の電極は前記駆動トランジスタのゲートに接続され、
前記第1の容量を構成する他の電極は前記駆動トランジスタのソースに接続され、
前記第2の容量を構成する一の電極は前記第1の容量の前記一の電極に接続され、
前記第2の容量を構成する他の電極は前記少なくとも1つのスイッチング素子を介して可変電圧源に接続され、
前記可変電圧源の電圧は、第1の期間において第1の電圧値であり、第2の期間において前記第1の電圧値と異なる第2の電圧値である電気光学装置。 - 前記駆動トランジスタのソースは電圧源に接続されている請求項1に記載の電気光学装置。
- 請求項1又は2に記載の電気光学装置を備えた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008229872A JP4930799B2 (ja) | 2008-09-08 | 2008-09-08 | 電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008229872A JP4930799B2 (ja) | 2008-09-08 | 2008-09-08 | 電気光学装置、及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007128426A Division JP2007264647A (ja) | 2007-05-14 | 2007-05-14 | 電子回路、電気光学装置、電子装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008310361A JP2008310361A (ja) | 2008-12-25 |
JP4930799B2 true JP4930799B2 (ja) | 2012-05-16 |
Family
ID=40237939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008229872A Expired - Fee Related JP4930799B2 (ja) | 2008-09-08 | 2008-09-08 | 電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4930799B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9620057B2 (en) | 2013-08-16 | 2017-04-11 | Boe Technology Group Co., Ltd. | Method and apparatus for adjusting driving voltage for pixel circuit, and display device |
CN103559860B (zh) * | 2013-08-16 | 2015-07-22 | 京东方科技集团股份有限公司 | 像素电路驱动电压调节方法及其调节装置、显示设备 |
CN113053301B (zh) | 2021-03-23 | 2022-08-19 | 京东方科技集团股份有限公司 | 像素驱动电路、像素驱动方法、显示面板及显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5952789A (en) * | 1997-04-14 | 1999-09-14 | Sarnoff Corporation | Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor |
JP4092857B2 (ja) * | 1999-06-17 | 2008-05-28 | ソニー株式会社 | 画像表示装置 |
EP1130565A4 (en) * | 1999-07-14 | 2006-10-04 | Sony Corp | ATTACK CIRCUIT AND DISPLAY INCLUDING THE SAME, PIXEL CIRCUIT, AND ATTACK METHOD |
JP2002006808A (ja) * | 2000-04-19 | 2002-01-11 | Semiconductor Energy Lab Co Ltd | 電子装置およびその駆動方法 |
JP3870755B2 (ja) * | 2001-11-02 | 2007-01-24 | 松下電器産業株式会社 | アクティブマトリクス型表示装置及びその駆動方法 |
JP4069408B2 (ja) * | 2002-04-03 | 2008-04-02 | セイコーエプソン株式会社 | 電子回路及びその駆動方法、及び電子装置 |
-
2008
- 2008-09-08 JP JP2008229872A patent/JP4930799B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008310361A (ja) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10796625B2 (en) | Pixel circuit having dual-gate transistor, and driving method and display thereof | |
US9368526B2 (en) | Digital circuit having correcting circuit and electronic apparatus thereof | |
EP1170718B1 (en) | Current sampling circuit for organic electroluminescent display | |
JP5106617B2 (ja) | 半導体装置及び電子機器 | |
JP5604563B2 (ja) | 半導体装置 | |
JP4069408B2 (ja) | 電子回路及びその駆動方法、及び電子装置 | |
US9825624B2 (en) | Semiconductor device and driving method of the same | |
US20080225027A1 (en) | Pixel circuit, display device, and driving method thereof | |
JP2021193453A (ja) | 表示装置 | |
US7378882B2 (en) | Semiconductor device including a pixel having current-driven light emitting element | |
JP4930799B2 (ja) | 電気光学装置、及び電子機器 | |
JP2004252419A (ja) | 電流駆動回路及びこれを用いた表示装置 | |
KR20090033017A (ko) | 표시장치 및 그 구동방법과 전자기기 | |
JP5514389B2 (ja) | 半導体装置及び表示装置 | |
JP2007225653A (ja) | 電気光学装置、その駆動方法、および電子機器 | |
JP4639674B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP4962682B2 (ja) | 発光駆動回路及び表示装置 | |
JP2007264647A (ja) | 電子回路、電気光学装置、電子装置、及び電子機器 | |
JP2008233124A (ja) | 表示装置、表示装置の駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081007 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |