JP4929379B2 - 半導体記憶装置及びデータ書き込み読み出し方法 - Google Patents
半導体記憶装置及びデータ書き込み読み出し方法 Download PDFInfo
- Publication number
- JP4929379B2 JP4929379B2 JP2010150340A JP2010150340A JP4929379B2 JP 4929379 B2 JP4929379 B2 JP 4929379B2 JP 2010150340 A JP2010150340 A JP 2010150340A JP 2010150340 A JP2010150340 A JP 2010150340A JP 4929379 B2 JP4929379 B2 JP 4929379B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- write operation
- control modules
- write
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
データの書き込み及び読み出しにかかる時間が長くなる傾向にある。このため、データの書き込み及び読み出しを効率よく行うことのできる技術が求められている。
この発明は以上の点に鑑みなされたもので、その目的は、データの書き込み及び読み出し効率に優れた半導体記憶装置及びデータ書き込み読み出し方法を提供することにある。
外部から入力される、データの書き込み要求及び読み出し要求のコマンドに応じて処理し、前記処理した処理情報を出力するコマンド処理モジュールと、
複数の記憶部と、
前記複数の記憶部に一対一で接続され、前記複数の記憶部に対して前記書き込み動作及び読み出し動作を行う複数の制御モジュールと、
前記コマンド処理モジュール及び複数の制御モジュール間に接続され、前記コマンド処理モジュールの処理情報に応じて、前記複数の制御モジュールに前記書き込み動作及び読み出し動作を行うように指示する調停回路と、
前記調停回路に接続され、前記複数の記憶部が前記書き込み動作が禁止されていない第1グループ及び前記書き込み動作が禁止されている第2グループの何れであるのか、を個別に識別した識別情報が設定された設定レジスタと、を備え、
前記調停回路は、前記識別情報に応じて前記第2グループの記憶部に接続された全ての制御モジュールを前記書き込み動作の対象から外し、前記第1グループの記憶部に接続された制御モジュールの前記書き込み動作に重なった期間に前記読み出し動作を行うよう、前記第2グループの記憶部に接続された制御モジュールに指示する。
コマンド処理モジュールと、複数の記憶部と、前記複数の記憶部に一対一で接続された複数の制御モジュールと、前記コマンド処理モジュール及び複数の制御モジュール間に接続された調停回路と、前記調停回路に接続された設定レジスタと、を備えた半導体記憶装置におけるデータ書き込み読み出し方法であって、
前記コマンド処理モジュールは、外部から入力される、データの書き込み要求及び読み出し要求のコマンドに応じて処理し、前記処理した処理情報を出力し、
前記複数の制御モジュールは、前記複数の記憶部に対して前記書き込み動作及び読み出し動作を行い、
前記調停回路は、前記コマンド処理モジュール及び複数の制御モジュール間に接続され、前記コマンド処理モジュールの処理情報に応じて、前記複数の制御モジュールに前記書き込み動作及び読み出し動作を行うように指示し、
前記書き込み動作及び読み出し動作を行うように指示する際、前記調停回路は、前記設定レジスタに設定され、前記複数の記憶部が前記書き込み動作が禁止されていない第1グループ及び前記書き込み動作が禁止されている第2グループの何れであるのか、を個別に識別した識別情報に応じて前記第2グループの記憶部に接続された全ての制御モジュールを前記書き込み動作の対象から外し、前記第1グループの記憶部に接続された制御モジュールの前記書き込み動作に重なった期間に前記読み出し動作を行うよう、前記第2グループの記憶部に接続された制御モジュールに指示する。
SSD10は、上記のように構成されている。
(2)チャネル1への読み出し要求
(3)書き込み要求
(4)チャネル3への読み出し要求
(5)書き込み要求
(6)チャネル0への読み出し要求
(7)チャネル0への読み出し要求
(8)チャネル1への読み出し要求
(9)チャネル3への読み出し要求
(10)チャネル1への読み出し要求
ここで、上記(4)の要求は、上記(3)の要求に応答して書き込み動作が開始してから受けたものである。また、上記(6)の要求は、上記(5)の要求に応答して書き込み動作が開始してから受けたものである。
上記のことから、データの書き込み及び読み出し効率に優れたSSD10及びデータ書き込み読み出し方法を得ることができる。
設定レジスタ群15には、上記識別情報以外の情報が設定されていてもよい。このため、設定レジスタ群15は、Nullブロック19以外の各種ブロック(各種情報)を備えていていてもよい。
この発明の半導体記憶装置は、上記SSD10に限定されるものではなく、種々変形可能であり、各種の半導体記憶装置に適用することが可能である。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]外部から入力される、データの書き込み要求及び読み出し要求のコマンドに応じて処理し、前記処理した処理情報を出力するコマンド処理モジュールと、
複数の記憶部と、
前記複数の記憶部に一対一で接続され、前記複数の記憶部に対して前記書き込み動作及び読み出し動作を行う複数の制御モジュールと、
前記コマンド処理モジュール及び複数の制御モジュール間に接続され、前記コマンド処理モジュールの処理情報に応じて、前記複数の制御モジュールに前記書き込み動作及び読み出し動作を行うように指示する調停回路と、
前記調停回路に接続され、前記複数の記憶部が前記書き込み動作が禁止されていない第1グループ及び前記書き込み動作が禁止されている第2グループの何れであるのか、を個別に識別した識別情報が設定された設定レジスタと、を備え、
前記調停回路は、前記識別情報に応じて前記第2グループの記憶部に接続された全ての制御モジュールを前記書き込み動作の対象から外し、前記第1グループの記憶部に接続された制御モジュールの前記書き込み動作に重なった期間に前記読み出し動作を行うよう、前記第2グループの記憶部に接続された制御モジュールに指示する半導体記憶装置。
[2]前記複数の記憶部は、それぞれフラッシュメモリである[1]に記載の半導体記憶装置。
[3]前記設定レジスタは、前記識別情報が設定された論理ブロックを有している[1]に記載の半導体記憶装置。
[4]データの書き込み要求及び読み出し要求のコマンドに応じて処理し、前記処置した処理情報を出力し、前記処理情報に応じて、複数の記憶部に対して書き込み及び読み出しを行うデータ書き込み読み出し方法において、
複数の記憶部が前記書き込み動作が禁止されていない第1グループ及び前記書き込みが禁止されている第2グループの何れであるのか、を個別に識別し、
前記識別した識別情報に応じて前記第2グループの記憶部を前記書き込みの対象から外し、
前記第1グループの記憶部に対して前記書き込みを行う期間に重ねて、前記第2グループの記憶部に対して前記読み出しを行うデータ書き込み読み出し方法。
Claims (4)
- 外部から入力される、データの書き込み要求及び読み出し要求のコマンドに応じて処理し、前記処理した処理情報を出力するコマンド処理モジュールと、
複数の記憶部と、
前記複数の記憶部に一対一で接続され、前記複数の記憶部に対して前記書き込み動作及び読み出し動作を行う複数の制御モジュールと、
前記コマンド処理モジュール及び複数の制御モジュール間に接続され、前記コマンド処理モジュールの処理情報に応じて、前記複数の制御モジュールに前記書き込み動作及び読み出し動作を行うように指示する調停回路と、
前記調停回路に接続され、前記複数の記憶部が前記書き込み動作が禁止されていない第1グループ及び前記書き込み動作が禁止されている第2グループの何れであるのか、を個別に識別した識別情報が設定された設定レジスタと、を備え、
前記調停回路は、前記識別情報に応じて前記第2グループの記憶部に接続された全ての制御モジュールを前記書き込み動作の対象から外し、前記第1グループの記憶部に接続された制御モジュールの前記書き込み動作に重なった期間に前記読み出し動作を行うよう、前記第2グループの記憶部に接続された制御モジュールに指示する半導体記憶装置。 - 前記複数の記憶部は、それぞれフラッシュメモリである請求項1に記載の半導体記憶装置。
- 前記設定レジスタは、前記記憶部に含まれる複数のブロック毎に、書き込みが禁止されているNullブロックであることを示すNullブロック情報をもち、
前記調停回路は、前記Nullブロック情報に基づき、前記Nullブロックが含まれる前記記憶部への書込みが発生した場合に、前記Nullブロックが含まれる前記記憶部を前記第2のグループとして扱う請求項1又は2に記載の半導体記憶装置。 - コマンド処理モジュールと、複数の記憶部と、前記複数の記憶部に一対一で接続された複数の制御モジュールと、前記コマンド処理モジュール及び複数の制御モジュール間に接続された調停回路と、前記調停回路に接続された設定レジスタと、を備えた半導体記憶装置におけるデータ書き込み読み出し方法であって、
前記コマンド処理モジュールは、外部から入力される、データの書き込み要求及び読み出し要求のコマンドに応じて処理し、前記処理した処理情報を出力し、
前記複数の制御モジュールは、前記複数の記憶部に対して前記書き込み動作及び読み出し動作を行い、
前記調停回路は、前記コマンド処理モジュール及び複数の制御モジュール間に接続され、前記コマンド処理モジュールの処理情報に応じて、前記複数の制御モジュールに前記書き込み動作及び読み出し動作を行うように指示し、
前記書き込み動作及び読み出し動作を行うように指示する際、前記調停回路は、前記設定レジスタに設定され、前記複数の記憶部が前記書き込み動作が禁止されていない第1グループ及び前記書き込み動作が禁止されている第2グループの何れであるのか、を個別に識別した識別情報に応じて前記第2グループの記憶部に接続された全ての制御モジュールを前記書き込み動作の対象から外し、前記第1グループの記憶部に接続された制御モジュールの前記書き込み動作に重なった期間に前記読み出し動作を行うよう、前記第2グループの記憶部に接続された制御モジュールに指示するデータ書き込み読み出し方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010150340A JP4929379B2 (ja) | 2010-06-30 | 2010-06-30 | 半導体記憶装置及びデータ書き込み読み出し方法 |
US13/167,609 US8627031B2 (en) | 2010-06-30 | 2011-06-23 | Semiconductor memory device and method of reading data from and writing data into a plurality of storage units |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010150340A JP4929379B2 (ja) | 2010-06-30 | 2010-06-30 | 半導体記憶装置及びデータ書き込み読み出し方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012014433A JP2012014433A (ja) | 2012-01-19 |
JP4929379B2 true JP4929379B2 (ja) | 2012-05-09 |
Family
ID=45400610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010150340A Expired - Fee Related JP4929379B2 (ja) | 2010-06-30 | 2010-06-30 | 半導体記憶装置及びデータ書き込み読み出し方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8627031B2 (ja) |
JP (1) | JP4929379B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9032177B2 (en) | 2012-12-04 | 2015-05-12 | HGST Netherlands B.V. | Host read command return reordering based on time estimation of flash read command completion |
US10957410B1 (en) * | 2018-03-02 | 2021-03-23 | Crossbar, Inc. | Methods and apparatus for facilitated program and erase of two-terminal memory devices |
KR20200131047A (ko) * | 2019-05-13 | 2020-11-23 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07254292A (ja) * | 1994-03-15 | 1995-10-03 | Mitsubishi Electric Corp | 不揮発性メモリおよびこの不揮発性メモリを用いたマイクロコンピュータ |
JP3464271B2 (ja) * | 1994-04-12 | 2003-11-05 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
JP3699890B2 (ja) * | 2000-08-30 | 2005-09-28 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JP4472701B2 (ja) * | 2004-07-29 | 2010-06-02 | スパンション エルエルシー | 不揮発性記憶装置の情報設定方法、不揮発性記憶装置、およびそれらを搭載したシステム |
US7949851B2 (en) * | 2007-12-28 | 2011-05-24 | Spansion Llc | Translation management of logical block addresses and physical block addresses |
-
2010
- 2010-06-30 JP JP2010150340A patent/JP4929379B2/ja not_active Expired - Fee Related
-
2011
- 2011-06-23 US US13/167,609 patent/US8627031B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8627031B2 (en) | 2014-01-07 |
JP2012014433A (ja) | 2012-01-19 |
US20120005414A1 (en) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8924627B2 (en) | Flash memory device comprising host interface for processing a multi-command descriptor block in order to exploit concurrency | |
KR101366960B1 (ko) | 입출력 핀을 이용한 다중 웨이 낸드 플래시 제어 장치 및 방법 | |
US8429374B2 (en) | System and method for read-while-write with NAND memory device | |
JP4746699B1 (ja) | 半導体記憶装置及びその制御方法 | |
JP5486047B2 (ja) | フラッシュメモリの優先順位付き消去のためのデバイスおよび方法 | |
US20160246514A1 (en) | Memory system | |
JP2008052728A (ja) | フラッシュメモリシステム及びそのプログラム方法 | |
JP2008009942A (ja) | メモリシステム | |
US8914592B2 (en) | Data storage apparatus with nonvolatile memories and method for controlling nonvolatile memories | |
US20140181378A1 (en) | Control device, control method, and program | |
US8914587B2 (en) | Multi-threaded memory operation using block write interruption after a number or threshold of pages have been written in order to service another request | |
JP2009026301A (ja) | ソリッドステートディスクコントローラ及びソリッドステートディスクコントローラのデータ処理方法 | |
US9436599B2 (en) | Flash storage device and method including separating write data to correspond to plural channels and arranging the data in a set of cache spaces | |
JP4929379B2 (ja) | 半導体記憶装置及びデータ書き込み読み出し方法 | |
KR102391493B1 (ko) | 반도체 장치와 연결된 컨트롤러 및 그것의 동작 방법 | |
JP2010182216A (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システムおよびプログラム | |
KR20090120675A (ko) | 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법 | |
JP2007234212A (ja) | Nandフラッシュメモリのプログラム方法及びメモリシステムのプログラム方法 | |
US9229798B2 (en) | Error handling method, memory storage device and memory controlling circuit unit | |
US10902922B2 (en) | Nonvolatile memory device storing data in sub-blocks and operating method thereof | |
US20110010512A1 (en) | Method for controlling storage system having multiple non-volatile memory units and storage system using the same | |
US9208076B2 (en) | Nonvolatile storage device and method of storing data thereof | |
JP2007249662A (ja) | メモリカード及びメモリカードの制御方法 | |
US20140281226A1 (en) | Memory card and host device | |
US8886989B2 (en) | Memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |