JP4927343B2 - 半導体チップおよびその製造方法 - Google Patents

半導体チップおよびその製造方法 Download PDF

Info

Publication number
JP4927343B2
JP4927343B2 JP2005079105A JP2005079105A JP4927343B2 JP 4927343 B2 JP4927343 B2 JP 4927343B2 JP 2005079105 A JP2005079105 A JP 2005079105A JP 2005079105 A JP2005079105 A JP 2005079105A JP 4927343 B2 JP4927343 B2 JP 4927343B2
Authority
JP
Japan
Prior art keywords
film
carbon
insulating film
semiconductor chip
containing insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005079105A
Other languages
English (en)
Other versions
JP2006261514A (ja
Inventor
光市 大音
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005079105A priority Critical patent/JP4927343B2/ja
Priority to US11/368,671 priority patent/US7564132B2/en
Priority to CN2008100921542A priority patent/CN101276803B/zh
Priority to CNB2006100714026A priority patent/CN100550366C/zh
Publication of JP2006261514A publication Critical patent/JP2006261514A/ja
Application granted granted Critical
Publication of JP4927343B2 publication Critical patent/JP4927343B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、炭素を含む絶縁膜と他の絶縁膜との密着性を改善する技術に関する。
近年、半導体素子の高速動作性に対する要求に伴い、層間絶縁膜を従来のシリコン酸化膜（比誘電率ｋ＝３．９程度）から低誘電率絶縁材料に変更し、配線間容量を低減する検討が精力的に行われている。ここで、低誘電率絶縁材料とは、たとえば、比誘電率が３．３以下の絶縁材料のことをいう。低誘電率絶縁材料として、炭素含有シリコン酸化材料等があり、最近では、さらに低誘電率化させるため膜中に微細な空孔（ポア）を導入したポーラス材料の開発も検討されている。このような低誘電率絶縁材料を層間絶縁膜に用いることで、配線間のクロストークを低減でき、素子の高速動作を実現することが可能となる。
しかし、層間絶縁膜として低誘電率絶縁材料を用いた場合、ＳｉＣＮ等のエッチングストッパ膜やＳｉＯ２等の保護絶縁膜との密着性が悪く、剥離が生じるという課題があった。
特許文献１には、配線材料として銅を用いた場合の絶縁膜の接着性を改良するために、プラズマ処理を施す技術が開示されている。
ところで、半導体装置は、一般的に、ブレードを用いたダイシングにより切断され、半導体チップに個別化される。しかし、ダイシングで半導体チップを個別化すると、ブレードにより、チッピングと呼ばれるウェハ欠けが生じることがあった。そのため、半導体ウェハの切断ラインに沿ってレーザ光線を照射する等して切断、個別化する方法も検討されている（特許文献２）。
特開２００２−２０３８９９号公報 特開２００４−１７９３０２号公報
特許文献１に記載の従来の方法では、密着性を良好にするために、銅やバリア膜にそれぞれプラズマ処理を施さなければならず、工程が複雑になるという問題があった。
本発明者等は、半導体装置が上述したような炭素含有絶縁膜により構成された低誘電率膜を含む場合、半導体チップを個別化した後に、低誘電率膜とエッチングストッパ膜との間の剥離が、端部において生じやすいことを見出した。
本発明によれば、半導体基板と、前記半導体基板上に形成された炭素含有絶縁膜と炭素非含有絶縁膜とを含む積層膜と、を含み、前記炭素非含有絶縁膜の端面が、前記炭素含有絶縁膜の端面より外側に位置しており、前記炭素含有絶縁膜は、エッチングストッパ膜、および前記エッチングストッパ膜上に設けられた比誘電率が３．３以下の低誘電率膜を含み、側面の一部が、前記炭素含有絶縁膜の端面および前記炭素含有非絶縁膜の端面により構成されていることを特徴とする半導体チップが提供される。
炭素含有絶縁膜は、低誘電率材料により構成され、配線やビアが形成された配線層やビア層とすることができる。炭素含有絶縁膜は、たとえばＳｉＯＣとすることができる。本発明によれば、炭素含有絶縁膜の端面が、炭素非含有絶縁膜の端面よりも内側に位置する構成とされる。このため、半導体装置を半導体チップに個別化した後に、ハンドリング等の接触により、炭素含有絶縁膜の端部に衝撃が加わるのを防ぐことができる。また、半導体チップを封止樹脂によりパッケージ化する際等に、炭素含有絶縁膜の端部にかかる応力を効果的に低減することができる。
ここで、積層膜に含まれるすべての炭素非含有絶縁膜の端面がすべての炭素含有絶縁膜の端面よりも外側に位置していなくてもよく、平均的に、炭素非含有絶縁膜の端面が炭素含有絶縁膜の端面よりも外側に位置している構成とすることができる。
本発明によれば、半導体基板と、前記半導体基板上に形成された炭素含有絶縁膜を含む積層膜と、を含み、前記炭素含有絶縁膜は、端部における炭素の組成が、内部における炭素の組成よりも低く、前記炭素含有絶縁膜は、エッチングストッパ膜、および前記エッチングストッパ膜上に設けられた比誘電率が３．３以下の低誘電率膜を含み、側面の一部が、前記炭素含有絶縁膜の端面により構成されていることを特徴とする半導体チップが提供される。
ここで、炭素の組成は、膜中のＳｉ、Ｏ、Ｃ、Ｎ、Ｈ等の成分に対する炭素元素の割合のことである。以下同様とする。
絶縁膜が炭素を含む場合、膜中の炭素の組成が高くなるほど他の絶縁膜との密着性が悪くなる。他の絶縁膜との密着性を良好にするためには、絶縁膜中の炭素の組成を低くすることが好ましい。一方、絶縁膜中の炭素の組成を低くすると、絶縁膜の誘電率が高くなってしまい、配線間のクロストークが大きくなってしまう。本発明によれば、炭素含有絶縁膜の端部における炭素の組成が、内部における炭素の組成よりも低くなる構成とされる。これにより、炭素含有絶縁膜の端部における密着性を向上させることができる。そのため、炭素含有絶縁膜の端部の上下層との剥離を抑制することができる。また、炭素含有絶縁膜の内部の炭素の組成は低く保つことができ、炭素含有絶縁膜の誘電率を低く保つことができる。これにより、配線間のクロストークも抑制することができる。
本発明によれば、半導体基板と、前記半導体基板上に形成された炭素含有絶縁膜を含む積層膜と、を含み、前記炭素含有絶縁膜は、端部における膜密度が、内部における膜密度よりも高く、前記炭素含有絶縁膜は、エッチングストッパ膜、および前記エッチングストッパ膜上に設けられた比誘電率が３．３以下の低誘電率膜を含み、側面の一部が、前記炭素含有絶縁膜の端面により構成されていることを特徴とする半導体チップが提供される。
本発明によれば、炭素含有絶縁膜の端部における膜密度が、内部における膜密度よりも高くなる。これにより、炭素含有絶縁膜の端部における密着性を向上させることができる。そのため、炭素含有絶縁膜の端部の上下層との剥離を抑制することができる。
本発明によれば、半導体基板上に炭素含有絶縁膜を含む積層膜を形成する工程と、前記半導体基板の表面側からチップ外縁に沿って少なくとも前記炭素含有絶縁膜を切断し、前記炭素含有絶縁膜の側面を露出させる工程と、側面が露出された前記炭素含有絶縁膜に酸化性ガスを施し、前記炭素含有絶縁膜の前記側面を酸化する工程と、を含み、前記炭素含有絶縁膜は、エッチングストッパ膜、および前記エッチングストッパ膜上に設けられた比誘電率が３．３以下の低誘電率膜を含むことを特徴とする半導体チップの製造方法が提供される。
本発明によれば、半導体基板上に積層膜を形成して、切断する際に酸化性ガスを施すことにより、半導体チップの絶縁物間の密着性を良好にすることができる。これにより、従来のように、銅やバリア膜を形成するたびにプラズマ処理を施す必要がなく、簡易な手順で半導体チップの絶縁物間の密着性を向上させることができる。
本発明によれば、層間絶縁膜の誘電率を低く保ちつつ、層間絶縁膜と他の絶縁膜との密着性を改善することができる。
（第一の実施の形態）
図１は、本実施の形態における半導体チップの構成の一部を示す断面図である。
半導体チップ１００は、半導体基板（不図示）と、半導体基板上に形成された炭素含有絶縁膜（第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、第三の層間絶縁膜１１８、第一のエッチングストッパ膜１０４、第二のエッチングストッパ膜１１０、第三のエッチングストッパ膜１１６、および第四のエッチングストッパ膜１２２）と炭素非含有絶縁膜（下地層１０２、上地カバー膜１２４、第一の保護絶縁膜１０８、第二の保護絶縁膜１１４、および第三の保護絶縁膜１２０）とを含む積層膜１５０とを含む。ここで、炭素非含有絶縁膜の端面が、炭素含有絶縁膜の端面より外側に位置している。
また、炭素含有絶縁膜は、端部における炭素の組成が、内部における炭素の組成よりも低く形成される。また、炭素含有絶縁膜は、端部における膜密度が、内部における膜密度よりも高く形成される。
以下、半導体チップ１００の構成を詳細に説明する。
半導体チップ１００は、半導体基板（不図示）と、下地層１０２、第一のエッチングストッパ膜１０４、第一の層間絶縁膜１０６、第一の保護絶縁膜１０８、第二のエッチングストッパ膜１１０、第二の層間絶縁膜１１２、第二の保護絶縁膜１１４、第三のエッチングストッパ膜１１６、第三の層間絶縁膜１１８、第三の保護絶縁膜１２０、第四のエッチングストッパ膜１２２、および上地カバー膜１２４の順で形成された積層膜１５０とを含む。また、半導体チップ１００は、第一の配線１３０、ビアプラグ１３２、および第二の配線１３４を含む。
第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、および第三の層間絶縁膜１１８は、炭素を含む絶縁膜である。これらは、たとえば、比誘電率が３．３以下、より好ましくは２．９以下の低誘電率膜とすることができる。これらは、たとえば、ＳｉＯＣ、メチルシルセスキオキサン（ＭＳＱ）、水素化メチルシルセスキオキサン（ＭＨＳＱ）、有機ポリシロキサンまたはこれらの膜をポーラス化したもの等の炭素含有材料により構成することができる。このような材料を用いた場合に、膜中の炭素の組成を低くすることにより、ＳｉＣＮ等のエッチングストッパ膜との密着性を良好にすることができる。本実施の形態において、第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、および第三の層間絶縁膜１１８は、ＳｉＯＣ膜とすることができる。ここで、ＳｉＯＣは、ＳｉＯＣＨと表記されることもあり、構成元素としては通常、Ｓｉ、Ｏ、ＣおよびＨを含む。
なお、本実施の形態において、第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、および第三の層間絶縁膜１１８は、端部における炭素の組成が、内部における炭素の組成よりも低く形成される。このような構成とすることにより、第一の層間絶縁膜１０６、第四の層間絶縁膜１１２、および第三の層間絶縁膜１１８の端部における上下層との密着性を良好にすることができる。また、これらの膜は、端部における膜密度が、内部における膜密度よりも高く形成される。このような構成とすることにより、第一の層間絶縁膜１０６、第四の層間絶縁膜１１２、および第三の層間絶縁膜１１８の端部における上下層との密着性を良好にすることができる。
本実施の形態において、第一のエッチングストッパ膜１０４、第二のエッチングストッパ膜１１０、第三のエッチングストッパ膜１１６、および第四のエッチングストッパ膜１２２は、炭素を含む絶縁膜である。第一のエッチングストッパ膜１０４、第二のエッチングストッパ膜１１０、第三のエッチングストッパ膜１１６、および第四のエッチングストッパ膜１２２は、たとえば、ＳｉＣＮ膜またはＳｉＣ膜とすることができる。また、第一のエッチングストッパ膜１０４、第二のエッチングストッパ膜１１０、第三のエッチングストッパ膜１１６、および第四のエッチングストッパ膜１２２は、同じ材料により構成されてもよく、異なる材料により構成されてもよい。本実施の形態において、第一のエッチングストッパ膜１０４、第二のエッチングストッパ膜１１０、第三のエッチングストッパ膜１１６、および第四のエッチングストッパ膜１２２は、ＳｉＣＮ膜とすることができる。
本実施の形態において、第一のエッチングストッパ膜１０４、第二のエッチングストッパ膜１１０、第三のエッチングストッパ膜１１６、および第四のエッチングストッパ膜１２２は、端部における炭素の組成が、内部における炭素の組成よりも低く形成される。このような構成とすることにより、第一のエッチングストッパ膜１０４、第二のエッチングストッパ膜１１０、第三のエッチングストッパ膜１１６、および第四のエッチングストッパ膜１２２の端部における上下層との密着性を良好にすることができる。
また、第一のエッチングストッパ膜１０４、第二のエッチングストッパ膜１１０、第三のエッチングストッパ膜１１６、および第四のエッチングストッパ膜１２２は、端部における膜密度が、内部における膜密度よりも高く形成される。このような構成とすることにより、これらの膜の端部における上下層との密着性を良好にすることができる。
第一の保護絶縁膜１０８、第二の保護絶縁膜１１４、および第三の保護絶縁膜１２０は、炭素非含有絶縁膜であって、それぞれ、第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、および第三の層間絶縁膜１１８を保護する。第一の保護絶縁膜１０８、第二の保護絶縁膜１１４、および第三の保護絶縁膜１２０は、たとえば、ＳｉＯ２膜やＳｉＮ膜等とすることができる。本実施の形態において、第一の保護絶縁膜１０８、第二の保護絶縁膜１１４、および第三の保護絶縁膜１２０は、ＳｉＯ２膜とすることができる。このような保護絶縁膜を低誘電率材料により構成された層間絶縁膜上に設けておくことにより、第一の配線１３０、ビアプラグ１３２、および第二の配線１３４を形成する際に層間絶縁膜を保護することができる。すなわち、第一の配線１３０、ビアプラグ１３２、および第二の配線１３４の形成工程において、配線溝やビアホール外部に露出した金属材料を化学機械研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）により除去する必要があるが、その際に層間絶縁膜が削られてしまうのを防ぐことができる。
下地層１０２は、シリコン基板等の半導体基板上に形成される。下地層１０２には、トランジスタ等が形成される。下地層１０２および上地カバー膜１２４は、たとえば、ＳｉＯ２膜、ＳｉＮ膜、またはＳｉＯＮ膜等の炭素非含有絶縁膜とすることができる。本実施の形態において、下地層１０２および上地カバー膜１２４は、ＳｉＯ２膜とすることができる。
本実施の形態において、炭素非含有膜であるＳｉＯ２膜により構成された下地層１０２、第一の保護絶縁膜１０８、第二の保護絶縁膜１１４、第三の保護絶縁膜１２０、および上地カバー膜１２４の端面は、炭素含有膜であるＳｉＣＮ膜により構成された第一のエッチングストッパ膜１０４、第二のエッチングストッパ膜１１０、第三のエッチングストッパ膜１１６、および第四のエッチングストッパ膜１２２、ならびに同じく炭素含有膜であるＳｉＯＣ膜により構成された第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、および第三の層間絶縁膜１１８の端面よりも外側に位置している。このように、層間絶縁膜とエッチングストッパ膜の端面が、たとえば下地層１０２や上地カバー膜１２４の端面よりも内側に位置する構成とすることにより、半導体チップ１００を封止樹脂によりパッケージ化する際等に、層間絶縁膜とエッチングストッパ膜の端部にかかる応力を低減することができ、端部の膜剥がれを防ぐことができる。
ＳｉＯＣ膜により構成された第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、および第三の層間絶縁膜１１８の端面は、チップ端よりも０．５μｍ以上内側に位置する構成とすることが好ましい。これにより、半導体チップ１００を封止樹脂によりパッケージ化する際等に、層間絶縁膜とエッチングストッパ膜の端部にかかる応力を効果的に低減することができる。
ここで、ＳｉＣＮ膜により構成された第一のエッチングストッパ膜１０４、第二のエッチングストッパ膜１１０、第三のエッチングストッパ膜１１６、および第四のエッチングストッパ膜１２２の端面は、ＳｉＯＣ膜により構成された第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、および第三の層間絶縁膜１１８の端面よりも内側に位置している。
図２は、本実施の形態における半導体チップ１００の製造手順を示す工程断面図である。
本実施の形態における半導体チップ１００の製造手順は、半導体基板（不図示）上に炭素含有絶縁膜（第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、第三の層間絶縁膜１１８、第一のエッチングストッパ膜１０４、第二のエッチングストッパ膜１１０、第三のエッチングストッパ膜１１６、および第四のエッチングストッパ膜１２２）を含む積層膜１５０を形成する工程（図２（ａ））と、半導体基板を、表面からチップ外縁に沿って切断し、炭素含有絶縁膜の側面を露出させる工程（図２（ｂ））と、側面が露出された炭素含有絶縁膜に酸化性ガスを施し、炭素含有絶縁膜の側面を酸化する工程（図２（ｃ））と、を含む。
以下、具体的に説明する。
まず、通常の方法により、半導体基板（不図示）上に積層膜１５０を形成する（図２（ａ））。以下に、図２（ａ）に示した半導体装置１０１の製造手順の一例を示す。まず、半導体基板上に下地層１０２を形成する。つづいてその上に、プラズマＣＶＤ法により、第一のエッチングストッパ膜１０４を成膜する。次に、第一のエッチングストッパ膜１０４上に、トリメチルシランガスを流しながら、プラズマＣＶＤ法により第一の層間絶縁膜１０６を成膜する。その後、第一の層間絶縁膜１０６上に、プラズマＣＶＤ法により、第一の保護絶縁膜１０８を形成する。つづいて、既知のリソグラフィ技術およびエッチング技術により、第一の保護絶縁膜１０８上に所定形状にパターニングされたレジスト膜を形成し、レジスト膜をマスクとして、第一の保護絶縁膜１０８、第一の層間絶縁膜１０６、および第一のエッチングストッパ膜１０４に配線溝を形成する。
次いで、配線溝の形成に用いたレジスト膜を除去し、配線溝内にスパッタリング法によりバリア膜を形成する。バリア膜は、たとえば、Ｔａ／ＴａＮ、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、またはＴａＳｉＮ等とすることができる。次に、バリア膜上において、配線溝を埋め込むように、たとえば電解めっき法により配線金属膜を形成する。配線金属膜は、たとえばＣｕ（銅）やＡｇ（銀）、またはこれらの合金とすることができる。その後、配線溝外部に形成された不要な配線金属膜およびバリア膜をＣＭＰ（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により除去する。これにより第一の配線１３０が形成される。
ついで、同様にして、第一の保護絶縁膜１０８上に第二のエッチングストッパ膜１１０、第二の層間絶縁膜１１２、および第二の保護絶縁膜１１４を形成する。その後、既知のリソグラフィ技術およびエッチング技術により、ビアホールを形成し、その内部をバリア膜および配線金属膜で埋め込み、ビアホール外部の不要な配線金属膜およびバリア膜をＣＭＰにより除去する。これによりビアプラグ１３２が形成される。
また、同様にして、第二の保護絶縁膜１１４上に第三のエッチングストッパ膜１１６、第三の層間絶縁膜１１８、および第三の保護絶縁膜１２０を形成する。その後、既知のリソグラフィ技術およびエッチング技術により、配線溝を形成し、その内部をバリア膜および配線金属膜で埋め込み、配線溝外部の不要な配線金属膜およびバリア膜をＣＭＰにより除去する。これにより第二の配線１３４が形成される。
図２（ａ）では、第一の配線１３０、ビアプラグ１３２および第二の配線１３４しか示していないが、以上と同様の手順を繰り返すことにより、多層配線構造を有する半導体装置を形成することができる。その後、多層配線構造上に第四のエッチングストッパ膜１２２を形成し、その上に上地カバー膜１２４を形成する。
つづいて、以上のようにして形成された半導体装置１０１の半導体基板を、表面からチップ外縁に沿って複数の半導体チップ１００に個別化する。以下、その手順を説明する。
まず、ブレードダイシング、レーザダイシング、またはリソグラフィおよびドライエッチング技術により、半導体基板の表面から、チップ外縁に沿って半導体装置１０１を切断し、積層膜１５０の少なくとも炭素含有絶縁膜の側面を露出させる（図２（ｂ））。本実施の形態において、この段階では各半導体チップ１００は個別化されず、途中まで切り込みが入れられる。図２（ｂ）では、下地層１０２が途中まで切断された状態を示すが、下地層１０２を全部切断し、半導体基板（不図示）の途中まで切断した状態とすることもできる。
つづいて、この状態で、側面が露出された積層膜１５０に酸化性ガスを施し、積層膜１５０中の炭素含有絶縁膜の側面を酸化する（図２（ｃ））。酸化性ガスは、酸素を含むガスとすることができる。具体的には、Ｏ２、Ｏ３、Ｎ２Ｏ、ＣＯ、またはＣＯ２のいずれかを含むガスとすることができる。ここで、酸化処理は、以下の方法を用いることができる。各方法において、最適化された条件が用いられる。
（１）熱酸化
酸化性ガス：Ｏ２、Ｎ２Ｏ、ＣＯ、ＣＯ２のいずれを含むガス
処理温度：室温（ＲＴ）〜４００℃
処理時間：３０分
以上の条件を最適化することにより、炭素含有絶縁膜の端部を収縮させることができ、炭素含有絶縁膜の端面がチップ端の内側に位置する構成とすることができる。たとえば半導体基板の温度を２００℃とし、大気雰囲気中で約３０分加熱することにより、ＳｉＯＣ膜により構成された第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、および第三の層間絶縁膜１１８が、チップ端よりも０．５μｍ内側に位置する構成とすることができる。また、このような条件により、これらの膜の端部を酸化処理することができ、膜の端部の酸素の組成が向上するとともに炭素の組成が減少する。また、これらの膜の端部は、炭素の組成の減少とともに、膜密度が向上する。以上により、膜の端部の上下層との密着性を良好にすることができる。これにより、膜の端部の上下層との剥離を抑制することができる。
（２）ＵＶ処理
酸化性ガス：Ｏ３、Ｏ２、Ｎ２Ｏ、ＣＯ、ＣＯ２のいずれを含むガス
処理温度：室温（ＲＴ）〜４００℃
処理時間：５分
この場合、たとえば、半導体基板の温度を２００℃とし、大気雰囲気中でランプパワー１０００Ｗで５分照射することにより、ＳｉＯＣ膜により構成された第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、および第三の層間絶縁膜１１８が、チップ端よりも０．５μｍ内側に位置する構成とすることができる。
（３）プラズマ処理
酸化性ガス：Ｏ２、Ｎ２Ｏ、ＣＯ、ＣＯ２のいずれか含むガス
処理温度：室温（ＲＴ）〜４００℃
処理時間：５分
この場合、たとえば、平行平板型プラズマ処理装置を用い、半導体基板の温度を２００℃とし、Ｏ２雰囲気で、処理圧力５Ｔｏｒｒ、ＲＦパワー５００Ｗで５分照射することにより、ＳｉＯＣ膜により構成された第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、および第三の層間絶縁膜１１８が、チップ端よりも０．５μｍ内側に位置する構成とすることができる。
以上のように、炭素含有絶縁膜の側面を露出させた状態で酸化性ガスを用いて炭素含有絶縁膜の側面を酸化処理することにより、炭素含有絶縁膜の端部では、膜が酸化されるとともに、炭素が脱離し、炭素の組成が低くなる。これにより、炭素含有絶縁膜は、端部近傍において、内部に向かうにつれ炭素の組成が高くなる領域を含む構成となる。また、炭素含有絶縁膜の炭素の組成が低くなるのに応じて、炭素含有絶縁膜の膜密度が高くなる。そのため、炭素含有絶縁膜は、端部近傍において、内部に向かうにつれ膜密度が低くなる領域を含む構成となる。
また、本実施の形態において、ＳｉＣＮ膜により構成された第一のエッチングストッパ膜１０４等のエッチングストッパ膜は、ＳｉＯＣ膜により構成された第一の層間絶縁膜１０６等の層間絶縁膜よりも収縮の度合いが大きい。そのため、本実施の形態において、第一のエッチングストッパ膜１０４等のエッチングストッパ膜の端面は、第一の層間絶縁膜１０６等の層間絶縁膜の端面よりも内側に位置する。
このような場合、酸化処理中に、たとえば第一の層間絶縁膜１０６において、側面だけでなく、第一のエッチングストッパ膜１０４と接する面の一部も露出し酸化処理が施される。その結果、第一の層間絶縁膜１０６は、第一のエッチングストッパ膜１０４と接する領域の端部における炭素の組成が、内部における炭素の組成よりも低い構成となる。また、同様に、第一の層間絶縁膜１０６は、第一のエッチングストッパ膜１０４と接する領域の端部における膜密度が、内部における膜密度よりも高い構成となる。他の層間絶縁膜についても同様である。
つづいて、ブレードダイシングにより、未切断の半導体基板を切断し、複数の半導体チップに個別化する（図２（ｄ））。
以上のように、本実施の形態における半導体チップ１００によれば、炭素含有絶縁膜の端面が、炭素非含有絶縁膜の端面よりも内側に位置する構成とされる。このため、半導体装置を半導体チップに個別化した後に、ハンドリング等の接触により、炭素含有絶縁膜の端部に衝撃が加わるのを防ぐことができる。また、半導体チップを封止樹脂によりパッケージ化する際等に、炭素含有絶縁膜の端部にかかる応力を効果的に低減することができる。
また、本実施の形態における半導体チップ１００によれば、炭素含有絶縁膜の端部における炭素の組成が、内部における炭素の組成よりも低くなる構成とされる。これにより、炭素含有絶縁膜の端部における密着性を向上させることができる。そのため、炭素含有絶縁膜の端部の上下層との剥離を抑制することができる。
また、本実施の形態における半導体チップ１００によれば、炭素含有絶縁膜の端部における膜密度が、内部における膜密度よりも高くなる構成とされる。これにより、炭素含有絶縁膜の端部における密着性を向上させることができる。そのため、炭素含有絶縁膜の端部の上下層との剥離を抑制することができる。
さらに、層間絶縁膜およびエッチングストッパ膜として炭素含有絶縁膜を用いた場合、双方の膜において、上記のような構成とすることができ、これらの膜間の密着性を効果的に向上させることができ、剥離を抑制することができる。
（第二の実施の形態）
本実施の形態においても、半導体チップは、第一の実施の形態における半導体チップ１００と同様の構成を有する。本実施の形態において、半導体チップを個別化する手順が第一の実施の形態と異なる。
図３は、本実施の形態における、半導体チップ１００の製造手順を示す工程断面図である。
本実施の形態においても、第一の実施の形態において、図２（ａ）を参照して説明したのと同様の手順で半導体装置１０１が形成される（図３（ａ））。
まず、ブレードダイシング、レーザダイシング、またはリソグラフィおよびドライエッチング技術により、半導体基板の表面から、チップ外縁に沿って切断し、半導体装置１０１を個別化する（図３（ｂ））。これにより、積層膜１５０側面が露出される。つづいて、側面が露出された積層膜１５０に酸化性ガスを施し、積層膜１５０中の炭素含有絶縁膜の側面を酸化する（図３（ｃ））。酸化処理の条件は、第一の実施の形態と同様とすることができる。
本実施の形態においても、第一の実施の形態における半導体チップ１００と同様の効果が得られる。
（第三の実施の形態）
本実施の形態においても、半導体チップは、第一の実施の形態における半導体チップ１００と同様の構成を有する。本実施の形態において、半導体チップを個別化および酸化処理する手順が第一の実施の形態と異なる。
図４は、本実施の形態における、半導体チップ１００の製造手順を示す工程断面図である。
本実施の形態においても、第一の実施の形態において、図２（ａ）を参照して説明したのと同様の手順で半導体装置１０１が形成される（図４（ａ））。つづいて、ブレードダイシング、レーザダイシング、またはリソグラフィおよびドライエッチング技術により、半導体装置１０１を半導体基板の表面からチップ外縁に沿って切断するとともに、酸化性ガスを施し、酸化処理を行う（図４（ｂ））。これにより、半導体装置１０１の積層膜１５０の側面が酸化される。酸化処理の条件は、第一の実施の形態と同様とすることができる。
以上の処理により、炭素含有絶縁膜の端部を収縮させることができ、炭素含有絶縁膜の端面がチップ端の内側に位置する構成とすることができる。また、このような条件により、これらの膜の端部を酸化処理することができ、膜の端部の酸素の組成が向上するとともに炭素の組成が減少する。また、これらの膜の端部は、炭素の組成の減少とともに、膜密度が向上する。以上により、膜の端部の上下層との密着性を良好にすることができる。これにより、膜の端部の上下層との剥離を抑制することができる（図４（ｃ））。
本実施の形態においても、第一の実施の形態および第二の実施の形態における半導体チップ１００と同様の効果が得られる。
（例１）
第一の実施の形態で図２（ａ）を参照して説明した手順の一部と同様にして、半導体チップを製造した。まず、半導体基板上に下地絶縁膜を設け、その上にプラズマＣＶＤ法により、ＳｉＣＮ膜（膜厚５０ｎｍ）を形成した。その後、ＳｉＣＮ膜上にプラズマＣＶＤ法により、ＳｉＯＣ膜（膜厚３００ｎｍ）を形成した。つづいて、ＳｉＣＮ膜上にプラズマＣＶＤ法により、ＳｉＯ２膜（膜厚１００ｎｍ）を形成した。その後、ＳｉＯ２膜上にレジスト膜を形成し、リソグラフィ技術およびエッチング技術により、配線溝を形成した。つづいて、レジスト膜を除去した。次いで、配線溝内にスパッタリング法によりＴａ／ＴａＮ膜を形成した。その後、バリア膜上において、配線溝を埋め込むように、電解めっき法により配線金属膜を形成した。つづいて、配線溝外部に形成された不要な配線金属膜およびバリア膜をＣＭＰにより除去し、その上にＳｉＯ２膜を形成し、半導体装置を製造した。
このようにして製造した半導体装置を、第一の実施の形態で図２（ｂ）〜図２（ｄ）を参照して説明した手順で、半導体装置を途中まで切断した。つづいて、半導体基板の温度を２００℃とし、大気雰囲気中で約３０分加熱することにより、酸化処理（熱酸化）を行った。その後、半導体基板を切断して半導体チップ１００を個別化した。
（例２）
例１と同様の手順で半導体装置を製造した後、半導体装置を大気中で常温で切断して半導体チップを個別化した。
図５（ａ）は、例１で作成した半導体チップを、ＴＥＭ（透過型電子顕微鏡：Transmission Electron Microscope）写真で確認した結果を示す断面図である。ここで、ＳｉＯＣ膜の端面は、ＳｉＯ２膜の端面よりも０．５μｍ内部に後退していた。
図５（ｂ）は、例２で作成した半導体チップを、ＴＥＭ写真で確認した結果を示す断面図である。半導体チップ２００は、下地層２０２、エッチングストッパ膜２０４、層間絶縁膜２０６、保護絶縁膜２０８、上地カバー膜２２４（ＳｉＯ２膜）を含む。この例では、ＳｉＣＮ膜であるエッチングストッパ膜２０４およびＳｉＯＣ膜である層間絶縁膜２０６の収縮は認められなかった。
図６は、例１および例２で説明した手順で製造した半導体チップのＳｉＯＣ膜の半導体チップ端からの距離と炭素組成との関係を示す図である。
炭素組成は、断面ＴＥＭのＥＤＸ（エネルギー分散型蛍光X線分析装置： Energy Dispersive X-Ray Fluorescence spectroscopy）分析により、炭素（Ｃ）とケイ素（Ｓｉ）の強度比を測定することにより算出した。
ここで図示したように、例１で製造した半導体チップのＳｉＯＣ膜において、チップ端から０．５μｍの箇所（端面）、および２μｍにおけるＣ／Ｓｉ比は、約０．０５で、内部に比べて低くなっていることが示された。また、例１のＳｉＯＣ膜は、端部近傍において、内部に向かうにつれ炭素の組成が高くなる領域を有することが確認された。例２で製造した半導体チップのＳｉＯＣ膜については、端部から内部にわたって炭素濃度がほぼ同じだった。
図７は、ＳｉＯＣ膜における膜密度（ｇ／ｃｍ３）と、ＳｉＯＣ膜とＳｉＣＮ膜との密着性強度（ＭＰａ・ｍ１／２）を示す図である。密着性強度は、ｍ−ＥＬＴ（modified Edge Liftoff Test）法により評価した。このように、膜密度が高いほど、密着性強度が向上することが示された。
図８は、ＳｉＯＣ膜における炭素濃度（ＦＴ−ＩＲにおけるＳｉ−ＣＨ３ピーク強度）と、ＳｉＯＣ膜とＳｉＣＮ膜との密着性強度（ＭＰａ・ｍ１／２）を示す図である。このように、膜中の炭素の組成が低いほど、密着性が向上することが示された。
図９は、炭素濃度と膜密度との関係を示す図である。このように、炭素濃度が低くなるほど、膜密度が増加する。
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
以上の実施の形態においては、半導体チップ１００がシングルダマシン法により形成された積層膜を含む構成を示したが、半導体チップ１００の積層膜は、デュアルダマシン法により形成された構成とすることもできる。
また、以上の実施の形態において、エッチングストッパ膜が炭素含有絶縁膜である場合を例として説明したが、エッチングストッパ膜は、ＳｉＮ膜等やＳｉＯ２膜等、炭素を含まない材料により構成することもできる。また、以上の実施の形態において、保護絶縁膜が炭素非含有絶縁膜である場合を例として説明したが、保護絶縁膜は、ＳｉＣＮ膜やＳｉＣ膜等、炭素を含む材料により構成することもできる。
さらに、図１０に示すように、半導体チップ１００の積層膜は、保護絶縁膜を有しない構成とすることもできる。この場合も、半導体チップ１００の下地層１０２および上地カバー膜１２４の端面が第一の層間絶縁膜１０６、第二の層間絶縁膜１１２、および第三の層間絶縁膜１１８等の端面よりも外側に位置しているため、半導体装置を半導体チップに個別化した後に、ハンドリング等の接触により、炭素含有絶縁膜の端部に衝撃が加わるのを防ぐことができる。また、半導体チップを封止樹脂によりパッケージ化する際等に、炭素含有絶縁膜の端部にかかる応力を効果的に低減することができる。また、密着性も良好にすることができる。
また、以上の実施の形態において、酸化性ガスを用いた酸化処理により、半導体チップ１００の炭素含有絶縁膜の端部の炭素濃度を低減したり、膜密度を高くする例を示したが、他の方法で半導体チップ１００の炭素含有絶縁膜の端部の炭素濃度を低減したり、膜密度を高くしてもよい。たとえば、真空雰囲気でＵＶ処理を行うことにより、半導体チップ１００の炭素含有膜の端部から炭素を脱離させ、この部分の炭素の組成を低減するとともに、膜密度を向上させることもできる。
本発明の実施の形態における半導体チップの構成を示す断面図である。 図１に示した半導体チップの製造手順を示す工程断面図である。 本発明の実施の形態における半導体チップの製造手順を示す工程断面図である。 本発明の実施の形態における半導体チップの製造手順を示す工程断面図である。 例１および例２で作成した半導体チップの構成を示す断面図である。 例１および例２で説明した手順で製造した半導体チップのＳｉＯＣ膜の半導体チップ端からの距離と炭素組成との関係を示す図である。 ＳｉＯＣ膜における膜密度（ｇ／ｃｍ３）と、ＳｉＯＣ膜とＳｉＣＮ膜との密着性強度（ＭＰａ・ｍ１／２）を示す図である。 ＳｉＯＣ膜における炭素濃度と、ＳｉＯＣ膜とＳｉＣＮ膜との密着性強度（ＭＰａ・ｍ１／２）を示す図である。 炭素濃度と膜密度との関係を示す図である。 半導体チップの構成の他の例を示す断面図である。
符号の説明
１００ 半導体チップ
１０２ 下地層
１０４ 第一のエッチングストッパ膜
１０６ 第一の層間絶縁膜
１０８ 第一の保護絶縁膜
１１０ 第二のエッチングストッパ膜
１１２ 第二の層間絶縁膜
１１４ 第二の保護絶縁膜
１１６ 第三のエッチングストッパ膜
１１８ 第三の層間絶縁膜
１２０ 第三の保護絶縁膜
１２２ 第四のエッチングストッパ膜
１２４ 上地カバー膜
１３０ 第一の配線
１３２ ビアプラグ
１３４ 第二の配線

Claims (18)

  1. 半導体基板と、
    前記半導体基板上に形成された炭素含有絶縁膜と炭素非含有絶縁膜とを含む積層膜と、
    を含み、
    前記炭素非含有絶縁膜の端面が、前記炭素含有絶縁膜の端面より外側に位置しており、
    前記炭素含有絶縁膜は、エッチングストッパ膜、および前記エッチングストッパ膜上に設けられた比誘電率が３．３以下の低誘電率膜を含み、
    側面の一部が、前記炭素含有絶縁膜の端面および前記炭素非含有絶縁膜の端面により構成されていることを特徴とする半導体チップ。
  2. 請求項１に記載の半導体チップにおいて、
    前記炭素含有絶縁膜は、端部における炭素の組成が、内部における炭素の組成よりも低いことを特徴とする半導体チップ。
  3. 請求項１または２に記載の半導体チップにおいて、
    前記炭素含有絶縁膜は、端部近傍において、内部に向かうにつれ炭素の組成が高くなる領域を含むことを特徴とする半導体チップ。
  4. 請求項１乃至３いずれかに記載の半導体チップにおいて、
    前記炭素含有絶縁膜は、端部における膜密度が、内部における膜密度よりも高いことを特徴とする半導体チップ。
  5. 請求項１乃至４いずれかに記載の半導体チップにおいて、
    前記炭素含有絶縁膜は、端部近傍において、内部に向かうにつれ膜密度が低くなる領域を含むことを特徴とする半導体チップ。
  6. 請求項１乃至５いずれかに記載の半導体チップにおいて、
    前記エッチングストッパ膜は、ＳｉＣＮ、またはＳｉＣにより構成されることを特徴とする半導体チップ。
  7. 請求項１乃至６いずれかに記載の半導体チップにおいて、
    前記低誘電率膜は、ＳｉＯＣ、メチルシルセスキオキサン、水素化メチルシルセスキオキサン、または有機ポリシロキサン、もしくはこれらの膜をポーラス化したものにより構成されることを特徴とする半導体チップ。
  8. 半導体基板と、
    前記半導体基板上に形成された炭素含有絶縁膜を含む積層膜と、
    を含み、
    前記炭素含有絶縁膜は、端部における炭素の組成が、内部における炭素の組成よりも低く、
    前記炭素含有絶縁膜は、エッチングストッパ膜、および前記エッチングストッパ膜上に設けられた比誘電率が３．３以下の低誘電率膜を含み、
    側面の一部が、前記炭素含有絶縁膜の端面により構成されていることを特徴とする半導体チップ。
  9. 請求項８に記載の半導体チップにおいて、
    前記炭素含有絶縁膜は、端部近傍において、内部に向かうにつれ炭素の組成が高くなる領域を含むことを特徴とする半導体チップ。
  10. 請求項８または９に記載の半導体チップにおいて、
    前記低誘電率膜は、ＳｉＯＣ、メチルシルセスキオキサン、水素化メチルシルセスキオキサン、または有機ポリシロキサン、もしくはこれらの膜をポーラス化したものにより構成されることを特徴とする半導体チップ。
  11. 請求項８乃至１０いずれかに記載の半導体チップにおいて、
    前記エッチングストッパ膜は、ＳｉＣＮ、またはＳｉＣにより構成されることを特徴とする半導体チップ。
  12. 半導体基板と、
    前記半導体基板上に形成された炭素含有絶縁膜を含む積層膜と、
    を含み、
    前記炭素含有絶縁膜は、端部における膜密度が、内部における膜密度よりも高く、
    前記炭素含有絶縁膜は、エッチングストッパ膜、および前記エッチングストッパ膜上に設けられた比誘電率が３．３以下の低誘電率膜を含み、
    側面の一部が、前記炭素含有絶縁膜の端面により構成されていることを特徴とする半導体チップ。
  13. 請求項１２に記載の半導体チップにおいて、
    前記炭素含有絶縁膜は、端部近傍において、内部に向かうにつれ膜密度が低くなる領域を含むことを特徴とする半導体チップ。
  14. 請求項１２または１３に記載の半導体チップにおいて、
    前記低誘電率膜は、ＳｉＯＣ、メチルシルセスキオキサン、水素化メチルシルセスキオキサン、または有機ポリシロキサン、もしくはこれらの膜をポーラス化したものにより構成されることを特徴とする半導体チップ。
  15. 請求項１２乃至１４いずれかに記載の半導体チップにおいて、
    前記エッチングストッパ膜は、ＳｉＣＮ、またはＳｉＣにより構成されることを特徴とする半導体チップ。
  16. 請求項１乃至１５いずれかに記載の半導体チップにおいて、
    前記半導体基板の側面は酸化されていない半導体チップ。
  17. 半導体基板上に炭素含有絶縁膜を含む積層膜を形成する工程と、
    前記半導体基板の表面側からチップ外縁に沿って少なくとも前記炭素含有絶縁膜を切断し、前記炭素含有絶縁膜の側面を露出させる工程と、
    側面が露出された前記炭素含有絶縁膜に酸化性ガスを施し、前記炭素含有絶縁膜の前記側面を酸化する工程と、
    を含み、
    前記炭素含有絶縁膜は、エッチングストッパ膜、および前記エッチングストッパ膜上に設けられた比誘電率が３．３以下の低誘電率膜を含むことを特徴とする半導体チップの製造方法。
  18. 請求項１７に記載の半導体チップの製造方法において、
    前記炭素含有絶縁膜の側面を露出させる工程において、前記半導体基板には切り込みは入れられず、
    前記炭素含有絶縁膜の前記側面を酸化する工程の後に、前記半導体基板を切断する工程を備える半導体チップの製造方法。
JP2005079105A 2005-03-18 2005-03-18 半導体チップおよびその製造方法 Expired - Fee Related JP4927343B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005079105A JP4927343B2 (ja) 2005-03-18 2005-03-18 半導体チップおよびその製造方法
US11/368,671 US7564132B2 (en) 2005-03-18 2006-03-07 Semiconductor chip
CN2008100921542A CN101276803B (zh) 2005-03-18 2006-03-20 半导体芯片
CNB2006100714026A CN100550366C (zh) 2005-03-18 2006-03-20 半导体芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005079105A JP4927343B2 (ja) 2005-03-18 2005-03-18 半導体チップおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2006261514A JP2006261514A (ja) 2006-09-28
JP4927343B2 true JP4927343B2 (ja) 2012-05-09

Family

ID=37002908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005079105A Expired - Fee Related JP4927343B2 (ja) 2005-03-18 2005-03-18 半導体チップおよびその製造方法

Country Status (3)

Country Link
US (1) US7564132B2 (ja)
JP (1) JP4927343B2 (ja)
CN (2) CN100550366C (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786518B2 (ja) * 2006-12-19 2011-10-05 株式会社東芝 半導体装置の製造方法
CN107665829B (zh) * 2017-08-24 2019-12-17 长江存储科技有限责任公司 晶圆混合键合中提高金属引线制程安全性的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225333A (ja) * 1988-03-04 1989-09-08 Nec Corp 半導体装置の製造方法
US5293073A (en) * 1989-06-27 1994-03-08 Kabushiki Kaisha Toshiba Electrode structure of a semiconductor device which uses a copper wire as a bonding wire
JP2561039B2 (ja) * 1994-11-22 1996-12-04 日本電気株式会社 半導体チップおよび回路基板の接続方法
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
DE19848460A1 (de) * 1998-10-21 2000-05-04 Micronas Intermetall Gmbh Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterchips
JP2000133710A (ja) * 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2001308037A (ja) * 2000-04-26 2001-11-02 Seiko Epson Corp ダイシング方法
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
JP2002203899A (ja) 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 銅相互接続構造の形成方法
JP4160277B2 (ja) 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
CN1261998C (zh) * 2002-09-03 2006-06-28 株式会社东芝 半导体器件
JP2004134450A (ja) * 2002-10-08 2004-04-30 Fujitsu Ltd 半導体集積回路
JP2004179302A (ja) 2002-11-26 2004-06-24 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP2006228865A (ja) * 2005-02-16 2006-08-31 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN1835225A (zh) 2006-09-20
CN101276803B (zh) 2010-12-01
CN101276803A (zh) 2008-10-01
JP2006261514A (ja) 2006-09-28
US7564132B2 (en) 2009-07-21
CN100550366C (zh) 2009-10-14
US20060208361A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
JP5204370B2 (ja) 半導体装置およびその製造方法
JP5180426B2 (ja) 半導体装置の製造方法
JP4328725B2 (ja) 改良された信頼性を有する超低誘電率（ｋ）誘電体を集積化する構造および方法
KR100516337B1 (ko) 반도체 디바이스 및 그 제조 방법
JP5380838B2 (ja) 半導体装置の製造方法
JP2007227720A (ja) 半導体装置とその製造方法
JP2007173511A (ja) 半導体装置の製造方法
TWI413212B (zh) 半導體裝置及其製造方法
US20110241184A1 (en) Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
JP4567587B2 (ja) 半導体装置の製造方法
JP5060037B2 (ja) 半導体装置の製造方法
JP4419025B2 (ja) 半導体装置の製造方法
JP2004235548A (ja) 半導体装置およびその製造方法
US20060099802A1 (en) Diffusion barrier for damascene structures
JP4927343B2 (ja) 半導体チップおよびその製造方法
US8390135B2 (en) Semiconductor device
JP5200436B2 (ja) 半導体装置の製造方法
JP2005217319A (ja) 多層配線構造、半導体装置及び半導体実装装置
JP2006319116A (ja) 半導体装置およびその製造方法
JP2009117739A (ja) 電子装置及びその製造方法
JP2007036067A (ja) 半導体装置の製造方法
JP2005217320A (ja) 配線形成方法、半導体装置の製造方法並びに半導体実装装置の製造方法
WO2010113369A1 (ja) 半導体装置の製造方法
JP2006140373A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees