JP4926427B2 - 発光装置の作製方法 - Google Patents

Description

本発明は、陽極、陰極、および前記陽極と前記陰極との間に、エレクトロルミネセンス（以下、「ＥＬ」と記す）と呼ばれる現象によって発光する薄膜を挟んだ構造からなる素子を基板上に備えた発光装置に係る技術分野に属する。

ＥＬ素子とは、陰極と陽極の間に有機化合物、あるいは無機化合物を含む薄膜もしくは結晶を形成し、陰陽極間に通電することで発光を得る素子である。近年、とりわけ有機化合物を主構成成分とする薄膜（以下、有機薄膜と記す）が陰極と陽極間に設置されたＥＬ素子、すなわち有機ＥＬ素子の開発が盛んに行われている。

有機ＥＬ素子は、様々な分野で応用が期待されており、単なる照明器具から携帯電話やパーソナルコンピュータで用いられるディスプレイなどへの用途が考えられている。そして車載用のディスプレイや小型電気器具の表示部分などで一部実用化に至っている。

しかしながら、いずれの用途を問わず、有機ＥＬ素子は依然として幾つかの問題点を有している。その一つが製造プロセスに起因する、表示不良である。具体的に図１（Ａ）を用いて説明すると、有機ＥＬ素子は二つの電極間に有機化合物を含有する薄膜が設置されたデバイスであり、片方の電極から電子が、もう一方の電極からホールが注入されて駆動する。そして薄膜中でホールと電子が再結合し、発光を担う化合物、すなわち発光体の励起状態が形成される。この励起状態が輻射過程によって基底状態に戻る際に発光が得られる。つまり、有機ＥＬ素子は電流が流れることによって始めて駆動する発光素子なのである。従って、画素に電流が流れない、あるいは二つの電極がショートして画素に均一な電流が流せなくなると、素子としての発光が得られなくなる。

特に電極間のショートは大きな問題となる。ショートの原因は幾つか考えられているが、膜中の材料の結晶化、ならびに電極表面の凹凸、つまり電極表面の表面粗さに由来する電界集中が主原因として挙げられる。前者の原因は、結晶化しにくい材料を選択することで解決することができるが、後者の原因は製造プロセスに起因するため、材料の工夫だけでは解決できない問題である。例えば、基板の製造プロセス中に微小なごみが発生し、ごみが付着したまま第一の電極が形成された場合（図１（Ｂ））、この電極に凸部が生じる。このような粗い表面を有する画素電極上にＥＬ素子が形成された場合、電界はこの凸部に集中し、他の領域には、発光に必要な電流を流ことができず、画素の発光に斑が生じてしまう。また、電界の集中がさらに進行すれば、素子が破壊され、二つの電極間はショートしてしまう。その結果、この画素は殆んどの領域で発光することができない。

例えば有機ＥＬ素子を高精細なディスプレイとして応用する場合、単純マトリクス型（以下、パッシブマトリクスと記す）あるいはアクティブマトリクス型いずれかの基板上の各画素にＥＬ素子が作製される。各画素への電流を外部回路で制御することで、表示が可能となる。このとき、上述したプロセスに起因する問題から画素がショートすると、その画素は画面上で黒い点（以下、暗点と記す）として認識されることとなり、表示品質が大きく低下してしまう。

有機ＥＬ素子を照明としての応用を考えた場合には、基板の製造プロセスが比較的単純であるため、プロセス中に発生したごみは、比較的容易に除去することができる。しかしながら、ディスプレイの応用を考えた場合、特にアクティブマトリクス型基板の製造プロセスは非常に複雑であるため、プロセス中に発生する微小なごみを完全に取り除くことは決して容易ではない。特にパネルが大型化すると、僅かなごみの影響が歩留に多大な影響を及ぼすため、ゴミに起因する画素電極の表面粗さに影響されないＥＬ素子形成法を開発することが急務の課題である。

図２（Ａ）に示す従来型の画素構成において、２０１はデータ信号線、２０２はゲート信号線、２０３は電源線、２０４はスイッチングＴＦＴ、２０５はキャパシタ、２０６は駆動ＴＦＴ、２０７は駆動ＴＦＴのドレイン電極、２０８は駆動ＴＦＴのドレイン電極に接続された画素電極であり、画素電極２０８は発光素子の陽極として機能する。

このときのＡ−Ａ’における切断面に相当する図面を図２（Ｂ）に示す。また、基体２１０上には駆動ＴＦＴ２０６を有し、駆動ＴＦＴ２０６に接続されるように形成された画素電極２０８の端部及び少なくとも駆動ＴＦＴ及びスイッチングＴＦＴを覆い隠すように、格子状にパターン化された絶縁体２０９が設けられている。

図２では、画素電極の下にゴミは存在せず、平坦性の高い画素電極２０８が設けられている。従って、画素電極２０８上に形成される発光層２１１ａから２１１ｃは敢えて厚く成膜する必要は無い。このときの発光層の厚みは、１０ｎｍから４０ｎｍ、厚い場合でも１００ｎｍ程度である。この上に陰極２１２が形成される。

一方、画素電極の下に、プロセス起因のゴミが存在し、画素電極の平坦性が失われた場合の模式図を図３（Ａ）に示す。図３（Ａ）において、３００は基体であり、３０１ａから３０１ｃが画素電極である。画素電極３０１ａの下に、プロセス起因のゴミ３０２が存在することを模式的に示している。ゴミ３０２が完全に除去できていないため、この画素部分に形成された画素電極３０１ａの平坦性は失われ、大きな凸部が形成されている。

ＥＬ素子の膜厚は、０．１μｍから０．２μｍ、厚い場合でも０．５μｍ程度である。従って、凸部を有する陽極上に通常の手法でＥＬ素子を作製した場合、図３（Ｂ）に示すように、画素電極３０１ｂと３０１ｃ上には平坦性の高い発光層３０３ｂと３０３ｃが形成されるが、画素電極３０１ａ上に形成された発光層３０３ａの平坦性は失われ、大きな凸部が形成されることになる。このようにして作製された発光層上にさらに陰極３０４が形成されるが、各画素に通電すると、画素電極３０１ｂと３０１ｃが存在する発光領域からは発光が得られるものの、画素電極３０１ａが存在する領域では、凸部に電界集中が起こりやすく、このような画素の信頼性は著しく低下し、事実上、この画素からは発光が得られない。すなわち、この画素領域は暗点として認識されることとなる。

本発明は上述した問題点に鑑みてなされたものであり、ゴミ等に起因した不具合が低減された発光素子およびその作製方法を提供することを課題とする。

本発明の発光素子の一は、第１の電極と、前記第１の電極上に形成された有機化合物を含み、且つ導電性を有する第１の層と、前記第１の層上に形成された無機化合物を含み、且つ正孔輸送性を有する第２の層と、前記第２の層上に形成された発光層と、前記発光層上に形成された第２の電極と、を有することを特徴としている。

つまり言い換えると、第１の電極と第２の電極との間に、前記第１の電極に接して設けられた第１の層と、前記第１の層に接して設けられた第２の層とを有し、第２の層と第２の電極との間には発光層を有する。そして、第１の電極と第２の電極と第１の層と第２の層と発光層とは、第１の層を１層目とし、第２の層が２層目として形成されるように積層されている。ここで、第１の層は、有機化合物を含む層である。有機化合物の中でもとくに、導電性を有する有機化合物であることが好ましい。また、第２の層は、無機化合物を含む層である。無機化合物のなかでも特に電子受容性の無機化合物であることが好ましい。

また、本発明の発光素子の一は、第１の電極と、前記第１の電極上に形成された絶縁層と、前記絶縁層の端部を覆うように形成され、有機化合物を含み、且つ導電性を有する第１の層と、前記第１の層上に形成され、無機化合物を含み、且つ正孔輸送性を有する第２の層と、前記第２の層上に形成された発光層と、前記発光層上に形成された第２の電極と、
を有することを特徴としている。

本発明の発光素子の作製方法の一は、基板上に第１の電極を形成し、前記第１の電極上に絶縁膜を形成し、前記絶縁層に開口部を形成して、前記開口部から前記第１の電極を露出させ、前記第１の電極を覆うように第１の層を形成し、前記第１の層上であり、前記第１の電極と前記第１の層とが重畳する部位に選択的に第２の層を形成し、前記第２の層をマスクとして前記第１の層をエッチングすることを特徴としている。

つまり、第１の電極を形成した後、第１の電極の上に第１の層を形成し、さらに第１の層上であり、前記第１の電極と重畳する部位に選択的に第２の層を形成する工程を有する。そして、第２の層をマスクとして第１の層をエッチングする工程を含むことを特徴としている。ここで、第１の層は、有機化合物を含む層である。有機化合物の中でもとくに、導電性を有する有機化合物であることが好ましい。また、第２の層は、無機化合物を含む層である。無機化合物のなかでも特に電子受容性の無機化合物であることが好ましい。

導電性の高い材料を厚く成膜することで、画素電極の表面粗さを大幅に緩和することができ、平坦な表面上に有機層を形成することができる。これにより、部分的な電界集中を抑制することができ、その結果、暗点として認識される画素欠陥の発生を防ぐことができる。

また、画素部分にエッチング耐性を有し、かつキャリア輸送性、好ましくはホール輸送性を有する保護膜を形成し、その後にエッチングを行うことによって、画素部分はエッチングされず、絶縁体上に成膜された導電性膜のみを選択的に除去することができる。この保護膜は、発光層に対してキャリア注入もしくは輸送層、より具体的には正孔注入もしくは輸送層としても機能するため、保護膜を除去する必要はない。従って、この保護膜上に発光層を形成すればＥＬ素子を作製することができ、プロセスの煩雑化を招くことなく、暗点の発生とクロストーク現象を抑制することが可能となる。

以下、本発明の一態様について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
図１では、アクティブマトリクス駆動をするための回路が設けられた基板上にＥＬ素子を形成する場合について記述するが、本発明は基板の形態に限定されるものではなく、パッシブマトリクス駆動をするための回路が設けられた基板や、単一の画素のみを有する基板を用いても良い。

まず、有機ＥＬ素子では、発光を取り出す必要があるため、少なくとも陽極、または陰極の一方が透明である必要がある。以下、基板上に透明な陽極を形成し、陽極側から発光を取り出すことのできる発光素子について説明する。しかし本発明は、この構造に限定されたものではなく、例えば陰極だけを透明にする構造、あるいは陰極陽極ともに透明にして、素子の上下から発光を得る構造にも適用可能である。

次に本発明の発光素子について説明する。なお、図１（Ａ）において、４１２は、トランジスタ４１０等を含みアクティブマトリクス駆動をする回路を有する基体である。トランジスタ４１０は接続部４１１を介し、発光素子の第１の電極４００と電気的に接続している。基体４１２としては、ガラス基体、石英基体、プラスチック基体その他の透光性基体を用いることができる。

本発明では、まず、開口部を有する絶縁層４０２から露出した第１の電極４００上に導電性の高い材料で厚い導電層４０１を形成する（図１（Ｂ））。導電層４０１は０．１μｍから２μｍとなるように形成されていることが好ましく、特に０．２μｍから１．５μｍの厚さとなるように形成されていることが好ましい。

ここで用いることが可能な導電性材料としては、高分子の材料と低分子の材料とに大別される。導電性の高い高分子の材料としては、カンファースルホン酸やトルエンスルホン酸、ポリ（スチレンスルホン酸）等がドープされたポリアニリン誘導体、ポリチオフェン誘導体などが好適である。特にポリチオフェン誘導体として、ポリ（３，４−エチレンジオキシチオフェン）は、その非常に低い酸化電位のため、ホールの注入が容易であり、厚く成膜しても殆んど駆動電圧が上昇しないというメリットを有するので好適である。これらの高分子材料は蒸着などの乾式では成膜できないので、スピンコート法やスプレー法などの湿式法が用いられる。

低分子の導電性材料としては、ドナー性の化合物とアクセプター性の化合物の混合物が相応しい。これらの二種の化合物を共蒸着する。あるいは混合溶液を湿式法によって成膜すれば良い。ドナー性の化合物としては、テトラチアフルバレンなどの含硫黄化合物、あるいは芳香族アミン化合物が良い。一方アクセプター性の化合物としては、テトラシアノキノジメタンのような、電子吸引基を有する化合物、特にキノン誘導体が相応しい。

しかしながら、導電層４０１の形成は、高分子材料を用いて湿式法にて成膜して行う方が好ましい。これは以下の理由に基づく。低分子化合物を湿式法で成膜する場合、多くの場合凝集、結晶化が起こりやすく、アモルファス性の膜を形成することは困難である。従って、真空蒸着法などの乾式で成膜する方が良い。しかし、蒸着法でμｍの桁数の膜を形成することは元来非常に困難である。これに対し、高分子材料は乾式では成膜できないものの、湿式法を採用することでアモルファス性の均一な層を容易に形成することが可能であり、また、厚さも容易に制御することができる。これらの理由から、本発明を達成するためには、高分子材料を湿式法によって厚く成膜する方が良い。

なお、第１の電極４００は、発光体から発した光が透過しうるように、可視光に対して透明な導電膜を用いることが好ましく、ＩＴＯ（酸化インジウムと酸化スズの化合物）や酸化インジウムと酸化亜鉛の化合物といった酸化物導電膜を用いることが好ましい。これらの導電性金属酸化物膜は、通常スパッタにより成膜されるが、ゾル−ゲル法などを応用して作製しても構わない。また、金属酸化物以外の材料として、金などの仕事関数の大きな金属を用いることも可能である。ただしこの場合には、光透過性を考慮して、超薄膜を形成する。

次に、画素部分には導電層４０１を形成するが、本発明では、厚膜の導電性膜を基板上に形成する際、駆動ＴＦＴ及びスイッチングＴＦＴを覆い隠すように格子状にパターン化された絶縁層４０２上にも導電層４０１が形成される可能性がある。特にスピンコート法やスプレー法などの湿式法で導電層４０１を形成すると、絶縁層４０２上にも成膜されてしまうことがある。画素間のクロストークを抑制するためには、絶縁体上にも塗布された導電性膜を除去することが好ましく、これはエッチングにより行われる。しかし、エッチングにより第１の電極４００と積層した部分の導電層４０１が除去されることを防ぐ必要がある。そこでまず、エッチングに対する保護層として、画素上にエッチング耐性を有し、かつキャリア輸送性、好ましくは正孔輸送性を有する無機化合物を含有する保護層４０３を設ける（図１（Ｃ））。このとき、保護層４０３は、シャドウマスク等を用いて蒸着法により、第１の電極４００と重畳するような部位に選択的に形成することが好ましい。また、蒸着法を用いることにより導電層４０１の損傷を防ぐことができる。保護層４０３として具体的には、酸化コバルト、酸化チタン、酸化ニオブ、酸化ニッケル、酸化ネオジウム、酸化バナジウム、酸化モリブデン、酸化ランタン、酸化ルテニウム、酸化レニウムなどの遷移金属酸化物などが挙げられる。あるいは、種々の金属含有化合物を用いることができる。例えば、４族から７族の遷移金属酸化物、窒化物、ハロゲン化物を用いても構わない。これらの金属酸化物、窒化物、ハロゲン化物などは、有機化合物と比較するとエッチング耐性が高いと予想され、従って後述するエッチング後も、保護層は画素部分に存在する。そしてこの層は、キャリア輸送性、特に正孔輸送性を有するため、導電性膜からこの保護層へキャリアが注入され、この保護層上に形成される発光層へキャリア、特に正孔を注入することができる。

なお、上述した遷移金属酸化物、窒化物、ハロゲン化物は、単体でも正孔注入が可能であるが、これはこれらの材料が発光層と接する界面で電子移動反応を起こし、所謂電荷移動錯体を形成するためである。従って、これらの材料に適当なドナーをドープして、積極的に電荷移動錯体を形成しても良い。ドナーとしては、電子過剰型の有機化合物が挙げられ、テトラチアフルバレンやカルバゾール誘導体などが挙げられる。また、有機ＥＬ素子において所謂正孔輸送、注入材料に分類されるような芳香族アミン類も良例である。具体的には、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（ＴＰＤ）や４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（ＮＰＢ）などが挙げられる。

こうして保護層４０３を形成した後、保護層４０３をマスクとしてエッチングを行い、絶縁層４０２上に形成された導電層４０１を除去する。エッチングは、ドライエッチングとウエットエッチングに大別されるが、いずれの方法を用いても構わない（図１（Ｄ））。ここで、エッチングされた導電層４０１が絶縁層４０２の端部を覆っていることが好ましい。

こうして、画素部に選択的に導電層４０１と、キャリア輸送可能な保護層４０３が形成される。次に保護層４０３に発光層４０４が形成される（図１（Ｅ））。この発光層４０４は、主として有機化合物を用いて形成するが、単一組成の薄膜を用いて形成してもよい。例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ₃）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ₃）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ₂）、ビス（２−メチル−８−キノリノラト）−（４−ヒドロキシ−ビフェニリル）−アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）₂）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）₂）などの典型金属錯体が挙げられる。あるいは９，１０−ジフェニルアントラセンや４，４’−ビス（２，２−ジフェニルエテニル）ビフェニルなどの炭化水素化合物なども好適である。

また、発光層４０４は複数の材料の混合層であってもよい。上述した発光体に、蛍光色素、あるいはりん光色素（以下、ドーパントと記す）を少量混合することで、発光効率を上げることができる。蛍光材料としてはクマリン誘導体、キナクリドン誘導体、アクリドン誘導体、ピレン誘導体、ペリレン誘導体、アントラセン誘導体、ピロン誘導体などが挙げられる。りん光色素としては、三重項発光材料が挙げられ、三重項発光材料としては、トリス（２−フェニルピリジン）イリジウム（以下、「Ｉｒ（ｐｐｙ）₃」と記す）、２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈ−ポルフィリン−白金（以下、「ＰｔＯＥＰ」と記す）など、Ｉｒ、Ｒｕ、Ｒｈ、Ｐｔ、あるいは希土類金属などの遷移金属錯体が挙げられる。

一方、発光層４０４は積層構造の膜であってもよい。上述した単一組成の発光層、あるいは混合発光層では、電子と正孔の注入バランスを制御することが困難である場合には、これを改善するために複数の材料を積層することで、発光効率の改善が可能である。例えば上述した単一組成、あるいは混合組成の発光層以外に、注入された正孔を効率よく発光層へ輸送する正孔輸送層、注入された電子を効率よく発光層へ輸送する電子輸送層を設けるのが良い。正孔輸送層に相応しい材料としては、芳香族アミン（すなわち、ベンゼン環−窒素の結合を有するもの）を含む化合物である。広く用いられている材料として、ＴＰＤやその誘導体であるＮＰＢ、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミンなどのスターバースト型芳香族アミン化合物が挙げられる。電子輸送層に好適な材料としては、上記典型金属化合物が挙げられるが、他に３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾールなどのトリアゾール誘導体、バソフェナントロリンやバソキュプロインなどのフェナントロリン誘導体を用いても良い。

この発光層４０４の成膜方法は真空蒸着法だけではなく、スピンコート法、ディップコート法、スプレー法などの、所謂湿式法を採用しても構わない。

また、上述したドーパントは正孔輸送層や電子輸送層などに少量混合されるが、ドーパントは一種類だけに限定されず、二種類以上のドーパントを同時に使用しても良い。例えば発光色が互いに補色の関係にある二種類のドーパントを用いれば、白色の発光を得ることも可能である。

さらにこうして形成された発光層４０４上に、電子注入を促進する層を形成することで、より低電圧でＥＬを駆動することが可能である。この電子注入層に適した材料としては、まず、仕事関数の小さい金属、およびその金属化合物が挙げられる。例えばＭｇ−Ａｇ合金、Ａｌ−Ｌｉ合金、Ｍｇ−Ｌｉ合金、Ｃａ₃Ｎ₂、Ｍｇ₃Ｎ₂などである。また金属の他、有機半導体にドナーをドープしたものが挙げられる。ここで言う有機半導体の好ましい例としては、アクセプター性を有する化合物であり、発光素子においてよく用いられる電子輸送性材料を用いればよい。例えばＡｌｑなどに代表される典型金属錯体、フェナントロリン誘導体、トリアジン誘導体、オキサゾール誘導体、キノリン誘導体、キノキサリン誘導体などが挙げられる。また、テトラシアノキノジメタンやテトラシアノエチレン、テトラクロロキノンなどの電子受容性化合物も好例である。他の例としては、ルブレンやペリレン誘導体などの縮合芳香族炭化水素が挙げられる。また、グラファイトなどの導電性材料も用いることができる。さらに、ポリフェニレンビニレンやポリフェニレンエチニレン、ポリピリジンなどの共役高分子も用いることができる。有機半導体にドープするドナーとしては、アルカリ金属、アルカリ土類金属などの仕事関数の小さい金属が良い。あるいはテトラチアフルバレンなどの電子過剰型有機化合物でも良い。ただし、有機半導体のアクセプター性は強いことが必須である。これは、電子過剰型有機化合物のドナー性はアルカリ金属やアルカリ土類金属のそれよりも小さいためである。有機半導体以外の例としては、アルカリ金属、アルカリ土類金属、希土類金属、およびこれらを有する化合物が良い。具体的には、フッ化カルシウム、酸化リチウム、塩化リチウム、フッ化リチウム、フッ化マグネシウム、酸化バリウムなどが挙げられる。

発光層４０４上には第２の電極４０５が形成される（図１（Ｅ））。第２の電極４０５としては仕事関数の小さい金属、およびその金属化合物が挙げられる。例えばＭｇ−Ａｇ合金、Ａｌ−Ｌｉ合金、Ｍｇ−Ｌｉ合金などである。ただし、電子注入層を用いる場合、電子注入障壁が低減されるため、仕事関数が小さな金属であるＡｌを用いても構わない。

このようにして作製された素子では、画素電極間に通電することにより、第２の電極４０５から発光層４０４に電子が、第１の電極４００から発光層４０４へ正孔が注入され、発光に至る。そして、基板製造プロセス中に混入したゴミによる陽極の表面粗さは、厚膜の導電性膜によって解消されるため、画素全体から均一な発光が得られ、暗点の発生を抑制することができる。

（実施の形態２）
本発明の発光素子はゴミ等に起因した不良が少ないため、本発明の発光素子を画素等に用いることで、発光素子の不具合に起因した表示不良等の無い発光装置を得ることができる。

本形態では、本発明の発光素子を含み表示機能を有する発光装置の回路構成および駆動方法について図４〜７を用いて説明する。

図４は本発明を適用した発光装置を上面からみた模式図である。図４において、基板６５００上には、画素部６５１１と、ソース信号線駆動回路６５１２と、書込用ゲート信号線駆動回路６５１３と、消去用ゲート信号線駆動回路６５１４とが設けられている。ソース信号線駆動回路６５１２と、書込用ゲート信号線駆動回路６５１３と、消去用ゲート信号線駆動回路６５１４とは、それぞれ、配線群を介して、外部入力端子であるＦＰＣ（フレキシブルプリントサーキット）６５０３と接続している。そして、ソース信号線駆動回路６５１２と、書込用ゲート信号線駆動回路６５１３と、消去用ゲート信号線駆動回路６５１４とは、それぞれ、ＦＰＣ６５０３からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。またＦＰＣ６５０３にはプリント配線基盤（ＰＷＢ）６５０４が取り付けられている。なお、駆動回路部は、上記のように必ずしも画素部６５１１と同一基板上に設けられている必要はなく、例えば、配線パターンが形成されたＦＰＣ上にＩＣチップを実装したもの（ＴＣＰ）等を利用し、基板外部に設けられていてもよい。

画素部６５１１には、列方向に延びた複数のソース信号線が行方向に並んで配列している。また、電流供給線が行方向に並んで配列している。また、画素部６５１１には、行方向に延びた複数のゲート信号線が列方向に並んで配列している。また画素部６５１１には、発光素子を含む画素回路が複数配列している。

図５は、一画素を動作するための回路を表した図である。図５に示す回路には、第１のトランジスタ９０１と第２のトランジスタ９０２と発光素子９０３とが含まれている。

第１のトランジスタ９０１と、第２のトランジスタ９０２とは、それぞれ、ゲート電極と、ドレイン領域と、ソース領域とを含む三端子の素子であり、ドレイン領域とソース領域の間にチャネル領域を有する。ここで、ソース領域とドレイン領域とは、トランジスタの構造や動作条件等によって変わるため、いずれがソース領域またはドレイン領域であるかを限定することが困難である。そこで、本形態においては、ソースまたはドレインとして機能する領域を、それぞれ第１電極、第２電極と表記する。

ゲート信号線９１１と、書込用ゲート信号線駆動回路９１３とはスイッチ９１８によって電気的に接続または非接続の状態になるように設けられている。また、ゲート信号線９１１と、消去用ゲート信号線駆動回路９１４とはスイッチ９１９によって電気的に接続または非接続の状態になるように設けられている。また、ソース信号線９１２は、スイッチ９２０によってソース信号線駆動回路９１５または電源９１６のいずれかに電気的に接続するように設けられている。そして、第１のトランジスタ９０１のゲートはゲート信号線９１１に電気的に接続している。また、第１のトランジスタ９０１の第１電極はソース信号線９１２に電気的に接続し、第２電極は第２のトランジスタ９０２のゲート電極と電気的に接続している。第２のトランジスタ９０２の第１電極は電流供給線９１７と電気的に接続し、第２電極は発光素子９０３に含まれる一の電極と電気的に接続している。なお、スイッチ９１８は、書込用ゲート信号線駆動回路９１３に含まれていてもよい。またスイッチ９１９についても消去用ゲート信号線駆動回路９１４の中に含まれていてもよい。また、スイッチ９２０についてもソース信号線駆動回路９１５の中に含まれていてもよい。

また画素部におけるトランジスタや発光素子等の配置について特に限定はないが、例えば図６の上面図に表すように配置することができる。図６において、第１のトランジスタ１００１の第１電極はソース信号線１００４に接続し、第２の電極は第２のトランジスタ１００２のゲート電極に接続している。また第２のトランジスタ１００２の第１電極は電流供給線１００５に接続し、第２電極は発光素子の電極１００６に接続している。ゲート信号線１００３の一部は第１のトランジスタ１００１のゲート電極として機能する。

次に、駆動方法について説明する。図７は時間経過に伴ったフレームの動作について説明する図である。図７において、横方向は時間経過を表し、縦方向はゲート信号線の走査段数を表している。

本発明の発光装置を用いて画像表示を行うとき、表示期間においては、画面の書き換え動作と表示動作とが繰り返し行われる。この書き換え回数について特に限定はないが、画像をみる人がちらつき（フリッカ）を感じないように少なくとも１秒間に６０回程度とすることが好ましい。ここで、一画面（１フレーム）の書き換え動作と表示動作を行う期間を１フレーム期間という。

１フレーム期間は、図７に示すように、書き込み期間５０１ａ、５０２ａ、５０３ａ、５０４ａと保持期間５０１ｂ、５０２ｂ、５０３ｂ、５０４ｂとを含む４つのサブフレーム期間５０１、５０２、５０３、５０４に時分割されている。発光するための信号を与えられた発光素子は、保持期間において発光状態となっている。各々のサブフレーム期間における保持期間の長さの比は、第１のサブフレーム期間５０１：第２のサブフレーム期間５０２：第３のサブフレーム期間５０３：第４のサブフレーム期間５０４＝２³：２²：２¹：２⁰＝８：４：２：１となっている。これによって４ビット階調を表現することができる。但し、ビット数及び階調数はここに記すものに限定されず、例えば８つのサブフレーム期間を設け８ビット階調を行えるようにしてもよい。

１フレーム期間における動作について説明する。まず、サブフレーム期間５０１において、１行目から最終行まで順に書き込み動作が行われる。従って、行によって書き込み期間の開始時間が異なる。書き込み期間５０１ａが終了した行から順に保持期間５０１ｂへと移る。当該保持期間において、発光するための信号を与えられている発光素子は発光状態となっている。また、保持期間５０１ｂが終了した行から順に次のサブフレーム期間５０２へ移り、サブフレーム期間５０１の場合と同様に１行目から最終行まで順に書き込み動作が行われる。以上のような動作を繰り返し、サブフレーム期間５０４の保持期間５０４ｂ迄終了する。サブフレーム期間５０４における動作を終了したら次のフレーム期間へ移る。このように、各サブフレーム期間において発光した時間の積算時間が、１フレーム期間における各々の発光素子の発光時間となる。この発光時間を発光素子ごとに変えて一画素内で様々に組み合わせることによって、明度および色度の異なる様々な表示色を形成することができる。

サブフレーム期間５０４のように、最終行目までの書込が終了する前に、既に書込を終え、保持期間に移行した行における保持期間を強制的に終了させたいときは、保持期間５０４ｂの後に消去期間５０４ｃを設け、強制的に非発光の状態となるように制御することが好ましい。そして、強制的に非発光状態にした行については、一定期間、非発光の状態を保つ（この期間を非発光期間５０４ｄとする。）。そして、最終行目の書込期間が終了したら直ちに、一行目から順に次の（またはフレーム期間）の書込期間に移行する。なお、このようにある行の画素では書き込みを行い、またある行の画素には画素を非発光の状態にする消去信号を入力するには、図９に示すように、１水平期間を２つに分割し、一方の期間を書き込みにあて、他方の期間を消去にあてる。分割された水平期間内で、各々のゲート信号線９１１を選択し、そのときに対応する信号をソース信号線９１２に入力する。例えば、ある１水平期間において、前半はｉ行目を選択し、後半はｊ行目を選択する。すると、１水平期間において、あたかも同時に２行分を選択したかのように動作させることが可能となる。つまり、それぞれの１水平期間の書き込み期間を用いて、書き込み期間５０１ａ〜５０４ａに画素へ信号を書き込む。そして、このときの１水平期間の消去期間には画素を選択しない。また、別の１水平期間の消去期間を用いて消去期間５０４ｃに画素へ書き込まれた信号を消去する。このときの１水平期間の書き込み期間には画素を選択しない。これによって、開口率の高い画素を有する表示装置を提供することができ、歩留まりの向上を図ることができる。

なお、本形態では、サブフレーム期間５０１乃至５０４は保持期間の長いものから順に並んでいるが、必ずしも本実施例のような並びにする必要はなく、例えば保持期間の短いものから順に並べられていてもよいし、または保持期間の長いものと短いものとがランダムに並んでいてもよい。また、サブフレーム期間は、さらに複数のフレーム期間に分割されていてもよい。つまり、同じ映像信号を与えている期間、ゲート信号線の走査を複数回行ってもよい。

ここで、書込期間および消去期間における、図６で示す回路の動作について説明する。

まず書込期間における動作について説明する。書込期間において、ｉ行目（ｉは自然数）のゲート信号線９１１は、スイッチ９１８を介して書込用ゲート信号線駆動回路９１３と電気的に接続し、消去用ゲート信号線駆動回路９１４とは非接続である。また、ソース信号線９１２はスイッチ９２０を介してソース信号線駆動回路９１５と電気的に接続している。ここで、ｉ行目のゲート信号線９１１に接続した第１のトランジスタ９０１のゲートに信号が入力され、第１のトランジスタ９０１はオンとなる。そして、この時、１列目から最終列目迄のソース信号線に同時に映像信号が入力される。なお、各列のソース信号線９１２から入力される映像信号は互いに独立したものである。ソース信号線９１２から入力された映像信号は、各々のソース信号線に接続した第１のトランジスタ９０１を介して第２のトランジスタ９０２のゲート電極に入力される。この時、第２のトランジスタ９０２のゲート電極に入力された信号によって、第２のトランジスタ９０２のオンオフが制御される。そして、第２のトランジスタ９０２がオンすると発光素子９０３に電圧が印加され、発光素子９０３に電流が流れる。つまり、第２のトランジスタ９０２のゲート電極に入力する信号によって、発光素子９０３の発光又は非発光が決まる。例えば、第２のトランジスタ９０２がＰチャネル型である場合は、第２のトランジスタ９０２のゲート電極にＬｏｗ Ｌｅｖｅｌの信号が入力されることによって発光素子９０３が発光する。一方、第２のトランジスタ９０２がＮチャネル型である場合は、第２のトランジスタ９０２のゲート電極にＨｉｇｈ Ｌｅｖｅｌの信号が入力されることによって発光素子９０３が発光する。

次に消去期間における動作について説明する。消去期間において、ｊ行目（ｊは自然数）のゲート信号線９１１は、スイッチ９１９を介して消去用ゲート信号線駆動回路９１４と電気的に接続し、書込用ゲート信号線駆動回路９１３とは非接続である。また、ソース信号線９１２はスイッチ９２０を介して電源９１６と電気的に接続している。ここで、ｊ行目のゲート信号線９１１に接続した第１のトランジスタ９０１のゲートに信号が入力され、第１のトランジスタ９０１はオンとなる。そして、この時、１列目から最終列目迄のソース信号線に同時に消去信号が入力される。ソース信号線９１２から入力された消去信号は、各々のソース信号線に接続した第１のトランジスタ９０１を介して第２のトランジスタ９０２のゲート電極に入力される。この時第２のトランジスタ９０２のゲート電極に入力された消去信号によって、第２のトランジスタ９０２はオフし、電流供給線９１７から発光素子９０３への電流の供給が阻止される。そして、発光素子９０３は強制的に非発光となる。例えば、第２のトランジスタ９０２がＰチャネル型である場合は、第２のトランジスタ９０２のゲート電極にＨｉｇｈ Ｌｅｖｅｌの信号が入力されることによって発光素子９０３は非発光となる。一方、第２のトランジスタ９０２がＮチャネル型である場合は、第２のトランジスタ９０２のゲート電極にＬｏｗ Ｌｅｖｅｌの信号が入力されることによって発光素子９０３は非発光となる。

なお、消去期間では、ｊ行目については、以上に説明したような動作によって消去する為の信号を入力する。しかし、前述のように、ｊ行目が消去期間であると共に、他の行（ｉ行目とする。）については書込期間となる場合がある。このような場合、同じ列のソース信号線を利用してｊ行目には消去の為の信号を、ｉ行目には書込の為の信号を入力する必要があるため、以下に説明するような動作をさせることが好ましい。

消去期間における動作によって、ｊ−１行目の発光素子９０３が非発光となった後、直ちに、ゲート信号線９１１と消去用ゲート信号線駆動回路９１４とを非接続の状態とすると共に、スイッチ９２０を切り替えてソース信号線９１２とソース信号線駆動回路９１５と接続させる。そして、ソース信号線９１２とソース信号線駆動回路９１５とを接続させると共に、スイッチ９１８を切り替えてゲート信号線９１１と書込用ゲート信号線駆動回路９１３とを接続させる。そして、書込用ゲート信号線駆動回路９１３からｉ行目のゲート信号線９１１に選択的に信号が入力され、第１のトランジスタ９０１がオンすると共に、ソース信号線駆動回路９１５からは、１列目から最終列目迄のソース信号線９１２に書込の為の映像信号が入力される。この映像信号によって、ｉ行目の発光素子９０３は、発光または非発光となる。

以上のようにしてｉ行目について書込期間を終えたら、直ちに、ｊ行目の消去期間に移行する。その為にスイッチ９１８を切り替えて、ゲート信号線と書込用ゲート信号線駆動回路９１３を非接続とすると共に、スイッチ９２０を切り替えてソース信号線を電源９１６と接続する。また、ゲート信号線９１１と書込用ゲート信号線駆動回路９１３を非接続とすると共に、ゲート信号線９１１については、スイッチ９１９を切り替えて消去用ゲート信号線駆動回路９１４と接続状態にする。そして、消去用ゲート信号線駆動回路９１４からｊ行目のゲート信号線９１１に選択的に信号を入力して第１のトランジスタ９０１がオンすると共に、電源９１６から消去信号が入力される。そして、消去信号により、発光素子９０３は強制的に非発光となる。このようにして、ｊ行目の消去期間を終えたら、直ちに、ｉ＋１行目の書込期間に移行する。以下、同様に、消去期間と書込期間とを繰り返し、最終行目の消去期間まで動作させればよい。

なお、本形態では、ｊ−１行目の消去期間とｊ行目の消去期間との間にｉ行目の書込期間を設ける態様について説明したが、これに限らず、ｊ行目の消去期間とｊ＋１行目の消去期間との間にｉ行目の書込期間を設けてもよい。

また、本形態では、サブフレーム期間５０４のように非発光期間５０４ｄを設ける場合において、消去用ゲート信号線駆動回路９１４と或る一のゲート信号線とを非接続状態にすると共に、書込用ゲート信号線駆動回路９１３と他のゲート信号線とを接続状態にする動作を繰り返している。このような動作は、特に非発光期間を設けないフレーム期間において行っても構わない。

（実施の形態３）
本発明の発光素子を含む発光装置は良好な画像を表示することができるため、本発明の発光装置を電子機器の表示部に適用することによって、優れた映像を提供できる電子機器を得ることができる。

本発明を適用した発光装置を実装した電子機器の一実施例を図８に示す。

図８（Ａ）は、本発明を適用して作製したパーソナルコンピュータであり、本体５５２１、筐体５５２２、表示部５５２３、キーボード５５２４などによって構成されている。本発明の発光素子を有する発光装置を表示部として組み込むことでパーソナルコンピュータを完成できる。

図８（Ｂ）は、本発明を適用して作製した電話機であり、本体５５５２、表示部５５５１、音声出力部５５５４、音声入力部５５５５、操作スイッチ５５５６、５５５７、アンテナ５５５３等によって構成されている。本発明の発光素子を有する発光装置を表示部として組み込むことで電話機を完成できる。

図８（Ｃ）は、本発明を適用して作製したテレビ受像機であり、表示部５５３１、筐体５５３２、スピーカー５５３３などによって構成されている。本発明の発光素子を有する発光装置を表示部として組み込むことでテレビ受像機を完成できる。

以上のように本発明の発光装置は、各種電子機器の表示部として用いるのに非常に適している。

なお、本形態では、パーソナルコンピュータ、電話機、テレビ受像機について述べているが、この他にナビゲイション装置、或いは照明機器等に本発明の発光素子を有する発光装置を実装しても構わない。

本発明の発光装置の作製方法について説明する図。 従来技術の発光素子について説明する図。 従来技術の発光素子について説明する図。 本発明を適用した発光装置について説明する図。 本発明を適用した発光装置に含まれる回路について説明する図。 本発明を適用した発光装置の上面図。 本発明を適用した発光装置のフレーム動作について説明する図。 本発明を適用した電子機器の図。 １水平期間にゲート信号線を複数同時に選択する方法を説明する図

符号の説明

４００ 第１の電極
４０１ 導電層
４０２ 絶縁層
４０３ 保護層
４０４ 発光層
４０５ 第２の電極
４１０ トランジスタ
４１１ 接続部
４１２ 基体

Claims (4)

1. 基板上に複数のトランジスタを形成し、
   前記複数のトランジスタのそれぞれと電気的に接続された複数の第１の電極を形成し、
   前記複数の第１の電極間で、前記複数の第１の電極の端部のみをそれぞれ覆うように、複数の開口を備えた絶縁層を形成し、
   前記絶縁層、及び前記複数の第１の電極上に、前記絶縁層の上面を覆う厚みを有するように、連続した一面の導電層を形成し、
   前記導電層上にそれぞれ接し、前記複数の開口、及び前記絶縁層の端部を覆い、且つ前記複数の第１の電極と重畳する部位に選択的に複数の第２の層を形成し、
   前記複数の第２の層をマスクとして、前記絶縁層の表面が露出されるように、前記導電層をエッチングすることにより、複数の第１の層を形成し、
   前記複数の開口にそれぞれ設けられ、前記複数の第２の層の側面及び前記複数の第１の層の側面を覆う複数の発光層を形成し、
   前記複数の発光層上に接し、且つ前記複数の発光層の側面を覆うように第２の電極を形成することを特徴とする発光装置の作製方法。
2. 請求項１において、
   前記複数の第１の層は、有機化合物を含み、且つ導電性を有する層であることを特徴とする発光装置の作製方法。
3. 請求項１または２において、
   前記複数の第２の層は、無機化合物を含み、且つ正孔輸送性を有する層であることを特徴とする発光装置の作製方法。
4. 請求項１乃至３のいずれか一において、
   前記導電層は、湿式法によって形成されることを特徴とする発光装置の作製方法。

Images