JP4923686B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4923686B2 JP4923686B2 JP2006105717A JP2006105717A JP4923686B2 JP 4923686 B2 JP4923686 B2 JP 4923686B2 JP 2006105717 A JP2006105717 A JP 2006105717A JP 2006105717 A JP2006105717 A JP 2006105717A JP 4923686 B2 JP4923686 B2 JP 4923686B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit
- transistor
- stage
- transistor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
Tr1〜Tr4,Trn トランジスタ素子
STR1〜STR4 短絡トランジスタ素子
Rin 入力抵抗
Rout 出力抵抗
C2,C1〜C4,Ca,Cb 容量素子
Vss 電源電位
10,11 SOI基板
1 SOI層
2 酸化膜
3 埋め込み酸化膜
4 絶縁分離トレンチ
5 ポリシリコン
90,91 高電圧IC
Claims (14)
- 互いに絶縁分離されたn個(n≧2)のトランジスタ素子が、グランド(GND)電位と所定電位との間で、GND電位側を第1段、所定電位側を第n段として、順次直列接続されてなり、
前記第1段トランジスタ素子におけるゲート端子を入力端子とし、
前記GND電位と所定電位の間に順次直列接続されたトランジスタ素子のゲート分圧回路として、抵抗素子を使用することなく、
ゲート−ソース間が短絡されたn個の短絡トランジスタ素子が、前記GND電位と前記所定電位との間で、GND電位側を第1段、所定電位側を第n段として、順次直列接続され、
前記第1段トランジスタ素子を除いた各段のトランジスタ素子におけるゲート端子が、前記直列接続された各段の短絡トランジスタ素子の間に、それぞれ、順次接続されてなり、
前記第n段トランジスタ素子における前記所定電位側の端子から、出力が取り出されてなることを特徴とする半導体装置。 - 前記トランジスタ素子と前記短絡トランジスタ素子が、同じチャネル長さ方向の断面構造を有してなることを特徴とする請求項1に記載の半導体装置。
- 前記n個のトランジスタ素子のゲート幅が、等しく設定されてなることを特徴とする請求項2に記載の半導体装置。
- 前記第(k−1)段(2≦k≦n)の短絡トランジスタ素子のゲート幅が、前記第(k−1)段より上にある各トランジスタ素子のゲート幅の和に、等しく設定されてなることを特徴とする請求項2または3に記載の半導体装置。
- 前記第n段の短絡トランジスタ素子のゲート幅が、前記第n段のトランジスタ素子のゲート幅に較べて、小さく設定されてなることを特徴とする請求項2乃至4のいずれか一項に記載の半導体装置。
- 前記n個のトランジスタ素子と前記n個の短絡トランジスタ素子のゲート幅が、等しく設定されてなり、
前記n個の短絡トランジスタ素子のそれぞれに対して、容量素子が並列接続されてなることを特徴とする請求項2に記載の半導体装置。 - 互いに絶縁分離されたn個(n≧2)のトランジスタ素子が、グランド(GND)電位と所定電位との間で、GND電位側を第1段、所定電位側を第n段として、順次直列接続されてなり、
前記第1段トランジスタ素子におけるゲート端子を入力端子とし、
前記GND電位と所定電位の間に順次直列接続されたトランジスタ素子のゲート分圧回路として、抵抗素子を使用することなく、
ゲート−ソース間が短絡されたn個の短絡トランジスタ素子が、前記GND電位と前記所定電位との間で、GND電位側を第1段、所定電位側を第n段として、順次直列接続され、
前記第1段トランジスタ素子を除いた各段のトランジスタ素子におけるゲート端子が、前記直列接続された各段の短絡トランジスタ素子の間に、それぞれ、順次接続され、
前記n個の短絡トランジスタ素子のそれぞれに対して、容量素子が並列接続されてなり、
前記第n段トランジスタ素子における前記所定電位側の端子から、出力が取り出されてなることを特徴とする半導体装置。 - 前記トランジスタ素子および短絡トランジスタ素子が、横型MOSトランジスタ素子であることを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。
- 前記トランジスタ素子および短絡トランジスタ素子が、埋め込み酸化膜を有するSOI構造半導体基板のSOI層に形成され、
前記埋め込み酸化膜に達する絶縁分離トレンチにより、互いに絶縁分離されてなることを特徴とする請求項1乃至8のいずれか一項に記載の半導体装置。 - 前記容量素子が、前記絶縁分離トレンチを誘電体層とし、当該絶縁分離トレンチを挟んで両側に形成されたSOI層を電極接続層とすることを特徴とする請求項9に記載の半導体装置。
- 前記容量素子が、前記SOI層上に形成された酸化膜を誘電体層とし、当該酸化膜を挟んで、酸化膜上に形成された導電性を有するポリシリコンを一方の電極とし、酸化膜下のSOI層をもう一方の電極接続層とすることを特徴とする請求項9に記載の半導体装置。
- 前記半導体装置が、
GND電位を基準とするGND基準ゲート駆動回路、浮遊電位を基準とする浮遊基準ゲート駆動回路、前記GND基準ゲート駆動回路と前記浮遊基準ゲート駆動回路を制御するための制御回路、および前記制御回路と前記浮遊基準ゲート駆動回路の間に介在し、前記制御回路の入出力信号をGND電位と浮遊電位の間でレベルシフトさせるレベルシフト回路で構成されるインバータ駆動用の高電圧ICにおいて、
前記所定電位を浮遊電位として、
前記レベルシフト回路に適用されてなることを特徴とする請求項1乃至11のいずれか一項に記載の半導体装置。 - 前記高電圧ICが、車載モータのインバータ駆動用の高電圧ICであることを特徴とする請求項12に記載の半導体装置。
- 前記高電圧ICが、車載エアコンのインバータ駆動用の高電圧ICであることを特徴とする請求項12に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006105717A JP4923686B2 (ja) | 2006-04-06 | 2006-04-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006105717A JP4923686B2 (ja) | 2006-04-06 | 2006-04-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007281196A JP2007281196A (ja) | 2007-10-25 |
JP4923686B2 true JP4923686B2 (ja) | 2012-04-25 |
Family
ID=38682342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006105717A Expired - Fee Related JP4923686B2 (ja) | 2006-04-06 | 2006-04-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4923686B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4967498B2 (ja) * | 2006-07-25 | 2012-07-04 | 株式会社デンソー | 半導体装置 |
US8610470B2 (en) | 2008-12-10 | 2013-12-17 | Seiko Epson Corporation | Inverter circuit |
JP2010141496A (ja) * | 2008-12-10 | 2010-06-24 | Seiko Epson Corp | 半導体集積回路、半導体集積回路の駆動方法、電子機器および電子機器の駆動方法 |
CH700419A2 (de) | 2009-02-05 | 2010-08-13 | Eth Zuerich | Jfet-serieschaltung. |
JP5724934B2 (ja) * | 2011-07-05 | 2015-05-27 | 株式会社デンソー | 半導体装置 |
JP2014075499A (ja) * | 2012-10-05 | 2014-04-24 | Panasonic Corp | 半導体装置および当該半導体装置を用いた半導体リレー |
JP6343047B2 (ja) * | 2017-02-10 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57113262A (en) * | 1980-12-30 | 1982-07-14 | Seiko Epson Corp | Voltage dividing system for semiconductor integrated circuit |
JP2744736B2 (ja) * | 1992-06-29 | 1998-04-28 | 三菱電機株式会社 | 高電圧スイッチ |
JP3304636B2 (ja) * | 1994-09-01 | 2002-07-22 | オリジン電気株式会社 | 高電圧スイッチ回路 |
JP4298012B2 (ja) * | 1998-08-05 | 2009-07-15 | 株式会社エヌエフ回路設計ブロック | 高耐圧増幅装置 |
JP4206543B2 (ja) * | 1999-02-02 | 2009-01-14 | 株式会社デンソー | 半導体装置 |
JP4593066B2 (ja) * | 2001-10-26 | 2010-12-08 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP3761163B2 (ja) * | 2002-03-28 | 2006-03-29 | オリジン電気株式会社 | 制御極付半導体スイッチの直列回路 |
-
2006
- 2006-04-06 JP JP2006105717A patent/JP4923686B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007281196A (ja) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4844089B2 (ja) | 半導体装置 | |
US7582946B2 (en) | Semiconductor device with multi-trench separation region and method for producing the same | |
US7239181B2 (en) | Semiconductor device | |
JP4923686B2 (ja) | 半導体装置 | |
US20100314710A1 (en) | High-voltage semiconductor device | |
US20080246345A1 (en) | Semiconductor Switch Arrangement and an Electronic Device | |
KR20180076312A (ko) | 반도체 장치 및 전력 변환 장치 | |
EP2924723B1 (en) | Integrated circuit | |
JP6925250B2 (ja) | 半導体装置およびその製造方法 | |
JPH06260601A (ja) | 半導体装置 | |
US10040283B2 (en) | Semiconductor device and liquid discharge head substrate | |
US9608072B2 (en) | Semiconductor device | |
EP3309963A1 (en) | Level shifter | |
US10497698B2 (en) | Semiconductor circuit and semiconductor device | |
JPH1065018A (ja) | 半導体装置 | |
JP4983333B2 (ja) | 半導体装置 | |
JP2007227697A (ja) | 半導体装置および半導体集積装置 | |
JP4935164B2 (ja) | 半導体装置 | |
JP3431127B2 (ja) | 電子装置および電子スイッチ装置 | |
JP4972977B2 (ja) | 半導体装置 | |
US10615132B2 (en) | Integrated circuit capable of operating at very high voltage and method of fabricating same | |
US20230140348A1 (en) | High-voltage semiconductor device | |
JP4168720B2 (ja) | 半導体集積回路装置 | |
JP2023108349A (ja) | 半導体装置 | |
JP2003338555A (ja) | 電子スイッチ装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4923686 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |