JP4922306B2 - C0時のセルフリフレッシュメカニズム - Google Patents
C0時のセルフリフレッシュメカニズム Download PDFInfo
- Publication number
- JP4922306B2 JP4922306B2 JP2008539135A JP2008539135A JP4922306B2 JP 4922306 B2 JP4922306 B2 JP 4922306B2 JP 2008539135 A JP2008539135 A JP 2008539135A JP 2008539135 A JP2008539135 A JP 2008539135A JP 4922306 B2 JP4922306 B2 JP 4922306B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- state
- threshold
- memory access
- idle time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007246 mechanism Effects 0.000 title description 3
- 238000000034 method Methods 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 6
- 230000001186 cumulative effect Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 11
- 238000011156 evaluation Methods 0.000 description 9
- 238000007726 management method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000006399 behavior Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006266 hibernation Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
AC電力下にある場合、リミット例は以下の通りであってよい:
MC0からの昇格比率=50%
MC2からの降格比率=40%
MC2への昇格比率=60%
DC電力下にある場合、リミット例は以下の通りであってよい:
MC1への昇格比率=20% もし時間の20%がアイドルであれば、アイドルになったときにMC1状態に入る。
MC2からの降格比率=20% MC2状態にあったが現在において時間の20%がアイドルであれば、MC1状態に入る。
MC2への昇格比率=40% 時間の40%がアイドルであれば、アイドルになったときにMC2状態に入る。
前回のグラフィックスアイドル時間がMCx_Time_Promoteよりも多い場合、MCx+1へと昇格させる。
前回のグラフィックスアイドル時間持続がMCx_Time_Demoteよりも少ない場合、MCx−1へと降格させる。
したがって、もし:
MC1_Time_Promote=100μ秒である場合、アイドル状態に費やされた最後の時間>100μ秒であれば、MC1状態へと移行する。
MC1_Time_Demote=40μ秒である場合、MC4状態に費やされた最後の時間<20μ秒であれば、MC0状態へと移行する。
MC2_Time_Promote=200μ秒である場合、MC4状態に費やされた最後の時間>200μ秒であれば、MC2状態へと移行する。
MC1_Time_Demote=200μ秒である場合、MC5状態に費やされた最後の時間<200μ秒であれば、MC1状態へと移行する。
Claims (12)
- メモリがセルフリフレッシュに入る方法であって、
メモリアクセスのアイドル時間量を算出する段階と、
前記メモリをセルフリフレッシュ状態へと変化させるべく、前記メモリアクセスのアイドル時間が、AC電力により動作している場合に適用される閾値であるAC閾値、および、DC電力により動作している場合に適用される閾値であるDC閾値の一方を超過したか否かを判定する段階と、
前記メモリアクセスのアイドル時間が、前記AC閾値および前記DC閾値の一方を超過したと判定された場合、プロセッサまたはオペレーティングシステムからの前記プロセッサの電力状態についての明示の通知なしで前記セルフリフレッシュ状態へと変化させる段階と、
を含み、
前記セルフリフレッシュ状態へと変化させる段階は、前記メモリがセルフリフレッシュに入る機会を創出するべく前記メモリアクセスを調整する段階を含む、
方法。 - 前記判定する段階は、決まった時間間隔に対する、前記決まった時間間隔における前記メモリアクセスのアイドル時間の累積値の割合が、予め定められた閾値に達するまたは前記予め定められた閾値を超過するか否かを判定する段階を含む、
請求項1に記載の方法。 - 前記メモリアクセスのアイドル時間は、特定の電力状態の最小継続時間である、
請求項1に記載の方法。 - 前記メモリアクセスのアイドル時間が閾値より少ない場合に、より高い電力状態への降格を行う段階を更に含む、
請求項1から請求項3までの何れか一項に記載の方法。 - メモリに接続されたリンクと、
前記リンクに接続された回路と
を含み、
前記回路は、
前記リンクを介したメモリアクセスのアイドル時間量を算出し、
前記メモリをセルフリフレッシュ状態へと変化させるべく、前記メモリアクセスのアイドル時間が、AC電力により動作している場合に適用される閾値であるAC閾値および、DC電力により動作している場合に適用される閾値であるDC閾値の一方を超過したか否かを判定し、
前記メモリアクセスのアイドル時間が、前記AC閾値および前記DC閾値の一方を超過したと判定された場合、前記メモリがセルフリフレッシュに入る機会を創出するべく前記メモリアクセスを調整して、プロセッサまたはオペレーティングシステムからの該プロセッサの電力状態についての明示の通知なしで前記セルフリフレッシュ状態へと変化させる、
装置。 - 前記回路は、決まった時間間隔に対する、前記決まった時間間隔における前記メモリアクセスのアイドル時間の累積値の割合が、予め定められた閾値に達するまたは前記予め定められた閾値を超過するか否かを判定することで、前記メモリアクセスのアイドル時間が前記AC閾値および前記DC閾値の一方を超過したか否かを判定する、
請求項5に記載の装置。 - 前記メモリアクセスのアイドル時間は、特定の電力状態の最小継続時間である、
請求項5に記載の装置。 - 前記回路は、前記メモリアクセスのアイドル時間が閾値よりも少ない場合に、より高い電力状態への降格を行う、
請求項5から請求項7までの何れか一項に記載の装置。 - メモリと通信する手段と、
メモリアクセスのアイドル時間量を算出する手段と、
前記メモリをセルフリフレッシュ状態へと変化させるべく、前記メモリアクセスのアイドル時間が、AC電力により動作している場合に適用される閾値であるAC閾値、および、DC電力により動作している場合に適用される閾値であるDC閾値の一方を超過したか否かを判定する手段と、
前記メモリアクセスのアイドル時間が、前記AC閾値および前記DC閾値の一方を超過したと判定された場合、前記メモリがセルフリフレッシュに入る機会を創出するべく前記メモリアクセスを調整して、プロセッサまたはオペレーティングシステムからの前記プロセッサの電力状態についての明示の通知なしで前記セルフリフレッシュ状態へと変化させる手段と
を含む装置。 - 前記判定する手段は、決まった時間間隔に対する、前記決まった時間間隔における前記メモリアクセスのアイドル時間の累積値の割合が、予め定められた閾値に達するまたは前記予め定められた閾値を超過するか否かを判定する手段を含む、
請求項9に記載の装置。 - 前記メモリアクセスのアイドル時間は、特定の電力状態の最小継続時間である、
請求項9に記載の装置。 - 前記メモリアクセスのアイドル時間が閾値よりも少ない場合に、より高い電力状態への降格を行う手段を更に含む、
請求項9から請求項11までの何れか一項に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/323,344 | 2005-12-29 | ||
US11/323,344 US7613941B2 (en) | 2005-12-29 | 2005-12-29 | Mechanism for self refresh during advanced configuration and power interface (ACPI) standard C0 power state |
PCT/US2006/048091 WO2007078894A1 (en) | 2005-12-29 | 2006-12-14 | Mechanism for self refresh during c0 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009515263A JP2009515263A (ja) | 2009-04-09 |
JP4922306B2 true JP4922306B2 (ja) | 2012-04-25 |
Family
ID=38015413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008539135A Expired - Fee Related JP4922306B2 (ja) | 2005-12-29 | 2006-12-14 | C0時のセルフリフレッシュメカニズム |
Country Status (8)
Country | Link |
---|---|
US (1) | US7613941B2 (ja) |
JP (1) | JP4922306B2 (ja) |
KR (1) | KR100993995B1 (ja) |
CN (1) | CN101346709B (ja) |
DE (1) | DE112006002905B4 (ja) |
GB (1) | GB2447155B (ja) |
TW (1) | TWI341969B (ja) |
WO (1) | WO2007078894A1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8181051B2 (en) * | 2006-02-09 | 2012-05-15 | Freescale Semiconductor, Inc. | Electronic apparatus and method of conserving energy |
US8314806B2 (en) * | 2006-04-13 | 2012-11-20 | Intel Corporation | Low power display mode |
US8704833B2 (en) * | 2007-06-06 | 2014-04-22 | Apple Inc. | Method and apparatus for displaying a video signal on a computer system |
US8284179B2 (en) * | 2008-02-21 | 2012-10-09 | Himax Technologies Limited | Timing controller for reducing power consumption and display device having the same |
US8266393B2 (en) * | 2008-06-04 | 2012-09-11 | Microsoft Corporation | Coordination among multiple memory controllers |
TWI395096B (zh) * | 2009-05-12 | 2013-05-01 | Via Tech Inc | 電源管理方法及其相關晶片組及電腦系統 |
JP5390967B2 (ja) * | 2009-07-07 | 2014-01-15 | キヤノン株式会社 | プロセッサシステム及びその制御方法 |
US8352759B2 (en) * | 2010-01-11 | 2013-01-08 | Qualcomm Incorporated | System and method of monitoring a central processing unit in real time |
US8656198B2 (en) * | 2010-04-26 | 2014-02-18 | Advanced Micro Devices | Method and apparatus for memory power management |
JP2011238124A (ja) * | 2010-05-12 | 2011-11-24 | Fujitsu Toshiba Mobile Communications Ltd | 携帯型電子機器 |
US9026829B2 (en) * | 2010-09-25 | 2015-05-05 | Intel Corporation | Package level power state optimization |
TWI473090B (zh) * | 2011-08-08 | 2015-02-11 | Winbond Electronics Corp | 動態記憶體的重刷新電路及方法 |
CN102956260B (zh) * | 2011-08-19 | 2015-12-16 | 华邦电子股份有限公司 | 动态存储器的重刷新电路及方法 |
US8539146B2 (en) | 2011-11-28 | 2013-09-17 | International Business Machines Corporation | Apparatus for scheduling memory refresh operations including power states |
TWI493850B (zh) * | 2012-10-08 | 2015-07-21 | Univ Nat Cheng Kung | 具相關性系統識別功能之監測方法 |
CN104076900B (zh) * | 2013-03-28 | 2019-09-27 | 超威半导体(上海)有限公司 | Dram控制方法和***以及计算机节电控制方法和*** |
JP5715670B2 (ja) * | 2013-10-10 | 2015-05-13 | キヤノン株式会社 | 通信装置 |
US20160239442A1 (en) * | 2015-02-13 | 2016-08-18 | Qualcomm Incorporated | Scheduling volatile memory maintenance events in a multi-processor system |
US10296067B2 (en) * | 2016-04-08 | 2019-05-21 | Qualcomm Incorporated | Enhanced dynamic clock and voltage scaling (DCVS) scheme |
KR102480017B1 (ko) * | 2017-08-11 | 2022-12-21 | 삼성전자 주식회사 | 입출력 장치의 성능 및 전력소모를 조절하는 메모리 컨트롤러, 어플리케이션 프로세서 및 메모리 컨트롤러의 동작방법 |
US10955901B2 (en) | 2017-09-29 | 2021-03-23 | Advanced Micro Devices, Inc. | Saving power in the command processor using queue based watermarks |
US10671148B2 (en) | 2017-12-21 | 2020-06-02 | Advanced Micro Devices, Inc. | Multi-node system low power management |
US10503670B2 (en) * | 2017-12-21 | 2019-12-10 | Advanced Micro Devices, Inc. | Dynamic per-bank and all-bank refresh |
US11054887B2 (en) | 2017-12-28 | 2021-07-06 | Advanced Micro Devices, Inc. | System-wide low power management |
US11435813B2 (en) | 2018-08-29 | 2022-09-06 | Advanced Micro Devices, Inc. | Neural network power management in a multi-GPU system |
US11620230B2 (en) * | 2019-05-24 | 2023-04-04 | Texas Instruments Incorporated | Methods and apparatus to facilitate read-modify-write support in a coherent victim cache with parallel data paths |
US11100698B2 (en) | 2019-06-28 | 2021-08-24 | Ati Technologies Ulc | Real-time GPU rendering with performance guaranteed power management |
US11175856B2 (en) | 2019-11-08 | 2021-11-16 | Micron Technology, Inc. | Background operation selection based on host idle time |
CN112925592A (zh) | 2019-12-05 | 2021-06-08 | 超威半导体公司 | 渲染主页面的内核软件驱动的颜色重新映射 |
US11914905B1 (en) * | 2021-07-15 | 2024-02-27 | Xilinx, Inc. | Memory self-refresh re-entry state |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0675672A (ja) * | 1992-05-29 | 1994-03-18 | Internatl Business Mach Corp <Ibm> | 電力利用管理方法及びシステム |
JP2003059266A (ja) * | 2001-08-09 | 2003-02-28 | Nec Corp | Dram装置及びそのリフレッシュ制御方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US693641A (en) * | 1901-07-26 | 1902-02-18 | Harry B Cramer | Staging bracket or support. |
CA2186349C (en) * | 1994-05-12 | 2008-09-23 | James C. Bunnell | Cpu activity monitoring through cache watching |
US5455801A (en) * | 1994-07-15 | 1995-10-03 | Micron Semiconductor, Inc. | Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal |
JPH09306164A (ja) * | 1996-05-13 | 1997-11-28 | Internatl Business Mach Corp <Ibm> | メモリ・リフレッシュ・システム |
US6334167B1 (en) * | 1998-08-31 | 2001-12-25 | International Business Machines Corporation | System and method for memory self-timed refresh for reduced power consumption |
US6693641B1 (en) * | 2000-05-25 | 2004-02-17 | Intel Corporation | Calculating display mode values |
US6816977B2 (en) * | 2001-12-03 | 2004-11-09 | Hewlett-Packard Development Company, L.P. | Power reduction in computing devices using micro-sleep intervals |
US7149909B2 (en) * | 2002-05-09 | 2006-12-12 | Intel Corporation | Power management for an integrated graphics device |
US6971034B2 (en) * | 2003-01-09 | 2005-11-29 | Intel Corporation | Power/performance optimized memory controller considering processor power states |
KR20050120344A (ko) * | 2004-06-18 | 2005-12-22 | 엘지전자 주식회사 | 데이터 백업에 의한 에스디램의 셀프 리프레쉬 소모전류절감 방법 |
-
2005
- 2005-12-29 US US11/323,344 patent/US7613941B2/en not_active Expired - Fee Related
-
2006
- 2006-12-14 GB GB0807329A patent/GB2447155B/en not_active Expired - Fee Related
- 2006-12-14 JP JP2008539135A patent/JP4922306B2/ja not_active Expired - Fee Related
- 2006-12-14 WO PCT/US2006/048091 patent/WO2007078894A1/en active Application Filing
- 2006-12-14 DE DE112006002905.3T patent/DE112006002905B4/de not_active Expired - Fee Related
- 2006-12-14 KR KR1020087015812A patent/KR100993995B1/ko not_active IP Right Cessation
- 2006-12-14 CN CN2006800493021A patent/CN101346709B/zh not_active Expired - Fee Related
- 2006-12-18 TW TW095147458A patent/TWI341969B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0675672A (ja) * | 1992-05-29 | 1994-03-18 | Internatl Business Mach Corp <Ibm> | 電力利用管理方法及びシステム |
JP2003059266A (ja) * | 2001-08-09 | 2003-02-28 | Nec Corp | Dram装置及びそのリフレッシュ制御方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200732891A (en) | 2007-09-01 |
DE112006002905B4 (de) | 2015-10-01 |
GB0807329D0 (en) | 2008-05-28 |
CN101346709A (zh) | 2009-01-14 |
TWI341969B (en) | 2011-05-11 |
US7613941B2 (en) | 2009-11-03 |
GB2447155B (en) | 2011-07-20 |
WO2007078894A1 (en) | 2007-07-12 |
US20070157046A1 (en) | 2007-07-05 |
JP2009515263A (ja) | 2009-04-09 |
CN101346709B (zh) | 2011-10-05 |
KR20080072957A (ko) | 2008-08-07 |
GB2447155A (en) | 2008-09-03 |
KR100993995B1 (ko) | 2010-11-11 |
DE112006002905T5 (de) | 2008-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4922306B2 (ja) | C0時のセルフリフレッシュメカニズム | |
EP1581856B1 (en) | Memory controller considering processor power states | |
AU2011237758B2 (en) | Hardware automatic performance state transitions in system on processor sleep and wake events | |
US7752470B2 (en) | Method and system for power management including device controller-based device use evaluation and power-state control | |
US8902688B2 (en) | Apparatus and method for hidden-refresh modification | |
US20070043965A1 (en) | Dynamic memory sizing for power reduction | |
TW201911304A (zh) | 記憶體控制器及其操作方法 | |
JPH09306164A (ja) | メモリ・リフレッシュ・システム | |
WO2023121882A1 (en) | Last level cache access during non-cstate self refresh |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4922306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |