JP4915502B2 - レジストパターンシミュレーション方法 - Google Patents

レジストパターンシミュレーション方法 Download PDF

Info

Publication number
JP4915502B2
JP4915502B2 JP2006059859A JP2006059859A JP4915502B2 JP 4915502 B2 JP4915502 B2 JP 4915502B2 JP 2006059859 A JP2006059859 A JP 2006059859A JP 2006059859 A JP2006059859 A JP 2006059859A JP 4915502 B2 JP4915502 B2 JP 4915502B2
Authority
JP
Japan
Prior art keywords
development
resist
distribution
speed
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006059859A
Other languages
English (en)
Other versions
JP2007242710A (ja
Inventor
崇 吉井
一正 武志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2006059859A priority Critical patent/JP4915502B2/ja
Publication of JP2007242710A publication Critical patent/JP2007242710A/ja
Application granted granted Critical
Publication of JP4915502B2 publication Critical patent/JP4915502B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electron Beam Exposure (AREA)

Description

本発明は、半導体集積回路装置などの作成に関して使用するレジストパターン形状のシミュレーション方法に関する。
電子線リソグラフィーの分野において、現像後のレジスト形状を推定する場合、電子線散乱シミュレーションを行いレジスト中のエネルギー蓄積分布を求めた後、蓄積エネルギーを現像速度に置き換えて現像プロファイル計算を行うのが一般的である。
電子線散乱シミュレーションの代表的なものにはモンテカルロ法がある。これは乱数を用いて電子の散乱およびエネルギー損失をシミュレートするものであり、電子線の失ったエネルギーはその軌跡中のレジストや下地基板に与えられたとする。また、モンテカルロ法を使用したシミュレーションには、1点の照射電子散乱計算から周辺領域へのエネルギー蓄積分布関数(EID関数)を計算し、これを所望のパターン領域に渡って重畳計算することによりエネルギー蓄積分布を算出する方法と、所望のパターン領域に電子線を照射し、その全ての電子の散乱状態をエネルギー蓄積分布を算出する方法(ダイレクトモンテカルロ法)がある。このようにして求めたレジスト中のエネルギー蓄積分布を、Mackモデル等の現像モデルに代入し、現像速度に変換する。このようにして求めたレジスト中の現像速度3次元分布からストリング法、セルリムーバル法などの現像計算を行い現像後のパターンを予見するものである。
一般に現像モデルを用いた方法ではパターン形状が実際の形状を反映する事は難しく、これを改善するために複雑な現像モデルが提案されている。しかし、複雑な現像モデルは計算が膨大になるだけでなく、反応に関するパラメータも多くなりレジスト形状の再現に困難を要するという問題がある。
現像モデル計算の問題点を解消するものとして、シミュレーションによって求めたエネルギー蓄積分布を現像速度に変換する際に光干渉効果を用いて実験的に算出した現像速度を用いて現像後の形状を予測する方法がある(特許文献1参照)。
これは電子線照射後のレジストを現像液に浸漬し、照射部のレジスト膜厚変化をレジスト層表面からの反射光と、内部の既現像レジスト層と未現像レジスト層との境界面で反射する光との干渉光の強度を測定する事により未現像レジストの膜厚時間変化を求め現像速度を算出するものである。
特開2003−37050号公報
しかしながら、従来の干渉光を使用した現像速度測定方法では、レジストの種類によっては測定に使用する光の吸収や透過が起こってしまうため、正確な測定が出来ないものがあり、また、レジスト膜厚が薄い場合は干渉光強度の変化そのものが少ないため、現像速度変換時の精度が悪化する。さらに、干渉光を用いた現像速度測定では、現像中に不均一に溶解する場合や、現像中にレジストの膨潤が起こる場合などでは干渉光の波形が乱れ正確な測定が出来ない。そのため、レジスト溶解深度により異なる現像速度や、レジストの膨潤、基板界面に残留した残留レジスト層の存在など、現像過程での微細な挙動までは検出することが出来ないという課題があった。
さらに、半導体加工技術の微細化に伴い、レジストの薄膜化を伴う微細パターンの形成が必要となり、シミュレーションに対しても同様に微細な形状の再現が求められているという課題があった。
本発明はこのような事情に鑑みてなされたものであり、その目的は、電子線レジストの種類によらず現像後のレジストパターン形状をより詳細に予測できるシミュレーション方法を提供することにある。
上記課題を解決するため、本発明は、1点の照射電子散乱計算から周辺領域へのエネルギー蓄積分布を計算し、これを所望のパターン領域に渡って重畳計算し、エネルギー蓄積分布を算出するか、もしくは所望のパターン領域に電子線を照射し、それぞれの電子の散乱状態を全て計算してエネルギー蓄積分布を算出する工程と、前記算出したエネルギー蓄積分布を現像速度分布に変換する工程と、前記現像速度分布に基づいて現像計算を行い、レジストのパターン形状を推定する工程とを有した、レジスト層の現像後形状をシミュレートするレジストパターンシミュレーション方法であって前記エネルギー蓄積分布を現像速度分布に変換する工程において、レジストの膜厚が増加するドーズ条件では、レジスト膜圧と現像時間との関係から現像時間変化に伴う膜厚増加率を基に前記膜厚増加ドーズ条件下での現像速度r(t,D)を算出し、かつ算出した現像速度r(t,D)をエネルギー蓄積量に対応する現像速度R(t,D)に変換し、前記レジストのパターン形状を推定する工程において、前記変換された現像速度R(t,D)を用いて前記現像速度分布に基づいた現像計算を行い、さらに、前記エネルギー蓄積分布を現像速度分布に変換する工程において、レジストの膜厚が減少するドーズ条件では、レジスト溶解深度と現像時間との関係を基に前記膜厚減少ドーズ条件下での現像速度r’(t,D)を算出し、かつ算出した現像速度r’(t,D)をエネルギー蓄積量に対応する現像速度R’(t,D)に変換し、前記レジストのパターン形状を推定する工程において、前記変換された現像速度R’(t,D)を用いて前記現像速度分布に基づいた現像計算を行うことを特徴とする。
本発明のレジストパターンシミュレーション方法によれば、レジストの現像シミュレーションにおいて現像時間に対するレジスト形状変化を詳細に再現することができ、さらに、レジストの膨潤挙動をも反映させることが可能となる。そのため、従来の方法よりも時間変化、形状の2点において精度の高いシミュレーションが可能となる。
本発明の実施の形態におけるレジストパターンシミュレーション方法は、1点の照射電子散乱計算から周辺領域へのエネルギー蓄積分布を計算し、これを所望のパターン領域に渡って重畳計算し、エネルギー蓄積分布を算出するか、もしくは所望のパターン領域に電子線を照射し、それぞれの電子の散乱状態を全て計算してエネルギー蓄積分布を算出する工程と、前記算出したエネルギー蓄積分布を現像速度分布に変換する工程と、前記現像速度分布に基づいて現像計算を行い、レジストのパターン形状を推定する工程とを有した、レジスト層の現像後形状をシミュレートするレジストパターンシミュレーション方法であり、前記エネルギー蓄積分布を現像速度分布に変換する工程において、レジストの膜厚が増加するドーズ条件では、レジスト膜圧と現像時間との関係から現像時間変化に伴う膜厚増加率を基に前記膜厚増加ドーズ条件下での現像速度r(t,D)を算出し、かつ算出した現像速度r(t,D)をエネルギー蓄積量に対応する現像速度R(t,D)に変換し、前記レジストのパターン形状を推定する工程において、前記変換された現像速度R(t,D)を用いて前記現像速度分布に基づいた現像計算を行い、さらに、前記エネルギー蓄積分布を現像速度分布に変換する工程において、レジストの膜厚が減少するドーズ条件では、レジスト溶解深度と現像時間との関係を基に前記膜厚減少ドーズ条件下での現像速度r’(t,D)を算出し、かつ算出した現像速度r’(t,D)をエネルギー蓄積量に対応する現像速度R’(t,D)に変換し、前記レジストのパターン形状を推定する工程において、前記変換された現像速度R’(t,D)を用いて前記現像速度分布に基づいた現像計算を行うようにしたものである。
すなわち、実験により電子線照射量(以下、ドーズと記載)とレジスト溶解深度の2つのパラメータから決定される現像速度のテーブルを算出する。このテーブルを用いてシミュレーションにより求めたレジスト層のエネルギー蓄積分布を現像速度に変換することにより、従来の方法より精度の高いシミュレーション結果を提供するものである。
図1は、本実施の形態によるレジストパターンシミュレーション方法の概略を示すフローチャートである。
本実施の形態では、現像速度を高精度に算出する方法として水晶振動子マイクロバランス(以下、QCMと記載する)を用いた膜厚測定を利用する。図2は、このQCMを用いた膜厚測定の原理を示す模式図である。水晶の単結晶からディスクを切りだし、電極を形成した圧電素子(以下、水晶振動子と記載する)4を基板としてこれにレジスト層3を形成する。なお、符号1は水晶振動子4と共振回路との接続用配線、符号2は振動子固定ジグである。水晶振動子4は固有の共振周波数を持っており、レジスト層3が表面に形成されると共振周波数がレジスト層の種類、膜厚の違いなどに応じて低周波数側にシフトする。レジスト層3を形成した水晶振動子4に均一に電子線を照射したのち、現像液5に浸漬すると現像中にレジストの膜厚が変化し、これが共振周波数の変化として現れる。
得られた現像時間と共振周波数の関係から計算を行い、レジスト膜厚と現像時間の関係が得られる。ドーズを変化させ同様の測定を行い、各ドーズに対応するレジスト溶解深度方向の現像速度を求めることによりドーズ、レジスト溶解深度の2つのパラメータと現像速度の関係を求めることが出来る。さらに、本実施の形態では、レジストが膨潤して膜厚が増加している場合、現像速度をマイナス値で定義することによりレジスト膨潤挙動を反映させることとする。
また、別途水晶振動子上に形成したレジスト層に均一な電子線を照射した場合の電子線散乱シミュレーションを行い、ドーズと蓄積エネルギーの関係を求める。この関係を用いてドーズに対するレジスト溶解深度方向の現像速度をエネルギー蓄積分布に対応するレジスト溶解深度方向の現像速度に変換する。
以上の工程によりエネルギー蓄積分布と、レジスト溶解深度の2つのパラメータからレジスト現像速度を算出する変換テーブルが得られる。この変換テーブルを、電子線で所望のパターニングを施したレジスト層の3次元エネルギー蓄積分布に適用することにより、レジストの現像シミュレーションを行う。
本実施の形態として、フォトマスク原版(マスクブランクス)に化学増幅ネガレジスト層を形成した基板に対し電子線パターニングを行なった場合のパターン形状のシミュレーションを行った。電子線の入射エネルギーは50kV、レジスト膜厚250nm、レジストパターンは線幅100nmの孤立ラインを想定した。
まず、QCM法を用いた膜厚変化測定用に上記レジスト種、膜厚条件のレジスト層3を水晶振動子4上に形成したサンプルを複数作成する。各水晶振動子4に異なるドーズで均一な電子線照射領域を周波数測定領域と同等もしくはそれ以上の領域に形成した後、照射後のサンプルを現像液5に浸漬しながら共振周波数をモニタリングする。こうして得られた共振周波数の現像時間に伴う変化から、水晶振動子4上のレジスト層3の膜厚変化をドーズ毎に算出する。
図3は、QCM法測定によって得られた現像時間とレジスト膜厚の関係を表す説明図である。
図3に示すように、アンダードーズ条件である2uC/cm2で照射されたレジストの膜厚は直線的に減少しておらず、深さ方向に対し現像速度が一定でないことが分かる。また、ドーズしきい値以下(≦9uC/cm2)の条件では現像時間が進むにつれ、現像後のレジスト膜厚が逆に増加していることが分かる。これはレジストの膨潤が起こっているものと推定される。以上得られた測定結果をもとに、レジストの相反する挙動に対してドーズ毎に条件を分け現像速度を算出する。
(1)現像プロセスでレジスト膜厚が増加するドーズ条件では、図3より現像時間変化tに伴う膜厚増加率を算出し、これを現像速度r(t,D)[nm/sec]とする。
(2)現像プロセスでレジストの膜厚が減少しているドーズ条件に対しては、図3の結果を時間微分することにより現像速度r'(t,D)[nm/sec]を算出するが、さらにこれを縦軸としてその時点におけるレジストの初期膜厚からの溶解深度z[nm]を横軸にとり、レジスト溶解深度に対しての現像速度r'(z,D)[nm/sec]を求める。
図4は、QCM法測定によって得られたレジスト溶解深度と現像速度の関係を表す説明図である。
図4よりレジストが溶解する2uC/cm2というドーズにおいても、レジストが溶解して底面に達する約30nm前に現像速度がゼロになることが分かる。これは電子線の照射不足が原因と認識されがちであるが、電子線散乱シミュレーションにより、50kVの電子線はそのエネルギーの高さからレジスト層をほぼ直線的に貫通しており、レジスト底面までエネルギーが蓄積されているという結果が得られている。そのため、現像速度が深さ方向で異なるのには別の要因(ベーク、酸発生、拡散プロセスなど)があるものと推定される。
また、前記水晶振動子上に形成したレジスト層をモデルとして均一な電子線を照射した場合の電子線散乱シミュレーションを行い、ドーズD(uC/cm2)とエネルギー蓄積量E[J/m3]の関係を求める。この関係を用いてr(t,D)とr'(z,D)をエネルギー蓄積量に対応する現像速度R(t,D)とR'(z,E)に変換する。
こうして得られたエネルギー蓄積量の分布とレジスト溶解深度から決定される現像速度を用いて現像計算を実施し、シミュレーションによるレジストパターン形状を得た。
図5は、前記シミュレーションによって求めたレジストパターンの断面形状を示す説明図である。図5は、実験によりドーズとレジスト溶解深度の2つのパラメータから決定される現像速度テーブルを用いて現像計算を行った結果を示す。図5はレジストの側面部分が横に張り出した形になっており、レジストの膨潤挙動を反映した結果となっている。また、現像速度がレジスト底面付近で遅くなるためにレジスト形状に裾引き形状が強く反映されたものとなっている。
比較として、一定のエネルギー蓄積分布に対する現像速度の平均値をレジスト溶解深度に関係無く用いて、さらに膨潤挙動による膜厚の増加を考慮しない場合の現像計算結果を図6に示す。
図6は、従来のシミュレーション方法によって求めたレジストパターンの断面形状を示す説明図である。
以上説明したように、本実施の形態によれば、実験によりドーズとレジスト溶解深度の2つのパラメータから決定される現像速度のテーブルを算出し、このテーブルを用いてシミュレーションにより求めたレジスト層のエネルギー蓄積分布を現像速度に変換することにより、従来の方法より精度の高い、実際の現像後のレジストパターンに近い形状が得られる現像シミュレーションを実現できる効果がある。
本発明の実施の形態によるレジストパターンシミュレーション方法の手順の概略を示すフローチャートである。 本発明の実施の形態によるレジストパターンシミュレーション方法におけるQCMを用いた膜厚測定の原理を示す模式図である。 本発明の実施の形態によるレジストパターンシミュレーション方法におけるQCM法測定によって得られた現像時間とレジスト膜厚の関係を表す説明図である。 本発明の実施の形態によるレジストパターンシミュレーション方法におけるQCM法測定によって得られたレジスト溶解深度と現像速度の関係を表す説明図である。 本発明の実施の形態によるレジストパターンシミュレーション方法におけるシミュレーションによって求めたレジストパターンの断面形状を示す説明図である。 従来のシミュレーション方法によって求めたレジストパターンの断面形状を示す説明図である。
符号の説明
1……水晶振動子‐共振回路接続用配線、2……振動子固定ジグ、3……レジスト層、4……水晶振動子、5……現像液。

Claims (1)

  1. 1点の照射電子散乱計算から周辺領域へのエネルギー蓄積分布を計算し、これを所望のパターン領域に渡って重畳計算し、エネルギー蓄積分布を算出するか、もしくは所望のパターン領域に電子線を照射し、それぞれの電子の散乱状態を全て計算してエネルギー蓄積分布を算出する工程と、
    前記算出したエネルギー蓄積分布を現像速度分布に変換する工程と、
    前記現像速度分布に基づいて現像計算を行い、レジストのパターン形状を推定する工程とを有した、レジスト層の現像後形状をシミュレートするレジストパターンシミュレーション方法であって
    前記エネルギー蓄積分布を現像速度分布に変換する工程において、レジストの膜厚が増加するドーズ条件では、レジスト膜圧と現像時間との関係から現像時間変化に伴う膜厚増加率を基に前記膜厚増加ドーズ条件下での現像速度r(t,D)を算出し、かつ算出した現像速度r(t,D)をエネルギー蓄積量に対応する現像速度R(t,D)に変換し、前記レジストのパターン形状を推定する工程において、前記変換された現像速度R(t,D)を用いて前記現像速度分布に基づいた現像計算を行い、
    さらに、前記エネルギー蓄積分布を現像速度分布に変換する工程において、レジストの膜厚が減少するドーズ条件では、レジスト溶解深度と現像時間との関係を基に前記膜厚減少ドーズ条件下での現像速度r’(t,D)を算出し、かつ算出した現像速度r’(t,D)をエネルギー蓄積量に対応する現像速度R’(t,D)に変換し、前記レジストのパターン形状を推定する工程において、前記変換された現像速度R’(t,D)を用いて前記現像速度分布に基づいた現像計算を行う、
    ことを特徴とするレジストパターンシミュレーション方法。
JP2006059859A 2006-03-06 2006-03-06 レジストパターンシミュレーション方法 Expired - Fee Related JP4915502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006059859A JP4915502B2 (ja) 2006-03-06 2006-03-06 レジストパターンシミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006059859A JP4915502B2 (ja) 2006-03-06 2006-03-06 レジストパターンシミュレーション方法

Publications (2)

Publication Number Publication Date
JP2007242710A JP2007242710A (ja) 2007-09-20
JP4915502B2 true JP4915502B2 (ja) 2012-04-11

Family

ID=38587995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006059859A Expired - Fee Related JP4915502B2 (ja) 2006-03-06 2006-03-06 レジストパターンシミュレーション方法

Country Status (1)

Country Link
JP (1) JP4915502B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901850B2 (en) 2008-09-01 2011-03-08 D2S, Inc. Method and system for design of a reticle to be manufactured using variable shaped beam lithography
US9323140B2 (en) 2008-09-01 2016-04-26 D2S, Inc. Method and system for forming a pattern on a reticle using charged particle beam lithography
US8669023B2 (en) 2008-09-01 2014-03-11 D2S, Inc. Method for optical proximity correction of a reticle to be manufactured using shaped beam lithography
US8039176B2 (en) 2009-08-26 2011-10-18 D2S, Inc. Method for fracturing and forming a pattern using curvilinear characters with charged particle beam lithography
WO2010025032A2 (en) * 2008-09-01 2010-03-04 D2S, Inc. Method for optical proximity correction, design and manufacturing of a reticle using variable shaped beam lithography
US20120219886A1 (en) 2011-02-28 2012-08-30 D2S, Inc. Method and system for forming patterns using charged particle beam lithography with variable pattern dosage
US9341936B2 (en) 2008-09-01 2016-05-17 D2S, Inc. Method and system for forming a pattern on a reticle using charged particle beam lithography
JP2010192754A (ja) * 2009-02-19 2010-09-02 Toppan Printing Co Ltd レジストパターンシミュレーション方法及び装置
US9448473B2 (en) 2009-08-26 2016-09-20 D2S, Inc. Method for fracturing and forming a pattern using shaped beam charged particle beam lithography
US9164372B2 (en) 2009-08-26 2015-10-20 D2S, Inc. Method and system for forming non-manhattan patterns using variable shaped beam lithography
US20120278770A1 (en) 2011-04-26 2012-11-01 D2S, Inc. Method and system for forming non-manhattan patterns using variable shaped beam lithography
US9057956B2 (en) 2011-02-28 2015-06-16 D2S, Inc. Method and system for design of enhanced edge slope patterns for charged particle beam lithography
US9612530B2 (en) 2011-02-28 2017-04-04 D2S, Inc. Method and system for design of enhanced edge slope patterns for charged particle beam lithography
US10007191B2 (en) * 2016-07-15 2018-06-26 Kla-Tencor Corporation Method for computer modeling and simulation of negative-tone-developable photoresists

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05289322A (ja) * 1992-04-10 1993-11-05 Hitachi Ltd パタン形成材料及びそれを用いたパタン形成方法
JPH06112293A (ja) * 1992-08-04 1994-04-22 Matsushita Electric Ind Co Ltd フォトレジストの仕上がり形状予測方法およびその装置
JP3450561B2 (ja) * 1996-01-09 2003-09-29 株式会社東芝 解像線幅予測方法
JP2001319848A (ja) * 2000-05-02 2001-11-16 Nikon Corp レジストパターン形状の推定方法
JP2003037050A (ja) * 2001-07-25 2003-02-07 Nikon Corp レジストパターン形状のシミュレーション方法
JP2004153163A (ja) * 2002-10-31 2004-05-27 Renesas Technology Corp 露光装置の制御方法および装置
JP2005217254A (ja) * 2004-01-30 2005-08-11 Renesas Technology Corp レジスト現像速度ばらつき評価方法及びレジスト現像速度ばらつき評価装置。

Also Published As

Publication number Publication date
JP2007242710A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4915502B2 (ja) レジストパターンシミュレーション方法
JP5334956B2 (ja) 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法
KR100197191B1 (ko) 레지스트 패턴 형성방법
JP5519634B2 (ja) フォトリソグラフィのためのマスクを分析する方法
US20090013304A1 (en) Physical-Resist Model Using Fast Sweeping
TWI236698B (en) Pattern size correction apparatus and pattern size correction method
JP2008180712A (ja) 光計測及びプロファイルモデルと重要プロファイル形状との相関を用いた自動プロセス制御
JP2004514938A (ja) 集積回路の特性を測定するプロセスと装置
JP2007108508A (ja) マスクパターンの作成方法、マスクの製造方法およびプログラム
JPH1064792A (ja) 形状シミュレーション方法
US6630361B1 (en) Use of scatterometry for in-situ control of gaseous phase chemical trim process
JP2005172920A (ja) 危険パターン抽出方法及び危険パターン抽出プログラム
KR20090071736A (ko) 식각 바이어스 모델링을 이용한 광학적 근접 효과 보정방법
JP2010192754A (ja) レジストパターンシミュレーション方法及び装置
US20070182941A1 (en) Projection exposure mask acceptance decision system, projection exposure mask acceptance decision method, method for manufacturing semiconductor device, and computer program product
JP5685400B2 (ja) 微細構造体の製造方法
KR100801737B1 (ko) 반도체 소자 패턴의 광근접 효과 보정 방법
KR20160019938A (ko) 유도성 자기 조립 프로세스에서의 제품 상의 노광 파라미터들의 도출 및 조정
US11699017B2 (en) Die yield assessment based on pattern-failure rate simulation
JP3115517B2 (ja) レジストパターン形成方法
JP2003037050A (ja) レジストパターン形状のシミュレーション方法
Ohfuji et al. Advanced dynamic process simulation for an excimer laser lithography
Osborne et al. Improving global CD uniformity by optimizing post-exposure bake and develop sequences
Williamson et al. Effects of image contrast and resist types upon line edge roughness (LER)
JP2007218695A (ja) 基板検査装置および基板検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees