JP4915136B2 - 多重電力変換器の制御装置 - Google Patents
多重電力変換器の制御装置 Download PDFInfo
- Publication number
- JP4915136B2 JP4915136B2 JP2006123680A JP2006123680A JP4915136B2 JP 4915136 B2 JP4915136 B2 JP 4915136B2 JP 2006123680 A JP2006123680 A JP 2006123680A JP 2006123680 A JP2006123680 A JP 2006123680A JP 4915136 B2 JP4915136 B2 JP 4915136B2
- Authority
- JP
- Japan
- Prior art keywords
- power converter
- control
- pwm
- individual
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P20/00—Technologies relating to chemical industry
- Y02P20/50—Improvements relating to the production of bulk chemicals
- Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts
Landscapes
- Rectifiers (AREA)
Description
図9において、破線で囲んだCNVは電力変換器の主回路、Q1〜Q4はスイッチング動作を行なうIGBT(絶縁ゲート型バイポーラトランジスタ)等のスイッチング素子、Cは直流平滑コンデンサである。またPSは交流電源、Lsはリアクトル、CTは電力変換器の交流電流Icを検出するための電流検出器、PTは電力変換器の直流電圧Edを検出するための電圧検出器、DLは直流側に接続された負荷装置である。
図10(1)において、Vc*は電圧指令、TRIaは電圧指令Vc*との比較によりQ1とQ2のスイッチング動作に必要なPWM演算を行なうための三角波、同様にTRIbはQ3とQ4のスイッチング動作に必要なPWM演算を行なうための三角波である。これらの三角波TRIaとTRIbは図10(3)のように、三角波の周期(2π)に対して1/2周期(π)の位相差を持たせている。
図11のEd*は直流電圧指令、SUB1はEd*とEdの差をとる減算器、AVRは電圧調節器、sinωt(ωは角周波数、周波数をf[Hz]とするとω=2πf[rad/s])は電源に位相同期した基準正弦波、MULはAVR出力と基準正弦波sinωtを掛け合わせて電流指令Ic*を演算する乗算器、SUB2は指令値Ic*と検出値Icとの差分をとる減算器、ACRは交流電圧指令Vc*を演算する電流調節器、PWMはACRの演算結果である電圧指令Vc*と三角波に対して、比較演算を行なうPWM演算器である。ここで、PWM演算器に入力される三角波はTRIaのみであるが、図10(1)に示す三角波TRIbは、PWM演算器の内部でTRIaの位相を反転して生成される。
図12に、2台の電力変換器CNV1,CNV2の交流側を変圧器により結合して多重化した例を示す。TR1,TR2はそれぞれCNV1,CNV2の入力側トランスであり、他の符号は図9と同様なので詳細は省略する。ここでは、2台の電力変換器に1台ずつ変圧器を接続した例を示すが、2次側に複数の巻線を施すことにより、1台の変圧器で置き換えることもできる。
図16のPWM演算では、2台の電力変換器CNV1,CNV2のそれぞれの電圧指令Vc1*とVc2*を、ほぼ同一の正弦波として重ね合わせて表記している。実際の動作では、CNV1側では図17(1)のように、電圧指令Vc1*と三角波TRI1a,TRI1bとの比較によりQ11〜Q14がスイッチング動作をして、図17(2)にVc1で示すような波形の電圧が出力され、CNV2側では図18(1)のように、電圧指令Vc2*と三角波TRI2a,TRI2bとの比較によりQ21〜Q24がスイッチング動作をして、図18(2)にVc2で示すような波形の電圧が出力される。4個の三角波TRI1a,TRI1b,TRI2a,TRI2bは図19のように、1/4周期(π/2)の位相差を持たせている。変圧器TR1,TR2の1次側と2次側の電圧が同じ大きさとして、2次側の電圧であるVc1とVc2を1次側で合成すると、図16(4)のVcのような波形が得られる。
図13のPHSは三角波TRI1aに対しTRI2aの位相を遅延させる位相遅延器であり、その他は図11とほぼ同様なので詳細は省略する。
2台の電力変換器は直流側が並列接続されているので、直流電圧制御部は共通である。また、交流電流制御部においても2台の電力変換器は同一の電流指令で動作するが、電流検出値(実際値)は異なる瞬時値となるので、個別の電流調節器ACR1とACR2により制御が行なわれる。また、電流調節器ACR1,ACR2からはそれぞれ異なる交流電圧指令Vc1*,Vc2*が出力され、これらの電圧指令に対しPWM1,PWM2においてそれぞれ図17,図18のような演算が行なわれる。
以上のような電力変換器の多重化構成とその動作については、例えば非特許文献2に記載されている。
同図において、PT1,PT2は2台の変換器CNV1,CNV2それぞれの直流電圧Ed1,Ed2を検出するための電圧検出器、DL1,DL2は変換器CNV1,CNV2それぞれの負荷装置であり、その他は図12と同様なので詳細は省略する。
図15は図14に対する制御ブロック図で、基本的には各変換器に図11と同様の制御ブロックを適用し、2台のPWM演算において三角波に位相差を付ける機能を付加するようにしている。
図12では電力変換器毎に電流検出器を設置していたのに対し、この構成では変圧器の1次側(図の左側)に設置することで、電力変換器の合成電流を一括して検出する(この方式は、例えば特許文献1に開示されている)。この場合のPWM方式として図21のように、変換器の台数に応じてそれぞれバイアスを付けた複数の三角波と電圧指令とを比較する方法がある(例えば、非特許文献3参照)。変換器CNV1では、図21の三角波TRI3が電圧指令Vc*との比較によりQ11とQ12のスイッチング動作に必要なPWM信号を発生するための三角波、同じく三角波TRI4がQ13とQ14のスイッチング動作に必要なPWM信号を発生するための三角波である。
変換器CNV2では、図21の三角波TRI1が電圧指令Vc*との比較によりQ21とQ22をスイッチングするための三角波、同じく三角波TRI2がQ23とQ24をスイッチングするための三角波である。出力電圧Vc2は、電圧指令Vc*がTRI1とTRI2のいずれよりも大きいときに正(+Ed),電圧指令Vc*がTRI1とTRI2のいずれよりも小さいときに負(−Ed)、電圧指令Vc*がTRI1以下でTRI2以上のときに零となる。
図22は位相差をつけた複数の三角波を利用するPWM方式において、R相とS相の電圧指令から相電圧を生成し、これらを合成した線間電圧の生成に至るまでの波形を示している。また、図23はバイアスを付けた複数の三角波を用いるPWM方式において、R相とS相の電圧指令から相電圧を生成し、これらを合成した線間電圧の生成に至るまでの波形を示している。図22と図23の相電圧波形を比較すると、電圧レベルが変化する回数は同一となっており、両者におけるスイッチング動作の回数は等しいことが分かる。しかし、線間電圧では図22は図23よりも同じ三角波の周期内で、電圧変化する回数が大きくなっている。このような線間電圧の違いは含まれる高調波の違いを示しており、結果的に図23の波形は図22よりも高調波が少ないことになる。
高調波低減の観点から、バイアスを付けた複数の三角波と電圧指令からPWM信号を得る方法が有利であるにも拘わらず、図12,14では位相差を付けた複数の三角波と電圧指令から演算する方式を採用している。
したがって、この発明の課題は、変圧器を用いて電力変換器を多重化するものにおいても、バイアスを付けた複数の三角波と電圧指令から演算するPWM方式を適用できるようにすることにある。
PWMでは電圧指令Vc*と三角波TRIを入力として、電圧指令とバイアスを付けた複数の三角波との比較演算により、スイッチングに必要なPWM信号を生成する。ここで、電圧指令Vc*は、大きさと位相が電源側の相電圧と同じ正弦波としておけば良い。直流電圧制御部では、直流電圧の指令値Ed*と検出値Edの差分をAVRで増幅して出力する。AVRの出力は直流量なので、MULで基準正弦波sinωtと乗算して交流量に変換し電流指令Ic*とする。
図3(1),(2)のVc1,Vc2はそれぞれ補正前のPWM演算器の出力を示し、図2(3),(4)Vc1,Vc2はそれぞれ補正演算された後の電圧波形を示す。補正演算により、Vc1,Vc2とも斜線部分のように電圧が変化して、電力変換器の各素子のスイッチング制御が行なわれる。
ここでは、直流部分が分離されている関係で直流電圧は個別に検出されるため、電圧調節器をAVR1,2のように個別に設け、MUL1,2でそれぞれ基準正弦波sinωtと乗算して交流量に変換し、電流指令Ic1*,2*を得るようにする他は図1と同様である。
図5はこのような問題に対処し得る別の実施形態を示す。同図からも明らかなように、図5に示すものは図1に示すものに対し、均等化演算器PEQを付加した点が特徴である。この均等化演算器PEQはPWM演算器の出力に対し、2台の電力変換器のスイッチング動作が均等になるように、PWM信号の振り分けを行なうものである。なお、その他は図1と同様なので、詳細は省略する。
図8(1),(2)は、図7の(4),(5)の均等化後のVc1,Vc2波形と同じであり、これに対し補正演算を施すことにより、図8(3),(4)に斜線で示すような補正が行なわれる。
図6は図4に示すものに対し、均等化演算器PEQを付加したもので、それ以外は図4や図5で説明したものと同様なので、詳細は省略する。
Claims (4)
- 同一の直流回路に接続された複数の電力変換器の交流端が変圧器を介して結合された多重電力変換器を制御する多重電力変換器の制御装置において、
前記複数の電力変換器に対し、バイアスを付けた複数の三角波と電圧指令との比較によりPWM(パルス幅変調)信号を生成する1つのPWM演算手段と、共通の直流電圧指令と共通の直流電圧検出値との偏差を零にする制御演算により共通の交流電流指令値を生成し、この交流電流指令値と個別の交流電流検出値との偏差を零にする制御演算により個別の制御量を生成する制御演算手段と、前記PWM信号のパルス幅を前記制御演算手段からの出力に基づき個々に補正する補正手段とを設け、この補正手段からの出力に基づき各電力変換器を制御することを特徴とする多重電力変換器の制御装置。 - 個別の直流回路に接続された複数の電力変換器の交流端が変圧器を介して結合された多重電力変換器を制御する多重電力変換器の制御装置において、
前記複数の電力変換器に対し、バイアスを付けた複数の三角波と電圧指令との比較によりPWM(パルス幅変調)信号を生成する1つのPWM演算手段と、共通の直流電圧指令と個別の直流電圧検出値との偏差を零にする制御演算により個別の交流電流指令値を生成し、各交流電流指令値と個別の交流電流検出値との偏差を零にする制御演算により個別の制御量を生成する制御演算手段と、前記PWM信号のパルス幅を前記制御演算手段からの出力に基づき個々に補正する補正手段とを設け、この補正手段からの出力に基づき各電力変換器を制御することを特徴とする多重電力変換器の制御装置。 - 同一の直流回路に接続された複数の電力変換器の交流端が変圧器を介して結合された多重電力変換器を制御する多重電力変換器の制御装置において、
前記複数の電力変換器に対し、バイアスを付けた複数の三角波と電圧指令との比較によりPWM(パルス幅変調)信号を生成する1つのPWM演算手段と、生成したPWM信号を複数の電力変換器に対し均等に分配するための演算をする均等化演算手段と、共通の直流電圧指令と共通の直流電圧検出値との偏差を零にする制御演算により共通の交流電流指令値を生成し、この交流電流指令値と個別の交流電流検出値との偏差を零にする制御演算により個別の制御量を生成する制御演算手段と、前記均等化演算手段からの出力のパルス幅を前記制御演算手段からの出力に基づき個々に補正する補正手段とを設け、この補正手段からの出力に基づき各電力変換器を制御することを特徴とする多重電力変換器の制御装置。 - 個別の直流回路に接続された複数の電力変換器の交流端が変圧器を介して結合された多重電力変換器を制御する多重電力変換器の制御装置において、
前記複数の電力変換器に対し、バイアスを付けた複数の三角波と電圧指令との比較によりPWM(パルス幅変調)信号を生成する1つのPWM演算手段と、生成したPWM信号を複数の電力変換器に対し均等に分配するための演算をする均等化演算手段と、共通の直流電圧指令と個別の直流電圧検出値との偏差を零にする制御演算により個別の交流電流指令値を生成し、各交流電流指令値と個別の交流電流検出値との偏差を零にする制御演算により個別の制御量を生成する制御演算手段と、前記均等化演算手段からの出力のパルス幅を前記制御演算手段からの出力に基づき個々に補正する補正手段とを設け、この補正手段からの出力に基づき各電力変換器を制御することを特徴とする多重電力変換器の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123680A JP4915136B2 (ja) | 2006-04-27 | 2006-04-27 | 多重電力変換器の制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123680A JP4915136B2 (ja) | 2006-04-27 | 2006-04-27 | 多重電力変換器の制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007295777A JP2007295777A (ja) | 2007-11-08 |
JP4915136B2 true JP4915136B2 (ja) | 2012-04-11 |
Family
ID=38765841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006123680A Expired - Fee Related JP4915136B2 (ja) | 2006-04-27 | 2006-04-27 | 多重電力変換器の制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4915136B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5270272B2 (ja) * | 2008-09-11 | 2013-08-21 | 株式会社ダイヘン | インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム、このインバータ制御回路を実現するためのプログラム、及びこのプログラムを記録した記録媒体 |
JP7249238B2 (ja) * | 2019-08-09 | 2023-03-30 | 東芝三菱電機産業システム株式会社 | 直列多重電力変換装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3509935B2 (ja) * | 1994-06-20 | 2004-03-22 | 株式会社日立製作所 | 電圧形pwmコンバータの制御装置 |
JPH10127065A (ja) * | 1996-10-18 | 1998-05-15 | Tokyo Electric Power Co Inc:The | 電力変換装置 |
JP4096502B2 (ja) * | 2000-08-08 | 2008-06-04 | 富士電機ホールディングス株式会社 | 多重電力変換器の制御装置 |
JP4177983B2 (ja) * | 2001-11-30 | 2008-11-05 | 株式会社日立製作所 | 多重電力変換器とその制御方法 |
-
2006
- 2006-04-27 JP JP2006123680A patent/JP4915136B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007295777A (ja) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Acuna et al. | A single-objective predictive control method for a multivariable single-phase three-level NPC converter-based active power filter | |
JP6509352B2 (ja) | 電力変換装置 | |
KR960000802B1 (ko) | 3상 교류 출력 변환기의 병렬 운전 제어장치 | |
JP2526992B2 (ja) | 交流出力変換器の並列運転システム | |
US8009450B2 (en) | Method and apparatus for phase current balance in active converter with unbalanced AC line voltage source | |
JP4649252B2 (ja) | 電力変換装置 | |
JP6449807B2 (ja) | 系統連系型インバータ制御装置 | |
EP3109993A1 (en) | Power conversion device control method | |
JP6178433B2 (ja) | 電力変換装置 | |
JPWO2021048906A1 (ja) | 電力変換装置 | |
WO2021186524A1 (ja) | 電力変換装置 | |
JP6372201B2 (ja) | 電力変換装置 | |
JP4701770B2 (ja) | 多相直列多重電力変換装置 | |
JP6538542B2 (ja) | 自励式無効電力補償装置 | |
Ghanizadeh et al. | Distributed hierarchical control structure for voltage harmonic compensation and harmonic current sharing in isolated MicroGrids | |
JP4915136B2 (ja) | 多重電力変換器の制御装置 | |
Rivera et al. | Predictive control of the indirect matrix converter with active damping | |
US4074348A (en) | Circuit arrangement with a number of cycloconverters, particularly direct cycloconverters in y-connection | |
JP2017225214A (ja) | 三相インバータの並列運転制御方法及び並列運転制御装置 | |
EP3514942B1 (en) | Power supply system | |
JP2924601B2 (ja) | 電力変換装置 | |
WO2018179234A1 (ja) | H型ブリッジ変換器およびパワーコンディショナ | |
JPH0515069A (ja) | 3相交流出力変換器の並列運転制御装置 | |
JP4400442B2 (ja) | 無停電電源装置の並列運転制御方法 | |
JP2730383B2 (ja) | 交流出力変換器の並列運転制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |