JP4909786B2 - Da変換システム - Google Patents
Da変換システム Download PDFInfo
- Publication number
- JP4909786B2 JP4909786B2 JP2007084948A JP2007084948A JP4909786B2 JP 4909786 B2 JP4909786 B2 JP 4909786B2 JP 2007084948 A JP2007084948 A JP 2007084948A JP 2007084948 A JP2007084948 A JP 2007084948A JP 4909786 B2 JP4909786 B2 JP 4909786B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- input
- modulator
- state
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 28
- 238000013139 quantization Methods 0.000 claims description 34
- 238000004364 calculation method Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 description 9
- 230000014509 gene expression Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
次に、時刻i=Tfinで量子化雑音エネルギーが最小となる各時刻の仮想FIRフィルタ
内部状態R(i)を式4および式5から演算装置12で算出する。始めに時刻TfinでP(Tfin,s)が最小となる内部状態R(Tfin)を式4により算出する。次に式3で求めたQを用いて、R(i+1)からR(i)を式5により算出する。
D3は遅延素子、M1〜M3は乗算器、Σは加算器である。仮想FIRフィルタ18の入力は、0と1の2値とし、D1〜D3の状態を‘S1S2S3’とする。前述の関数f、gで前記仮想FIRフィルタの動作を表現すると、M1=1、M2=2、M3=1として
となる。終端の時刻Tfin=3としたときには入力信号の信号長は3となり、遅延素子D1〜D3の状態は'000'〜'111'の8通りとなるが、時刻がi=1の時は、遅延素子D1だけにデータが入力可能であり、i=2の時は、遅延素子D1および遅延素子D2にデータが入力可能となり、i=3の時に遅延素子D1〜D3すべてにデータが入力可能となって、i=3の時だけに8通りの状態が有効となる。
同様に式5の演算からR(1)を求めると、次式に示すように'100'となる。
12:演算装置
13:記憶装置
14:モジュレータ
15:DA変換器
16:フィルタ
17:フィルタ出力信号端子
18:仮想FIRフィルタ
20:入力端子
21:電圧フォロア
22:出力端子
24:入力端子
25:ΔΣモジュレータ
26:DA変換器
27:フィルタ
28:出力端子
Claims (3)
- デジタル信号が入力するモジュレータと、該モジュレータの出力信号が入力し、アナログ信号に変換するDA変換器と、該DA変換器から出力するアナログ信号から必要な周波数の信号を取り出すフィルタとからなるDA変換システムにおいて、前記モジュレータは入力したデジタル信号に対して演算処理を行う演算装置と前記演算処理に用いる情報を記憶する記憶装置で構成され、前記フィルタを動的計画法で演算可能なモデルに近似し、前記演算装置と前記記憶装置を用いて動的計画法により量子化雑音エネルギーを最小化するよう入力デジタル信号を演算処理し、該演算結果を前記DA変換器に入力してアナログ信号に変換し、該アナログ信号を前記フィルタを介して出力することを特徴とするDA変換システム。
- 請求項1に記載のDA変換システムにおいて、前記演算装置および前記フィルタの近似モデルを記憶した前記記憶装置を用いる前記動的計画法は、前記モジュレータにデジタル信号が入力される毎に、前記フィルタの近似モデル内部状態の各時刻における状態に対して量子化雑音エネルギーを前記演算装置で演算して量子化雑音エネルギーが最小となる状態を前記記憶装置に書き込み、前記入力信号が終端に達した時点で終端の量子化雑音エネルギーが最小の状態を前記記憶装置から選択し、選択された状態と前記の各時刻における状態に対して量子化雑音エネルギーが最小となる状態とから量子化雑音エネルギーを最小とする各時刻における内部状態を算出し、各時刻における量子化雑音エネルギーが最小となるモジュレータ出力信号を前記演算装置で演算し、該演算結果を前記DA変換器に出力することを特徴とするDA変換システム。
- 請求項1及び請求項2に記載のDA変換システムにおいて、前記フィルタの近似モデルをFIRフィルタとすることを特徴とするDA変換システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084948A JP4909786B2 (ja) | 2007-03-28 | 2007-03-28 | Da変換システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084948A JP4909786B2 (ja) | 2007-03-28 | 2007-03-28 | Da変換システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008245066A JP2008245066A (ja) | 2008-10-09 |
JP4909786B2 true JP4909786B2 (ja) | 2012-04-04 |
Family
ID=39915818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007084948A Active JP4909786B2 (ja) | 2007-03-28 | 2007-03-28 | Da変換システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4909786B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106974A (ja) * | 1993-04-28 | 1995-04-21 | Asahi Kasei Micro Syst Kk | Da変換器 |
JP3520554B2 (ja) * | 1994-03-11 | 2004-04-19 | ヤマハ株式会社 | ディジタルデータ再生方法及び装置 |
JP3441255B2 (ja) * | 1995-08-04 | 2003-08-25 | 株式会社東芝 | 信号発生装置およびこれを用いた送信装置 |
JP4446792B2 (ja) * | 2004-04-27 | 2010-04-07 | 旭化成エレクトロニクス株式会社 | Daコンバータシステムにおける校正装置および校正方法 |
-
2007
- 2007-03-28 JP JP2007084948A patent/JP4909786B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008245066A (ja) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2689414B2 (ja) | 浮動小数点表現変換器 | |
JP2021517301A (ja) | 確率的丸めロジック | |
JP4909786B2 (ja) | Da変換システム | |
JPH07199996A (ja) | 波形データ符号化装置、波形データ符号化方法、波形データ復号装置、及び波形データ符号化/復号装置 | |
CN104281433B (zh) | 用于计算基于数据的函数模型的模型计算单元和控制器 | |
CN113222158B (zh) | 一种量子态的获得方法及装置 | |
JPWO2011036746A1 (ja) | 演算装置 | |
Lipasti et al. | End-to-end stochastic computing | |
JP3620506B2 (ja) | Mq−coder方式の算術符号化/復号装置及び再正規化方法 | |
JP3949560B2 (ja) | 高速オーバーサンプリング変調回路 | |
JP3935908B2 (ja) | 量子化誤差を減少させる装置及び方法 | |
JP4196434B2 (ja) | データ丸め方法およびデータ丸め装置 | |
JP3223281B2 (ja) | 波形データ符号化装置、波形データ符号化方法、波形データ復号装置、及び波形データ符号化/復号装置 | |
JP2011171974A (ja) | 巡回型a/d変換器 | |
US20240036824A1 (en) | Methods and systems employing enhanced block floating point numbers | |
CN108009375B (zh) | 控制信号表征方法及pwm调制器模型、开关器件模型和电磁暂态仿真方法 | |
JP4204153B2 (ja) | 三値演算回路における符号化方法、三値符号化データの加算方法、三値符号化データの減算方法及び三値演算回路 | |
JP2002344316A (ja) | 非線形量子化装置および非線形量子化方法、並びに非線形量子化プログラム | |
JP3019368B2 (ja) | アナログデジタル混在回路のシミュレーション方法 | |
JPH0637592A (ja) | ディジタルフィルタ設計法 | |
JP2828791B2 (ja) | 積和演算に用いる部分和を量子化する方法 | |
JP2008097194A (ja) | 逆数算出装置、逆数算出方法、及び逆数算出プログラム | |
JP2000183753A (ja) | 信号変換装置及び信号変換方法 | |
JP2023151153A (ja) | 演算装置 | |
CN117709408A (zh) | 激活函数运算方法、终端设备以及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120116 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4909786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |