JP4909588B2 - 情報処理装置及び再構成デバイスの利用方法 - Google Patents
情報処理装置及び再構成デバイスの利用方法 Download PDFInfo
- Publication number
- JP4909588B2 JP4909588B2 JP2005377731A JP2005377731A JP4909588B2 JP 4909588 B2 JP4909588 B2 JP 4909588B2 JP 2005377731 A JP2005377731 A JP 2005377731A JP 2005377731 A JP2005377731 A JP 2005377731A JP 4909588 B2 JP4909588 B2 JP 4909588B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- circuit
- reconfigurable device
- task
- throughput
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3218—Monitoring of peripheral devices of display devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
- Microcomputers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
P. Butel, G. Habay, A. Rachet, "Managing Partial Dynamic Reconfiguration in Virtex-II Pro FPGAs", Xilinx, Inc.,[平成17年8月15日検索]、インターネット<URL: HYPERLINK "http://www.xilinx.com/publications/xcellonline/xcell_50/xc_pdf/xc_mbda50.pdf" http://www.xilinx.com/publications/xcellonline/xcell_50/xc_pdf/xc_mbda50.pdf> R. Krueger, "Dynamic Reconfiguration of Functional Blocks" Xilinx, Inc.,[平成17年8月15日検索]、インターネット<URL: HYPERLINK "http://www.xilinx.com/publications/xcellonline/xcell_52/xc_pdf/xc_v4config52.pdf" http://www.xilinx.com/publications/xcellonline/xcell_52/xc_pdf/xc_v4config52.pdf>
前記再構成デバイスで実行するタスク毎に、それぞれ異なる特徴を持つ複数の回路を実現するためのコンフィグレーションコードが格納されるコンフィグレーションコードメモリと、
前記異なる特徴を持つ複数の回路のなかからシステムの動作状態に応じて前記再構成デバイスに実行させる適切な回路を選択する、前記再構成デバイスに対する前記コンフィグレーションコードのロードを制御する再構成デバイスコントローラと、
を有し、
前記コンフィグレーションコードは、
第1のタスクを実行するための、スループットが第1のスループットで回路規模が第1の回路規模である第1の回路を前記再構成デバイスに設定する第1のコード又はスループットが前記第1のスループットよりも低い第2のスループットで回路規模が前記第1の回路規模より小さい第2の回路規模である第2の回路を前記再構成デバイスに設定する第2のコード、及び
前記第1のタスクよりも優先度の高い第2のタスクを実行するための、スループットが第3のスループットで回路規模が第3の回路規模である第3の回路を前記再構成デバイスに設定する第3のコード又はスループットが前記第3のスループットよりも低い第4のスループットで回路規模が前記第3の回路規模より小さい第4の回路規模である第4の回路を前記再構成デバイスに設定する第4のコードを含み、
前記再構成デバイスコントローラは、
前記再構成デバイスに前記第1のコードをロードし前記第3のコード及び前記第4のコードをロードしていない状態で前記第2のタスクが発生したとき、前記第1のコードに代えて前記第2のコードをロードし、さらに前記第4のコードをロードする構成である。
予め、前記再構成デバイスで実行するタスク毎に、それぞれ異なる特徴を持つ複数の回路を実現するためのコンフィグレーションコードを生成してメモリへ格納しておき、
前記異なる特徴を持つ複数の回路のなかからシステムの動作状態に応じて前記再構成デバイスに実行させる適切な回路を選択し、該選択した回路に対応するコンフィグレーションコードを前記メモリから前記再構成デバイスへロードし、
前記コンフィグレーションコードのロードが完了した段階で、前記再構成デバイスに、選択した回路による入力データへの処理を開始させ、
前記コンフィグレーションコードは、
第1のタスクを実行するための、スループットが第1のスループットで回路規模が第1の回路規模である第1の回路を前記再構成デバイスに設定する第1のコード又はスループットが前記第1のスループットよりも低い第2のスループットで回路規模が前記第1の回路規模より小さい第2の回路規模である第2の回路を前記再構成デバイスに設定する第2のコード、及び
前記第1のタスクよりも優先度の高い第2のタスクを実行するための、スループットが第3のスループットで回路規模が第3の回路規模である第3の回路を前記再構成デバイスに設定する第3のコード又はスループットが前記第3のスループットよりも低い第4のスループットで回路規模が前記第3の回路規模より小さい第4の回路規模である第4の回路を前記再構成デバイスに設定する第4のコードを含み、
前記再構成デバイスに前記第1のコードをロードし前記第3のコード及び前記第4のコードをロードしていない状態で前記第2のタスクが発生したとき、前記第1のコードに代えて前記第2のコードをロードし、さらに前記第4のコードをロードする方法である。
2 コンフィグレーションコードメモリ
3 再構成デバイスコントローラ
4、41、42 入力バッファ
5 出力バッファ
6 バッファコントローラ
7、71、72、73 処理回路
8 処理回路コントローラ
9 システムコントローラ
10 センサ
Claims (10)
- コンフィグレーションコードにしたがって所望のタスクを実行するための回路を変更可能に実現する再構成デバイスと、
前記再構成デバイスで実行するタスク毎に、それぞれ異なる特徴を持つ複数の回路を実現するためのコンフィグレーションコードが格納されるコンフィグレーションコードメモリと、
前記異なる特徴を持つ複数の回路のなかからシステムの動作状態に応じて前記再構成デバイスに実行させる適切な回路を選択する、前記再構成デバイスに対する前記コンフィグレーションコードのロードを制御する再構成デバイスコントローラと、
を有し、
前記コンフィグレーションコードは、
第1のタスクを実行するための、スループットが第1のスループットで回路規模が第1の回路規模である第1の回路を前記再構成デバイスに設定する第1のコード又はスループットが前記第1のスループットよりも低い第2のスループットで回路規模が前記第1の回路規模より小さい第2の回路規模である第2の回路を前記再構成デバイスに設定する第2のコード、及び
前記第1のタスクよりも優先度の高い第2のタスクを実行するための、スループットが第3のスループットで回路規模が第3の回路規模である第3の回路を前記再構成デバイスに設定する第3のコード又はスループットが前記第3のスループットよりも低い第4のスループットで回路規模が前記第3の回路規模より小さい第4の回路規模である第4の回路を前記再構成デバイスに設定する第4のコードを含み、
前記再構成デバイスコントローラは、
前記再構成デバイスに前記第1のコードをロードし前記第3のコード及び前記第4のコードをロードしていない状態で前記第2のタスクが発生したとき、前記第1のコードに代えて前記第2のコードをロードし、さらに前記第4のコードをロードする情報処理装置。 - 前記再構成デバイスコントローラは、
前記第2のタスクの実行が終了したとき、前記第2のコード及び前記第4のコードに代えて前記第1のコードをロードする請求項1記載の情報処理装置。 - 前記再構成デバイスコントローラは、
前記第2のタスクの実行が終了したとき、前記第4のコードに代えて前記第2のコードをロードする請求項1記載の情報処理装置。 - 再構成デバイスで処理された処理後のデータである出力データを一次的に保持する出力バッファを備え、
前記再構成デバイスコントローラは、
前記出力バッファで保持しているデータ量が所定のしきい値を越えたとき、前記再構成デバイスに実行させる回路として、前記第1のコードに代えて前記第2のコードをロードする請求項1乃至3のいずれか1項記載の情報処理装置。 - 再構成デバイスへ供給する処理対象のデータである入力データを一次的に保持する入力バッファを備え、
前記再構成デバイスコントローラは、
前記入力バッファで保持しているデータ量が所定のしきい値を越えたとき、前記再構成デバイスに実行させる回路として、前記第2のコードに代えて前記第1のコードをロードする請求項1乃至4のいずれか1項記載の情報処理装置。 - コンフィグレーションコードにしたがって所望のタスクを実行するための回路を変更可能に実現する再構成デバイスの利用方法であって、
予め、前記再構成デバイスで実行するタスク毎に、それぞれ異なる特徴を持つ複数の回路を実現するためのコンフィグレーションコードを生成してメモリへ格納しておき、
前記異なる特徴を持つ複数の回路のなかからシステムの動作状態に応じて前記再構成デバイスに実行させる適切な回路を選択し、該選択した回路に対応するコンフィグレーションコードを前記メモリから前記再構成デバイスへロードし、
前記コンフィグレーションコードのロードが完了した段階で、前記再構成デバイスに、選択した回路による入力データへの処理を開始させ、
前記コンフィグレーションコードは、
第1のタスクを実行するための、スループットが第1のスループットで回路規模が第1の回路規模である第1の回路を前記再構成デバイスに設定する第1のコード又はスループットが前記第1のスループットよりも低い第2のスループットで回路規模が前記第1の回路規模より小さい第2の回路規模である第2の回路を前記再構成デバイスに設定する第2のコード、及び
前記第1のタスクよりも優先度の高い第2のタスクを実行するための、スループットが第3のスループットで回路規模が第3の回路規模である第3の回路を前記再構成デバイスに設定する第3のコード又はスループットが前記第3のスループットよりも低い第4のスループットで回路規模が前記第3の回路規模より小さい第4の回路規模である第4の回路を前記再構成デバイスに設定する第4のコードを含み、
前記再構成デバイスに前記第1のコードをロードし前記第3のコード及び前記第4のコードをロードしていない状態で前記第2のタスクが発生したとき、前記第1のコードに代えて前記第2のコードをロードし、さらに前記第4のコードをロードする再構成デバイスの利用方法。 - 前記第2のタスクの実行が終了したとき、前記第2のコード及び前記第4のコードに代えて前記第1のコードをロードする請求項6記載の再構成デバイスの利用方法。
- 前記第2のタスクの実行が終了したとき、前記第4のコードに代えて前記第2のコードをロードする請求項6記載の再構成デバイスの利用方法。
- 前記再構成デバイスで処理された処理後のデータである出力データを一次的に保持する出力バッファで保持しているデータ量が所定のしきい値を越えたとき、前記再構成デバイスに実行させる回路として、前記第1のコードに代えて前記第2のコードをロードする請求項6乃至8のいずれか1項記載の再構成デバイスの利用方法。
- 再構成デバイスへ供給する処理対象のデータである入力データを一次的に保持する入力バッファで保持しているデータ量が所定のしきい値を越えたとき、前記再構成デバイスに実行させる回路として、前記第2のコードに代えて前記第1のコードをロードする請求項6乃至9のいずれか1項記載の再構成デバイスの利用方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377731A JP4909588B2 (ja) | 2005-12-28 | 2005-12-28 | 情報処理装置及び再構成デバイスの利用方法 |
US11/616,751 US7793092B2 (en) | 2005-12-28 | 2006-12-27 | Information processing apparatus and method for using reconfigurable device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377731A JP4909588B2 (ja) | 2005-12-28 | 2005-12-28 | 情報処理装置及び再構成デバイスの利用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007179358A JP2007179358A (ja) | 2007-07-12 |
JP4909588B2 true JP4909588B2 (ja) | 2012-04-04 |
Family
ID=38195299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005377731A Expired - Fee Related JP4909588B2 (ja) | 2005-12-28 | 2005-12-28 | 情報処理装置及び再構成デバイスの利用方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7793092B2 (ja) |
JP (1) | JP4909588B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5023856B2 (ja) * | 2007-07-18 | 2012-09-12 | 富士ゼロックス株式会社 | 演算処理装置及び演算処理プログラム |
JP5247542B2 (ja) | 2009-03-05 | 2013-07-24 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法、及び、プログラム |
WO2012039216A1 (ja) * | 2010-09-24 | 2012-03-29 | 日本電気株式会社 | 情報処理装置、その方法及びそのプログラム |
WO2013016313A1 (en) | 2011-07-25 | 2013-01-31 | Servergy, Inc. | Method and system for building a low power computer system |
CN102929663B (zh) * | 2012-10-15 | 2016-08-17 | 华为技术有限公司 | 一种现场可编程门阵列的加载方法、装置及*** |
JP2015149025A (ja) | 2014-02-07 | 2015-08-20 | キヤノン株式会社 | 画像処理装置およびその制御方法、並びにプログラム |
JP6489757B2 (ja) * | 2014-04-08 | 2019-03-27 | キヤノン株式会社 | 画像処理装置、その制御方法及びプログラム |
JP2016035692A (ja) * | 2014-08-04 | 2016-03-17 | キヤノン株式会社 | 画像処理装置、システム、情報処理方法及びプログラム |
JP6733437B2 (ja) * | 2015-09-14 | 2020-07-29 | 株式会社リコー | データ処理システム及びデータ処理方法 |
JP6485335B2 (ja) * | 2015-11-19 | 2019-03-20 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
JP6669961B2 (ja) | 2015-12-24 | 2020-03-18 | 富士通株式会社 | プロセッサ、再構成可能回路の制御方法及びプログラム |
JP6823251B2 (ja) | 2016-10-13 | 2021-02-03 | 富士通株式会社 | 情報処理装置、情報処理方法及びプログラム |
KR101795528B1 (ko) | 2016-11-23 | 2017-11-10 | (주)나오플러스 | 재구성 가능한 시스템 온 칩 |
JP6712545B2 (ja) * | 2016-12-19 | 2020-06-24 | 日立オートモティブシステムズ株式会社 | 電子制御装置、電子制御システム、及び電子制御方法 |
JP6836065B2 (ja) * | 2017-02-27 | 2021-02-24 | 富士通株式会社 | 情報処理装置、pld管理プログラム及びpld管理方法 |
JP6824806B2 (ja) * | 2017-04-10 | 2021-02-03 | 東芝デベロップメントエンジニアリング株式会社 | 管理装置 |
JP6911587B2 (ja) | 2017-07-06 | 2021-07-28 | 富士通株式会社 | 情報処理装置、情報処理方法および情報処理プログラム |
KR101795531B1 (ko) | 2017-09-04 | 2017-11-10 | (주)나오플러스 | 재구성 가능한 시스템 온 칩 |
JP6553694B2 (ja) | 2017-09-25 | 2019-07-31 | Necスペーステクノロジー株式会社 | プロセッサエレメント、プログラマブルデバイス及びプロセッサエレメントの制御方法 |
CN109445863B (zh) * | 2018-11-01 | 2021-12-17 | 郑州云海信息技术有限公司 | 一种基于fpga的数据处理方法、装置、设备及介质 |
JPWO2021130967A1 (ja) * | 2019-12-26 | 2021-07-01 | ||
US11861337B2 (en) * | 2020-08-26 | 2024-01-02 | Micron Technology, Inc. | Deep neural networks compiler for a trace-based accelerator |
CN113505096B (zh) * | 2021-08-05 | 2022-10-18 | 北京极光星通科技有限公司 | 星载激光通信终端及其功耗控制方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734872A (en) * | 1994-09-19 | 1998-03-31 | Kelly; Michael | CPU interconnect system for a computer |
JP2000513523A (ja) * | 1996-06-21 | 2000-10-10 | オーガニック システムズ インコーポレイテッド | プロセスの即時制御を行う動的に再構成可能なハードウェアシステム |
US5838165A (en) | 1996-08-21 | 1998-11-17 | Chatter; Mukesh | High performance self modifying on-the-fly alterable logic FPGA, architecture and method |
US6034538A (en) | 1998-01-21 | 2000-03-07 | Lucent Technologies Inc. | Virtual logic system for reconfigurable hardware |
JP3558114B2 (ja) * | 1998-02-16 | 2004-08-25 | 富士ゼロックス株式会社 | 情報処理システム |
JP2000101421A (ja) * | 1998-09-22 | 2000-04-07 | Fujitsu Ltd | プログラマブルデバイス |
JP3684901B2 (ja) * | 1999-03-02 | 2005-08-17 | 富士ゼロックス株式会社 | 情報処理システム |
US6662302B1 (en) * | 1999-09-29 | 2003-12-09 | Conexant Systems, Inc. | Method and apparatus of selecting one of a plurality of predetermined configurations using only necessary bus widths based on power consumption analysis for programmable logic device |
WO2001090887A1 (fr) | 2000-05-25 | 2001-11-29 | Fujitsu Limited | Procede de traitement de programme permettant un traitement haute vitesse au moyen d'un materiel a reconfiguration dynamique et programme permettant d'executer ce procede de traitement |
US20020108009A1 (en) * | 2000-12-29 | 2002-08-08 | Michele Borgatti | Electronic system having modular expansion function facilities |
JP4123723B2 (ja) * | 2001-01-09 | 2008-07-23 | 富士ゼロックス株式会社 | プログラマブル論理回路の再構成方法、プログラマブル論理回路の再構成システム |
JP2004536373A (ja) * | 2001-03-05 | 2004-12-02 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | データ処理方法およびデータ処理装置 |
JP3921367B2 (ja) | 2001-09-26 | 2007-05-30 | 日本電気株式会社 | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム |
JP3952856B2 (ja) * | 2002-05-28 | 2007-08-01 | コニカミノルタホールディングス株式会社 | キャッシュ方法 |
JP2004022724A (ja) * | 2002-06-14 | 2004-01-22 | Konica Minolta Holdings Inc | 半導体集積回路装置、及び半導体集積回路の構成方法 |
JP3987782B2 (ja) | 2002-10-11 | 2007-10-10 | Necエレクトロニクス株式会社 | アレイ型プロセッサ |
JP3987783B2 (ja) | 2002-10-11 | 2007-10-10 | Necエレクトロニクス株式会社 | アレイ型プロセッサ |
JP2005005611A (ja) * | 2003-06-13 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP4004052B2 (ja) * | 2003-09-24 | 2007-11-07 | 株式会社東芝 | 論理回路装置、プログラマブル論理回路の動作方法 |
-
2005
- 2005-12-28 JP JP2005377731A patent/JP4909588B2/ja not_active Expired - Fee Related
-
2006
- 2006-12-27 US US11/616,751 patent/US7793092B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7793092B2 (en) | 2010-09-07 |
US20070150718A1 (en) | 2007-06-28 |
JP2007179358A (ja) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4909588B2 (ja) | 情報処理装置及び再構成デバイスの利用方法 | |
JP4104538B2 (ja) | リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 | |
US11171652B2 (en) | Method and apparatus for implementing configurable streaming networks | |
JP5131188B2 (ja) | データ処理装置 | |
JP2010026806A (ja) | データ変換装置、データ変換方法及びプログラム | |
JP4484756B2 (ja) | リコンフィギュラブル回路および処理装置 | |
KR20200139829A (ko) | 네트워크 온칩 데이터 처리 방법 및 장치 | |
WO2018067251A1 (en) | Methods and apparatus for dynamically configuring soft processors on an integrated circuit | |
Marconi | Online scheduling and placement of hardware tasks with multiple variants on dynamically reconfigurable field-programmable gate arrays | |
KR102539571B1 (ko) | 네트워크 온칩 데이터 처리 방법 및 장치 | |
KR102539572B1 (ko) | 네트워크 온칩 데이터 처리 방법 및 장치 | |
GB2593211A (en) | Priority based arbitration | |
KR102539573B1 (ko) | 네트워크 온칩 데이터 처리 방법 및 장치 | |
JP4082439B2 (ja) | 並列計算機 | |
US9710583B2 (en) | Information processing apparatus, state machine dividing method, and computer-readable recording medium | |
KR102539574B1 (ko) | 네트워크 온칩 데이터 처리 방법 및 장치 | |
JP2006018411A (ja) | プロセッサ | |
JP2011160211A (ja) | 半導体集積回路、半導体集積回路の構成変更方法 | |
JP2008198003A (ja) | アレイ型プロセッサ | |
JP2007200106A (ja) | データ処理装置、制御方法、及びプログラム | |
Essig et al. | On-demand instantiation of co-processors on dynamically reconfigurable FPGAs | |
WO2010055706A1 (ja) | データ処理装置、データ処理方法及びプログラム | |
JP4123884B2 (ja) | 信号処理回路 | |
JP4562679B2 (ja) | データフローグラフ生成装置 | |
JP2009049649A (ja) | 集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120116 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4909588 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |