JP4904776B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4904776B2 JP4904776B2 JP2005318728A JP2005318728A JP4904776B2 JP 4904776 B2 JP4904776 B2 JP 4904776B2 JP 2005318728 A JP2005318728 A JP 2005318728A JP 2005318728 A JP2005318728 A JP 2005318728A JP 4904776 B2 JP4904776 B2 JP 4904776B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- opening
- channel formation
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000012535 impurity Substances 0.000 claims description 141
- 238000009792 diffusion process Methods 0.000 claims description 130
- 230000015572 biosynthetic process Effects 0.000 claims description 124
- 239000000758 substrate Substances 0.000 claims description 93
- 238000005468 ion implantation Methods 0.000 claims description 90
- 239000002344 surface layer Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 108091006146 Channels Proteins 0.000 description 133
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 34
- 229910052710 silicon Inorganic materials 0.000 description 34
- 239000010703 silicon Substances 0.000 description 34
- 150000002500 ions Chemical class 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 239000010410 layer Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000005465 channeling Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
成領域と低濃度不純物拡散領域とで形成されるPN接合部における基板表面でのチャネル形成領域の不純物濃度が、ゲート電極の開口部におけるコーナー部と直線部とで等しい、または、直線部に比べコーナー部の方が濃い半導体装置を要旨としている。
成されたトレンチをさらに備え、前記ゲート電極は、前記半導体基板の上に加えて、前記トレンチの内面においてもゲート絶縁膜を介して形成されている半導体装置に適用してもよい。
請求項7に記載の発明は、チャネル形成領域の内方かつソース領域の外方での半導体基板の表層部においてゲート電極の開口部からの自己整合的な拡散にて形成され、第1導電型で、かつソース領域よりも不純物濃度が低い低濃度不純物拡散領域を備えた半導体装置の製造方法として、前記第1導電型の低濃度不純物拡散領域を形成すべく、ローテーション角を変えた複数回の斜めイオン注入を行ってゲート電極の開口部での直線部に比べコーナー部へのイオン注入量が少ないイオン注入工程を含むことを要旨としている。
請求項7に記載の発明によれば、濃度プロファイルについての設計自由度を向上させることができる。
請求項8に記載の発明は、チャネル形成領域の内方かつソース領域の外方での半導体基板の表層部においてゲート電極の開口部からの自己整合的な拡散にて形成され、第1導電
型で、かつソース領域よりも不純物濃度が低い低濃度不純物拡散領域を備えた半導体装置の製造方法として、ゲート電極の開口部から、浅いチャネル形成領域を形成するためのイオン注入を行った後にゲート電極の開口部にサイドウォールを形成し、このサイドウォールを用いて前記ゲート電極の開口部から、第1導電型の低濃度不純物拡散領域を形成するためのイオン注入を行う第1工程と、熱処理により、浅いチャネル形成領域と第1導電型の低濃度不純物拡散領域が同じ深さになるまで拡散する第2工程と、前記サイドウォールを用いて前記ゲート電極の開口部から、前記浅いチャネル形成領域の下に深いチャネル形成領域を形成するためのイオン注入を行う第3工程とを含むことを要旨としている。
請求項8に記載の発明によれば、サイドウォールの幅寸法を調整することにより、チャネル形成領域と低濃度不純物拡散領域とで形成されるPN接合部における基板表面でのチャネル形成領域の不純物濃度を所望の値に調整することができ、濃度プロファイルについての設計自由度を向上させることができる。
以下、本発明を具体化した第1の実施形態を図面に従って説明する。
図1には本実施形態における半導体装置を示す。この半導体装置はLDMOS構造を有し、かつ、Nチャネルトランジスタである。
ソースセルとドレインセル間においてN型シリコン基板1の上面にはLOCOS酸化膜8が形成されている。LOCOS酸化膜8上にポリシリコンゲート電極3が引き回されている(ゲート電極の配線部となっている)。
LDMOSトランジスタのオン時には、Pチャネル形成領域4におけるゲート電極3に対向する部位に反転層が形成され、N+ソース領域5から、Pチャネル形成領域4におけるゲート電極3に対向する部位(反転層)を通して、N型シリコン基板1を介してN+ドレイン領域9に電流が流れることになる。
まず、図4(a)に示すように、N型シリコン基板1を用意する。そして、LOCOS酸化膜(あるいはSTI等)8を形成する。
このようにして、図1に示す半導体装置が得られる。
まず、図21(a)に示すように、LOCOS酸化膜8(あるいはSTI等)を形成する。そして、図21(b)に示すように、ゲート電極形成膜(ポリシリコン(あるいはポリシリコンとシリサイド))を堆積後、ホトリソにてパターンニングし、開口部3aを有するゲート電極3を形成する。その後、ゲート電極3上にチャネリング抑止膜(SiO2膜など)を形成する。
このような比較例での製造工程に対し、本実施形態では図4(c)に示すように、低濃度不純物拡散領域(N−領域)10をゲート電極開口部3aからの自己整合的な拡散にて形成する。
図5に示すように、x,y,zの直交3軸系座標において、イオン入射方向をチルト角ψとローテーション角θで規定する。そして、チルト角ψを一定とし、ローテーション角θについては一周(360°)を4分割して90°毎にイオン注入する。つまり、ローテーション角を、θ+90°×n倍(n=0,1,2,3)でイオン注入する。
この場合には、図10の平面図に示すように、4方向でのイオン注入(第1〜第4のイオン注入)が行われる。
上記実施形態によれば、以下のような効果を得ることができる。
(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
本実施形態においては、図12(c)に示すように、ゲート電極3の開口部3aにサイドウォール20が形成され、サイドウォール20の下にソース領域5の外周端が位置しゲート電極3の下にはソース領域5が無く、ゲート電極3の下に低濃度不純物拡散領域10が有る構造となっている。この場合、サイドウォール20の幅寸法を調整することにより、チャネル形成領域4と低濃度不純物拡散領域10とで形成されるPN接合部における基板表面でのチャネル形成領域4の不純物濃度を所望の値に調整することが可能となり、濃度プロファイルについての設計自由度を向上させることができる。
そして、図11(b)に示すように、N型シリコン基板1の上にゲート酸化膜2を介して、ゲート電極形成膜としてポリシリコン(あるいはポリシリコンとシリサイド)を堆積後、ホトリソにてパターンニングし、直線部とコーナー部が形成された開口部3aを有するゲート電極3を形成する。その後、ゲート電極3上にチャネリング抑止膜(SiO2膜など)を形成する。
さらに、サイドウォール20を用いてゲート電極3の開口部3aから、チャネル形成領域4aの下方付近を狙って浅いチャネル形成領域4aの下に深いチャネル形成領域4bを形成するためのイオン注入を高加速で行う。これにより、追加のPインプラ層が形成される(第3工程)。
このような工程を経ることによって、サイドウォール20の幅寸法を調整することにより、チャネル形成領域4と低濃度不純物拡散領域10とで形成されるPN接合部における基板表面でのチャネル形成領域4の不純物濃度を所望の値に調整することができ、濃度プロファイルについての設計自由度を向上させることができる。即ち、サイドウォール20の幅寸法を調整して低濃度不純物拡散領域10の外周端の位置を調整してパンチスルーについての閾値電圧Vtを所望の値に調整することができる。
(第3の実施の形態)
次に、第3の実施の形態を、第1,2の実施の形態との相違点を中心に説明する。
本実施形態においては、第1の実施形態の半導体装置に比べ、トレンチ59をさらに備え、ゲート電極49は、シリコン基板50の上にゲート酸化膜51を介して形成されたプレーナゲート電極52と、トレンチ59の内面にゲート酸化膜60を介して形成されたトレンチゲート電極61とからなる。つまり、ゲート電極49はシリコン基板50の上に加えてトレンチ59の内面においてもゲート酸化膜60を介して形成されている。
第1導電型の半導体基板としてのN型シリコン基板50の主表面50a上にゲート絶縁膜としてのゲート酸化膜51を介してプレーナゲート電極52が形成されている。プレーナゲート電極52は、直線部とコーナー部が形成された開口部52aを有している。
(参考例)
次に、参考例を、第3の実施の形態との相違点を中心に説明する。
トランジスタの構成は図13を用いて説明したのと同様であり、同一符号を付すことにより詳しい説明は省略する。ただし、本参考例においては、低濃度不純物拡散領域(N−領域)10が形成されておらず、その代わり以下の構造となっている。
方形でありコーナーが90°であったが、図14の本参考例ではゲート電極の開口部52aを長方形状でなく長辺での両端部を幅広になるような形状とし(コーナーが90°よりも小さな鋭角とし)このコーナー部とトレンチ59とを重ならせている。これにより、コーナー部における2次元効果による低濃度化による不具合を回避することができる。
プレーナゲート電極52とトレンチゲート電極61とを備えた半導体装置において、平面形状において、プレーナゲート電極52の開口部52aのコーナー部とトレンチ59とを重ならせるようにしたので、ゲート電極開口部52aのコーナー部においてはチャネル形成領域53の自己整合的な拡散において横方向には不純物が拡散することができずにゲート電極開口部52aのコーナー部のチャネル濃度(不純物濃度)が高くなる。よって、従来では、チャネル濃度(不純物濃度)について、ゲート電極開口部のコーナー部は直線部に比べ低下してしまい、素子のパンチスルー耐圧を確保するためには、チャネル形成領域をより濃く設定する必要があり、そのために、素子動作時に大半の電流経路となるゲート電極開口部の直線部のチャネル形成領域を濃くすると、オン抵抗が上がってしまっていたが、本参考例では、ゲート電極において直線部とコーナー部が形成された開口部を有し、このゲート電極の開口部からの自己整合的な拡散にてチャネル形成領域およびソース領域が形成された、LDMOS構造を有する半導体装置において、オン抵抗の上昇を招くことなく耐圧を向上することができる。
Claims (8)
- LDMOS構造を有する半導体装置であって、
第1導電型の半導体基板(1)の上にゲート絶縁膜(2)を介して形成され、直線部とコーナー部が形成された開口部(3a)を有するゲート電極(3)と、
前記半導体基板(1)の表層部において前記ゲート電極(3)の開口部(3a)からの自己整合的な拡散にて形成された第2導電型のチャネル形成領域(4)と、
前記チャネル形成領域(4)の内方での前記半導体基板(1)の表層部において前記ゲート電極(3)の開口部(3a)からの自己整合的な拡散にて形成された第1導電型のソース領域(5)と、
前記チャネル形成領域(4)の内方かつ前記ソース領域(5)の外方での前記半導体基板(1)の表層部において前記ゲート電極(3)の開口部(3a)からの自己整合的な拡散にて形成され、第1導電型で、かつソース領域(5)よりも不純物濃度が低い低濃度不純物拡散領域(10)と、
を備え、チャネル形成領域(4)と低濃度不純物拡散領域(10)とで形成されるPN接合部における基板表面でのチャネル形成領域(4)の不純物濃度が、ゲート電極(3)の開口部(3a)におけるコーナー部と直線部とで等しい、または、直線部に比べコーナー部の方が濃いことを特徴とする半導体装置。 - 前記低濃度不純物拡散領域(10)は、ソース領域(5)よりも不純物濃度が1桁から2桁低いことを特徴とする請求項1に記載の半導体装置。
- 前記ゲート電極(3)の開口部(3a)にサイドウォール(20)が形成され、サイドウォール(20)の下にソース領域(5)の外周端が位置し前記ゲート電極(3)の下にはソース領域(5)が無く、ゲート電極(3)の下に前記低濃度不純物拡散領域(10)が有ることを特徴とする請求項1または2に記載の半導体装置。
- 半導体基板(50)の主表面(50a)から掘られ、その平面構造としてソース領域(54)からドレイン領域(58)に向かう方向においてソース領域(54)とドレイン領域(58)との間のチャネル形成領域(53)を貫通するように形成されたトレンチ(59)をさらに備え、
前記ゲート電極(49)は、前記半導体基板(50)の上に加えて、前記トレンチ(59)の内面においてもゲート絶縁膜(60)を介して形成されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。 - 請求項1〜4のいずれか1項に記載の半導体装置の製造方法であって、
前記第1導電型の低濃度不純物拡散領域(10)を形成すべく、ローテーション角を変えた複数回の斜めイオン注入を行ってゲート電極(3)の開口部(3a)での直線部に比べコーナー部へのイオン注入量が少ないイオン注入工程を含むことを特徴とする半導体装置の製造方法。 - 請求項1〜4のいずれか1項に記載の半導体装置の製造方法であって、
ゲート電極(3)の開口部(3a)から、浅いチャネル形成領域(4a)を形成するためのイオン注入を行った後にゲート電極(3)の開口部(3a)にサイドウォール(20)を形成し、このサイドウォール(20)を用いて前記ゲート電極(3)の開口部(3a)から、第1導電型の低濃度不純物拡散領域(10)を形成するためのイオン注入を行う第1工程と、
熱処理により、浅いチャネル形成領域(4a)と第1導電型の低濃度不純物拡散領域(10)が同じ深さになるまで拡散する第2工程と、
前記サイドウォール(20)を用いて前記ゲート電極(3)の開口部(3a)から、前記浅いチャネル形成領域(4a)の下に深いチャネル形成領域(4b)を形成するためのイオン注入を行う第3工程と、
を含むことを特徴とする半導体装置の製造方法。 - LDMOS構造を有し、
第1導電型の半導体基板(1)の上にゲート絶縁膜(2)を介して形成され、直線部とコーナー部が形成された開口部(3a)を有するゲート電極(3)と、
前記半導体基板(1)の表層部において前記ゲート電極(3)の開口部(3a)からの自己整合的な拡散にて形成された第2導電型のチャネル形成領域(4)と、
前記チャネル形成領域(4)の内方での前記半導体基板(1)の表層部において前記ゲ
ート電極(3)の開口部(3a)からの自己整合的な拡散にて形成された第1導電型のソース領域(5)と、
前記チャネル形成領域(4)の内方かつ前記ソース領域(5)の外方での前記半導体基板(1)の表層部において前記ゲート電極(3)の開口部(3a)からの自己整合的な拡散にて形成され、第1導電型で、かつソース領域(5)よりも不純物濃度が低い低濃度不純物拡散領域(10)と、
を備えた半導体装置の製造方法であって、
前記第1導電型の低濃度不純物拡散領域(10)を形成すべく、ローテーション角を変えた複数回の斜めイオン注入を行ってゲート電極(3)の開口部(3a)での直線部に比べコーナー部へのイオン注入量が少ないイオン注入工程を含むことを特徴とする半導体装置の製造方法。 - LDMOS構造を有し、
第1導電型の半導体基板(1)の上にゲート絶縁膜(2)を介して形成され、直線部とコーナー部が形成された開口部(3a)を有するゲート電極(3)と、
前記半導体基板(1)の表層部において前記ゲート電極(3)の開口部(3a)からの自己整合的な拡散にて形成された第2導電型のチャネル形成領域(4)と、
前記チャネル形成領域(4)の内方での前記半導体基板(1)の表層部において前記ゲート電極(3)の開口部(3a)からの自己整合的な拡散にて形成された第1導電型のソース領域(5)と、
前記チャネル形成領域(4)の内方かつ前記ソース領域(5)の外方での前記半導体基板(1)の表層部において前記ゲート電極(3)の開口部(3a)からの自己整合的な拡散にて形成され、第1導電型で、かつソース領域(5)よりも不純物濃度が低い低濃度不純物拡散領域(10)と、
を備えた半導体装置の製造方法であって、
ゲート電極(3)の開口部(3a)から、浅いチャネル形成領域(4a)を形成するためのイオン注入を行った後にゲート電極(3)の開口部(3a)にサイドウォール(20)を形成し、このサイドウォール(20)を用いて前記ゲート電極(3)の開口部(3a)から、第1導電型の低濃度不純物拡散領域(10)を形成するためのイオン注入を行う第1工程と、
熱処理により、浅いチャネル形成領域(4a)と第1導電型の低濃度不純物拡散領域(10)が同じ深さになるまで拡散する第2工程と、
前記サイドウォール(20)を用いて前記ゲート電極(3)の開口部(3a)から、前記浅いチャネル形成領域(4a)の下に深いチャネル形成領域(4b)を形成するためのイオン注入を行う第3工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005318728A JP4904776B2 (ja) | 2005-11-01 | 2005-11-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005318728A JP4904776B2 (ja) | 2005-11-01 | 2005-11-01 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007128978A JP2007128978A (ja) | 2007-05-24 |
JP4904776B2 true JP4904776B2 (ja) | 2012-03-28 |
Family
ID=38151384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005318728A Expired - Fee Related JP4904776B2 (ja) | 2005-11-01 | 2005-11-01 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4904776B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5217064B2 (ja) * | 2007-07-23 | 2013-06-19 | ミツミ電機株式会社 | Dmos型半導体装置及びその製造方法 |
JP4956351B2 (ja) * | 2007-09-28 | 2012-06-20 | オンセミコンダクター・トレーディング・リミテッド | Dmosトランジスタの製造方法 |
JP5329118B2 (ja) | 2008-04-21 | 2013-10-30 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | Dmosトランジスタ |
TWI451572B (zh) * | 2011-01-26 | 2014-09-01 | Richtek Technology Corp | 雙擴散金屬氧化物半導體元件及其製造方法 |
JP6184057B2 (ja) * | 2012-04-18 | 2017-08-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0537684B1 (en) * | 1991-10-15 | 1998-05-20 | Texas Instruments Incorporated | Improved performance lateral double-diffused MOS transistor and method of fabrication thereof |
JPH0697438A (ja) * | 1992-09-10 | 1994-04-08 | Hitachi Ltd | 絶縁ゲート形半導体装置 |
JPH07302903A (ja) * | 1994-04-28 | 1995-11-14 | Nippon Motorola Ltd | Ldmos・fet |
JP2000232224A (ja) * | 1999-02-10 | 2000-08-22 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
JP2001102574A (ja) * | 1999-09-29 | 2001-04-13 | Toshiba Corp | トレンチゲート付き半導体装置 |
JP3644438B2 (ja) * | 2002-04-09 | 2005-04-27 | 株式会社デンソー | 半導体装置及びその製造方法 |
-
2005
- 2005-11-01 JP JP2005318728A patent/JP4904776B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007128978A (ja) | 2007-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6365165B2 (ja) | 半導体装置の製造方法 | |
US7535058B2 (en) | Lateral DMOS structure | |
US6924529B2 (en) | MOS transistor having a recessed gate electrode and fabrication method thereof | |
JP4408679B2 (ja) | 半導体装置の製造方法 | |
JP4904776B2 (ja) | 半導体装置およびその製造方法 | |
KR20180085674A (ko) | 반도체 장치 및 그 제조 방법 | |
US9105712B1 (en) | Double RESURF LDMOS with separately patterned P+ and N+ buried layers formed by shared mask | |
KR102274813B1 (ko) | 게이트 전극 통과 이온 주입을 이용한 반도체 소자 제조방법 | |
KR100396703B1 (ko) | 고전압 소자 및 그 제조방법 | |
JP2005101334A (ja) | 半導体装置およびその製造方法 | |
US6261910B1 (en) | Semiconductor device and method of manufacturing the same | |
JP2010056432A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2007027622A (ja) | 半導体装置およびその製造方法 | |
JP2012216577A (ja) | 絶縁ゲート型半導体装置 | |
CN113223962A (zh) | 一种半导体器件的形成方法 | |
JP2005303087A (ja) | 半導体装置およびその製造方法 | |
TWI781289B (zh) | 製造高電壓半導體裝置的方法 | |
JP7126867B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US11552164B2 (en) | Semiconductor device and manufacturing method therefor | |
US10283635B2 (en) | Field effect transistor device with separate source and body contacts and method of producing the device | |
KR101592024B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
KR20050104163A (ko) | 고전압 트랜지스터 및 그 제조방법 | |
KR100899533B1 (ko) | 고전압 소자 및 그 제조방법 | |
US7867857B2 (en) | Transistor and method for manufacturing same | |
KR100975971B1 (ko) | 고전압 소자 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4904776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |