JP4903010B2 - 薄膜トランジスタ表示板及びそれを含む液晶表示装置 - Google Patents

Description

本発明は薄膜トランジスタ表示板及びそれを含む液晶表示装置に関する。

液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ、ＬＣＤ）は、平板表示装置のうちの１つであって、電場を生成する電界生成電極が形成されている２枚の表示板、そしてその間に挿入されている液晶層を含む。
このような液晶表示装置の中で現在主に使用されているものは、電界生成電極が２つの表示板に各々形成されているものである。この中でも、１つの表示板には複数の画素電極が行列形態に配列されていて、他の表示板には１つの共通電極が表示板の全面を覆うように形成されて、共通電圧の印加を受けるものが主流である。

画素電極及び共通電極の間の液晶層は液晶キャパシタを構成し、液晶キャパシタは、これに接続されたスイッチング素子と共に画素を構成する。
このような液晶表示装置は、２つの電極に電圧を印加して液晶層に電界を生成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって、所望の画像を表示する。

現在は、動画像の画質向上のために液晶表示装置の駆動速度を速くしているが、このような場合、充電時間を所望の水準にして充電するのが難しい。そのため、本データ電圧が入力される前に前段データ電圧などを入力して、事前充電を行っている。

しかし、事前充電は、前段データ電圧の大きさによって各画素の事前充電量が異なるために、本データ電圧の充電量も異なるので、影ができる現象などが発生する。
本発明の技術的課題は、前段の信号の影響を受けずに一定の事前充電を行って、影ができる現象などが発生しない、薄膜トランジスタ表示板及びそれを含む液晶表示装置を提供することにある。

前記課題を解決するために、本発明による液晶表示装置は、第１薄膜トランジスタ、第２薄膜トランジスタ、及び第１及び第２薄膜トランジスタと接続されている画素電極を各々含む複数の画素、第１薄膜トランジスタと接続されていて、第１ゲート信号を伝達する第１ゲート線、第２薄膜トランジスタと接続されていて、第２ゲート信号を伝達する第２ゲート線、そして第１薄膜トランジスタと接続されていて、データ信号を伝達するデータ線を含み、第２薄膜トランジスタは一定の電圧と接続されて、第２ゲート信号によって一定の電圧を画素電極に伝達する。

ここで、第２薄膜トランジスタは第１薄膜トランジスタより先に導通するように構成できる。
また、画素電極と対向する共通電極、そして画素電極及び共通電極の間に挿入されている液晶層をさらに含むように構成できる。
一定の電圧は共通電極に印加される電圧とすることができる。

前記他の課題を解決するために、本発明による薄膜トランジスタ表示板は、基板上に形成されているゲート線、ゲート線と交差するデータ線、データ線上に形成されている遮蔽電極、ゲート線及びデータ線と接続されている第１薄膜トランジスタ、ゲート線及び遮蔽電極と接続されている第２薄膜トランジスタ、第１及び第２薄膜トランジスタと接続されている画素電極、そしてデータ線と画素電極及び遮蔽電極との間に形成されている保護膜を含む。

ここで、遮蔽電極はデータ線に沿って延びる開口部を有するように構成できる。
また、第１薄膜トランジスタは、ゲート線と接続されている第１ゲート電極、第１ゲート電極と重畳する第１半導体、データ線と接続されていて、第１半導体と重畳する第１ソース電極、そして第１半導体と一部分が重畳して、画素電極と接続されている第１ドレイン電極を含む。

第２薄膜トランジスタは、ゲート線と接続されている第２ゲート電極、第２ゲート電極と重畳する第２半導体、遮蔽電極と接続されていて、第２半導体と重畳する第２ソース電極、そして第２半導体と一部分が重畳して、画素電極と接続されている第２ドレイン電極を含む。
遮蔽電極は第２半導体に向かって延びた突出部を含み、第２ソース電極は突出部と接続されている。

遮蔽電極はゲート線に沿って延びており、遮蔽電極を接続する連結部をさらに含む。
第２ソース電極はゲート線上に位置して、ゲート線上で連結部と接続されている。

本発明によれば、遮蔽電極を利用して事前充電を行うため、常に一定の容量の事前充電を行うことができて、表示特性を安定的に確保することができる。

添付した図面を参照して、本発明の実施例について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳しく説明する。しかし、本発明は多様な相異した形態で実現でき、ここで説明する実施例に限定されない。
図面では、各層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体を通して類似した部分については、同一な図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“真上”にある場合だけでなく、その中間に他の部分がある場合も意味する。反対に、ある部分が他の部分の“真上”にあるとする時、これはその中間に他の部分がない場合を意味する。

まず、本発明の一実施例による液晶表示装置について、図１及び図２を参照して詳しく説明する。
図１は本発明の一実施例による液晶表示装置のブロック図であり、図２は本発明の一実施例による液晶表示装置の１つの画素に対する等価回路図の一例である。
図１に示したように、本発明の一実施例による液晶表示装置は、液晶表示板組立体（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐａｎｅｌ ａｓｓｅｍｂｌｙ）３００、これに接続されたゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に接続された階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。

液晶表示板組立体３００は、等価回路で見る時、複数の表示信号線（Ｇ₁−Ｇ_n、Ｄ₁−Ｄ_m）、及びこれに接続されていて、ほぼ行列形態に配列された複数の画素（ＰＸ）を含む。
表示信号線（Ｇ₁−Ｇ_n、Ｄ₁−Ｄ_m）は、ゲート信号（走査信号ともいう）を伝達する複数のゲート線（Ｇ₁−Ｇ_n）及びデータ信号を伝達するデータ線（Ｄ₁−Ｄ_m）を含む。ゲート線（Ｇ₁−Ｇ_n）は、ほぼ行方向に延びていて、互いにほぼ平行であり、データ線（Ｄ₁−Ｄ_m）は、ほぼ列方向にのびていて、互いにほぼ平行である。

各画素（ＰＸ）、例えばｉ番目の画素行のｊ番目の画素は、表示信号線（Ｇ_i、Ｄ_j、Ｇ_i-1）に接続された主スイッチング素子（Ｑ１）及び副スイッチング素子（Ｑ２）、そしてこれに接続された液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）（Ｃ_LC）を含む。必要に応じては、液晶キャパシタとは別途にストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）（図示せず）をさらに含むことができる。

主及び副スイッチング素子（Ｑ１、Ｑ２）の各々は、薄膜トランジスタなどの形態で下部表示板１００に形成されている。主スイッチング素子（Ｑ１）は、ｉ番目のゲート線（Ｇ_i）に接続されている制御端子、ｊ番目のデータ線（Ｄ_j）に接続されている入力端子、そして液晶キャパシタ（Ｃ_LC）に接続されている出力端子を有する。副スイッチング素子（Ｑ２）は、前段ゲート線、つまり（ｉ−１）番目のゲート線（Ｇ_i-1）に接続されている制御端子、共通電圧（Ｖｃｏｍ）に接続されている入力端子、そして液晶キャパシタ（Ｃ_LC）に接続されている出力端子を有する。

液晶キャパシタ（Ｃ_LC）は、下部表示板１００の画素電極１９１及び上部表示板２００の共通電極２７０を２つの端子とし、２つの電極１９１、２７０の間の液晶層３は誘電体として機能する。画素電極１９１はスイッチング素子（Ｑ１、Ｑ２）に接続され、共通電極２７０は上部表示板２００の全面に形成されて、共通電圧（Ｖｃｏｍ）の印加を受ける。図２とは異なって、共通電極２７０が下部表示板１００に形成される場合もあり、この時には２つの電極１９１、２７０のうちの少なくとも１つを線状または棒状に形成することができる。

一方、色表示を実現するためには、各画素（ＰＸ）が基本色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちの１つを固有に表示したり（空間分割）、各画素（ＰＸ）が時間によって交互に基本色を表示するようにして（時間分割）、これら三原色の空間的、時間的な合計によって所望の色相が認識されるようにする。基本色の例としては、赤色、緑色、青色の三原色がある。図２は空間分割の一例として各画素（ＰＸ）が画素電極１９１に対応する領域に基本色のうちの１つを表示する色フィルター２３０が形成されることを示している。図２とは異なって、色フィルター２３０は下部表示板１００の画素電極１９１上または下に形成することもできる。

液晶表示板組立体３００の２つの表示板１００、２００のうちの少なくとも１つの外側面には、光を偏光させる偏光子（図示せず）が付着されている。また、偏光子及び表示板１００、２００の間には、液晶の屈折率異方性を補償することができる少なくとも１つの補償板（図示せず）を介在させることができる。
再び図１を参照すれば、階調電圧生成部８００は、画素の透過率に関する２組の複数の階調電圧を生成する。２組のうちの１組は共通電圧（Ｖｃｏｍ）に対して正の値を有し、他の１組は負の値を有する。

ゲート駆動部４００は、液晶表示板組立体３００のゲート線（Ｇ₁−Ｇ_n）に接続されて、外部からのゲートオン電圧（Ｖｏｎ）及びゲートオフ電圧（Ｖｏｆｆ）の組合わせからなるゲート信号をゲート線（Ｇ₁−Ｇ_n）に印加する。
データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ₁−Ｄ_m）に接続されて、階調電圧生成部８００からの階調電圧を選択してデータ電圧として画素に印加する。

ゲート駆動部４００またはデータ駆動部５００は、少なくとも１つの駆動集積回路チップの形態で液晶表示板組立体３００上に直接装着することができ、可撓性印刷回路膜（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示せず）上に装着されてＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に付着することもできる。これとは異なって、ゲート駆動部４００またはデータ駆動部５００は、表示信号線（Ｇ₁−Ｇ_n、Ｄ₁−Ｄ_m）及び薄膜トランジスタであるスイッチング素子（Ｑ１、Ｑ２）などと共に液晶表示板組立体３００に集積することもできる。

信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などの動作を制御する。
このような液晶表示装置の動作について詳しく説明する。
信号制御部６００は、外部のグラフィック制御機（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号、例えば垂直同期信号（Ｖｓｙｎｃ）及び水平同期信号（Ｈｓｙｎｃ）、メインクロック信号（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などの印加を受ける。信号制御部６００の入力画像信号（Ｒ、Ｇ、Ｂ）及び入力制御信号に基づいて、画像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合うように適切に処理して、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に出力し、データ制御信号（ＣＯＮＴ２）及び処理した画像データ（ＤＡＴ）をデータ駆動部５００に出力する。

ゲート制御信号（ＣＯＮＴ１）は、ゲートオン電圧（Ｖｏｎ）の出力開始を指示する走査開始信号（ＳＴＶ）及びゲートオン電圧（Ｖｏｎ）の出力時期を制御する少なくとも１つのクロック信号を含み、ゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）などをさらに含むことができる。
データ制御信号（ＣＯＮＴ２）は、一群の画像データ（ＤＡＴ）の出力開始を知らせる水平同期開始信号（ＳＴＨ）、データ線（Ｄ１−Ｄｍ）に当該データ電圧の印加を指示するロード信号（ＬＯＡＤ）、及びデータクロック信号（ＨＣＬＫ）などを含み、共通電圧（Ｖｃｏｍ）に対するデータ電圧の極性（以下、「共通電圧に対するデータ電圧の極性」を略して「データ電圧の極性」とする）を反転させる反転信号（ＲＶＳ）をさらに含むことができる。

データ駆動部５００は、信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって１つの画素行の画素のうちの半分に対して画像データ（ＤＡＴ）の集合を順に受信し、階調電圧生成部８００からの階調電圧のうちの各画像データ（ＤＡＴ）に対応する階調電圧を選択することによって、画像データ（ＤＡＴ）を当該データ電圧に変換した後、これを当該データ線（Ｄ₁−Ｄ_m）に印加する。

ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ₁−Ｇ_n）に印加する。各ゲート線（Ｇ₁−Ｇ_n）は、当該画素行の主スイッチング素子（Ｑ１）及び次の画素行の副スイッチング素子（Ｑ２）と接続されているので、当該画素行の主スイッチング素子（Ｑ１）及び次の画素行の副スイッチング素子（Ｑ２）が同時に導通する。これにより、データ線（Ｄ₁−Ｄ_m）に印加されたデータ電圧が主スイッチング素子（Ｑ１）を通じて１つの画素行の画素に供給される一方で、共通電圧（Ｖｃｏｍ）が副スイッチング素子（Ｑ２）を通じてその次の画素行の画素に先充電（ｐｒｅｃｈａｒｇｉｎｇ）電圧として供給される。

画素に印加されたデータ電圧と共通電圧（Ｖｃｏｍ）との差は、液晶キャパシタ（Ｃ_LC）の充電電圧、つまり画素電圧として現れる。液晶分子は画素電圧の大きさによってその配列が異なり、それによって液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板１００、２００に付着された偏光子によって光の透過率の変化として現れる。

副スイッチング素子（Ｑ２）を通じて共通電圧（Ｖｃｏｍ）の印加を受けた画素行は、１水平周期（または１Ｈ）[水平同期信号（Ｈｓｙｎｃ）、データイネーブル信号（ＤＥ）の一周期]後に、主スイッチング素子（Ｑ１）を通じて自身のデータ電圧の印加を受ける。
１／２水平周期（または１／２Ｈ）[水平同期信号（Ｈｓｙｎｃ）及びデータイネーブル信号（ＤＥ）の一周期]を単位としてこのような過程を繰返して、１フレーム（ｆｒａｍｅ）間に全てのゲート線（Ｇ₁−Ｇ_n)に対して順にゲートオン電圧（Ｖｏｎ）を印加して、全ての画素にデータ電圧を印加する。１フレームが終了すれば次のフレームが開始されて、各画素に印加されるデータ電圧の極性が直前のフレームでの極性と反対になるように、データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。この時、１フレーム内でも反転信号（ＲＶＳ）の特性によって１つのデータ線を通じて流れるデータ電圧の極性を反転したり（例：行反転、ドット反転）、隣接するデータ線を通じて同時に流れるデータ電圧の極性を互いに反転することもできる（例：列反転、ドット反転）。

このようにすれば、全ての画素に対して同一の電圧、つまり共通電圧（Ｖｃｏｍ）が先充電電圧として印加されるので、充電率を同一にすることができる。
それでは、図１及び図２に示した液晶表示装置の液晶表示板組立体の一例について、図３及び図４を参照して詳しく説明する。
図３は本発明の一実施例による液晶表示板組立体の下部表示板の配置図であり、図４は図３の下部表示板を含む液晶表示板組立体のIV-IV線による断面図である。

まず、共通電極表示板２００について説明する。
透明なガラスまたはプラスチックなどからなる絶縁基板２１０上に、ブラックマトリックス（ｂｌａｃｋ ｍａｔｒｉｘ）という遮光部材（ｌｉｇｈｔ ｂｌｏｃｋｉｎｇ ｍｅｍｂｅｒ）２２０が形成されている。遮光部材２２０は、クロムの単一膜またはクロム及び酸化クロムの二重膜から構成することができ、黒色顔料（ｐｉｇｍｅｎｔ）を含む有機膜で形成することもできる。

基板２１０上には、また、複数の色フィルター（ｃｏｌｏｒ ｆｉｌｔｅｒ）２３０が形成されていて、隣接する色フィルター２３０の周縁と重畳することができる。
色フィルター２３０上には、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）などの透明な導電物質などからなる共通電極２７０が形成されている。

共通電極２７０及び色フィルター２３０の間には、色フィルターが露出されるのを防止して、平坦面を提供するための蓋膜（ｏｖｅｒ ｃｏａｔ）（図示せず）を形成することができる。
次に、薄膜トランジスタ表示板１００について説明する。
透明なガラスまたはプラスチックなどからなる絶縁基板１１０上に、複数のゲート線（ｇａｔｅ ｌｉｎｅ）１２１が形成されている。

ゲート線１２１は、主に横方向に延びている。各ゲート線１２１は、上下に突出した複数の第１及び第２ゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）１２４ａ、１２４ｂ及び他の層または外部駆動回路との接続のために面積が拡張された端部１２９を含む。
ゲート線１２１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタニウム（Ｔｉ）などで形成することができる。しかし、これらは物理的な性質が異なる２つの導電膜（図示せず）を含む多重膜構造とすることもできる。このうちの１つの導電膜は、信号遅延や電圧降下を減少することができるように、低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えばアルミニウム系金属、銀系金属、銅系金属などで形成できる。これとは異なって、他の導電膜は、他の物質、特にＩＴＯ及びＩＺＯとの物理的、化学的、電気的な接触特性が優れている物質、例えばモリブデン系金属、クロム、チタニウム、タンタルなどで形成することができる。これらの組合わせの好ましい例としては、クロムの下部膜及びアルミニウム（合金）の上部膜や、アルミニウム（合金）の下部膜及びモリブデン（合金）の上部膜とすることができる。しかし、ゲート線１２１は、その他にも多様な金属または導電物質で形成することができる。

ゲート線１２１の側面は基板１１０の面に対して傾いていて、その傾斜角は約３０°−８０゜であるのが好ましい。
ゲート線１２１上には、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などからなるゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成されている。

ゲート絶縁膜１４０上には、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）（非晶質シリコンは略してａ−Ｓｉという）または多結晶シリコンなどからなる複数の線状半導体１５１及び島型半導体１５４ｂが形成されている。線状半導体１５１は、主に縦方向に延びていて、第１ゲート電極１２４ａに向かって延びている複数の突出部（ｐｒｏｊｅｃｔｉｏｎ）１５４ａを含む。島型半導体１５４ｂは、第２ゲート電極１２４ｂ上に位置する。

半導体１５１、１５４ｂ上には、複数の線状及び島型抵抗性接触部材（ｏｈｍｉｃ ｃｏｎｔａｃｔ）１６１、１６３ｂ、１６５ａ、１６５ｂが形成されている。抵抗性接触部材１６１、１６３ｂ、１６５ａ、１６５ｂは、リンなどのｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質で形成することができ、シリサイド（ｓｉｌｉｃｉｄｅ）で形成することもできる。線状抵抗性接触部材１６１は、複数の突出部１６３ａを有し、この突出部１６３ａ及び抵抗性接触部材１６５ａは対をなして半導体１５１の突出部１５４ａ上に配置されている。そして、島型抵抗性接触部材１６３ｂ、１６５ｂは、対をなして島型半導体１５４ｂ上に配置されている。

半導体１５１及び抵抗性接触部材１６１、１６３ｂ、１６５ａ、１６５ｂの側面も基板１１０の面に対して傾いていて、その傾斜角は約３０°−８０゜である。
抵抗性接触部材１６１、１６３ｂ、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上には、第１ソース電極（ｓｏｕｒｃｅ ｅｌｅｃｔｒｏｄｅ）１７３ａを含む複数のデータ線（ｄａｔａ ｌｉｎｅ）１７１、複数の第２ソース電極１７３ｂ、そして複数の第１及び第２ドレイン電極（ｄｒａｉｎ ｅｌｅｃｔｒｏｄｅ）１７５ａ、１７５ｂが形成されている。

データ線１７１は、主に縦方向に延びて、ゲート線１２１と交差する。各データ線１７１は、第１ソース電極１７３ａ以外にも、他の層または外部駆動回路との接続のために面積が拡張された端部１７９を含む。
第１ソース電極１７３ａは、データ線１７１から第１ゲート電極１２４ａに向かって延びていて、Ｕ字型に曲がっている。

第２ソース電極１７３ｂは、データ線１７１と分離されていて、第２ゲート電極１２４ｂと一部分が重畳する。
第１及び第２ドレイン電極１７５ａ、１７５ｂは、データ線１７１及び第２ソース電極１７３ｂと分離されていて、各々第１及び第２ゲート電極１２４ａ、１２４ｂを中心に第１及び第２ソース電極１７３ａ、１７３ｂと対向する。第１ドレイン電極１７５ａは、面積が広い一側端部及び棒状の他側端部を有する。棒状の端部はＵ字型に曲がった第１ソース電極１７３ａで一部が囲まれている。

１つの第１ゲート電極１２４ａ、１つの第１ソース電極１７３ａ及び１つの第１ドレイン電極１７５ａは、線状半導体１５１の突出部１５４ａと共に１つの第１薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）（Ｑ１）を構成し、第１薄膜トランジスタ（Ｑ１）のチャンネル（ｃｈａｎｎｅｌ）は第１ソース電極１７３ａ及び第１ドレイン電極１７５ａの間の突出部１５４ａに形成される。１つの第２ゲート電極１２４ｂ、１つの第２ソース電極１７３ｂ及び１つの第２ドレイン電極１７５ｂは、島型半導体１５４ｂと共に１つの第２薄膜トランジスタ（Ｑ２）を構成し、第２薄膜トランジスタのチャンネル（ｃｈａｎｎｅｌ）は第２ソース電極１７３ｂ及び第２ドレイン電極１７５ｂの間の島型半導体１５４ｂに形成される。

データ線１７１、第２ソース電極１７３ｂ及びドレイン電極１７５ａ、１７５ｂは、モリブデン、クロム、タンタル及びチタニウムなどの耐火性金属、またはこれらの合金からなるのが好ましく、耐火性金属などからなる導電膜（図示せず）及び低抵抗物質からなる導電膜（図示せず）を含む多重膜構造とすることができる。多重膜構造の例としては、クロムまたはモリブデン（合金）の下部膜及びアルミニウム（合金）の上部膜の二重膜や、モリブデン（合金）の下部膜、アルミニウム（合金）の中間膜及びモリブデン（合金）の上部膜の三重膜がある。しかし、データ線１７１、第２ソース電極１７３ｂ及びドレイン電極１７５ａ、１７５ｂは、その他にも多様な金属または導電物質で形成することができる。

データ線１７１、第２ソース電極１７３ｂ及びドレイン電極１７５ａ、１７５ｂの側面も基板１１０の面に対して傾いていて、その傾斜角は約３０゜−８０゜であるのが好ましい。
抵抗性接触部材１６１、１６３ｂ、１６５ａ、１６５ｂは、その下の半導体１５１、１５４ｂ及びその上のデータ線１７１、第２ソース電極１７３ｂ、ドレイン電極１７５ａ、１７５ｂの間にだけ存在し、これらの間の接触抵抗を低下させる機能をする。大部分の個所において線状半導体１５１の幅がデータ線１７１の幅より小さいが、前述したように、ゲート線１２１とぶつかる部分で幅が拡張されて、表面形状を滑らかにすることによって、データ線１７１が断線するのを防止する。半導体１５１、１５４ｂには、第１及び第２ソース電極１７３ａ、１７３ｂと第１及び第２ドレイン電極１７５ａ、１７５ｂとの間をはじめとして、データ線１７１、第２ソース電極１７３ｂ及びドレイン電極１７５ａ、１７５ｂで覆われずに露出された部分がある。

データ線１７１、第２ソース電極１７３ｂ、ドレイン電極１７５ａ、１７５ｂ及び露出された半導体１５１、１５４ｂ部分上には、保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１８０が形成されている。保護膜１８０は、窒化ケイ素や酸化ケイ素などの無機絶縁物、有機絶縁物、低誘電率絶縁物などで形成される。有機絶縁物及び低誘電率絶縁物の誘電定数は４．０以下であるのが好ましく、低誘電率絶縁物の例としては、プラズマ化学気相蒸着（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどがある。有機絶縁物のうちの感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有するもので保護膜１８０を形成することができ、保護膜１８０の表面は平坦とすることができる。しかし、保護膜１８０は、有機膜の優れた絶縁特性を生かしつつ、露出された半導体１５１、１５４ｂ部分が損傷しないように、下部無機膜及び上部有機膜の二重膜構造とすることもできる。

保護膜１８０には、データ線１７１の端部１７９、第２ソース電極１７３ｂ、第１及び第２ドレイン電極１７５ａ、１７５ｂを各々露出する複数の接触孔（ｃｏｎｔａｃｔ ｈｏｌｅ）１８２、１８３、１８５ａ、１８５ｂが形成されており、保護膜１８０及びゲート絶縁膜１４０には、ゲート線１２１の端部１２９を露出する複数の接触孔１８１が形成されている。

保護膜１８０上には、複数の画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９１、複数の遮蔽電極（ｓｈｉｅｌｄｉｎｇ ｅｌｅｃｔｒｏｄｅ）８８及び複数の接触部材（ｃｏｎｔａｃｔ ａｓｓｉｓｔａｎｔ）８１、８２が形成されている。これらは、ＩＴＯまたはＩＺＯなどの透明な導電物質、アルミニウム、銀、クロム、またはその合金などの反射性金属で形成することができる。

画素電極１９１は、接触孔１８５ａ、１８５ｂを通じて第１及び第ドレイン電極１７５ａ、１７５ｂと物理的・電気的に接続されていて、第１及び第２ドレイン電極１７５ａ、１７５ｂからデータ電圧の印加を受ける。遮蔽電極８８は、共通電圧の印加を受けて、データ線１７１に沿って延びている縦部及びゲート線１２１に沿って延びている横部を含む。縦部は、データ線１７１を完全に覆って、接触孔１８３を通じて第２ソース電極１７３ｂと接続される突出部を含む。横部は、隣接した縦部を接続して、ゲート線１２１の境界線の内側に位置する。

遮蔽電極８８は、データ線１７１と画素電極１９１との間及びデータ線１７１と共通電極２７０との間で形成される電界を遮断して、画素電極１９１の電圧歪曲及びデータ線１７１が伝達するデータ電圧の信号遅延を減少させる。
画素電極１９１は、遮蔽電極８８と一定の距離以上離間しており、これは両者間の短絡を防止するためである。したがって、画素電極１９１がデータ線１７１からより遠く離れるので、これらの間の寄生容量が減少する。

さらに、液晶層３の誘電率（ｐｅｒｍｉｔｔｉｖｉｔｙ）が保護膜１８０の誘電率より高いため、データ線１７１及び遮蔽電極８８の間の寄生容量が、遮蔽電極８８がない時のデータ線１７１及び共通電極２７０の間の寄生容量に比べて小さい。
また、画素電極１９１及び遮蔽電極８８が同一の層に形成されるため、これらの間の距離が一定に維持されて、それによってこれらの間の寄生容量が一定になる。

接触補助部材８１、８２は、接触孔１８１、１８２を通じてゲート線の端部１２９及びデータ線の端部１７９と各々接続される。接触補助部材８１、８２は、ゲート線の端部１２９及びデータ線１７１の端部１７９と駆動集積回路のような外部装置との接続性を補完して、これらを保護する。
図５は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図６は図５の薄膜トランジスタ表示板のVI-VI線による断面図である。

図５及び図６に示したように、この実施例による薄膜トランジスタの層状構造は、図３及び図４に示したものとほぼ類似している。
基板１１０上に、ゲート電極１２４ａ、１２４ｂ及び端部１２９を含む複数のゲート線１２１が形成されていて、その上にゲート絶縁膜１４０、突出部１５４ａを含む複数の線状半導体１５１、島型半導体１５４ｂ、突出部１６３ａを含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６３ｂ、１６５ａ、１６５ｂが順に形成されている。抵抗性接触部材１６１、１６３ｂ、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上には、第１ソース電極１７３ａ及び端部１７９を含む複数のデータ線１７１、複数の第２ソース電極１７３ｂ及び複数のドレイン電極１７５ａ、１７５ｂが形成されていて、その上に保護膜１８０が形成されている。保護膜１８０及びゲート絶縁膜１４０には、複数の接触孔１８１、１８２、１８３、１８５ａ、１８５ｂが形成されていて、その上に複数の画素電極１９１、遮蔽電極８８及び複数の接触補助部材８１、８２が形成されている。

しかし、図３及び図４の液晶表示装置用薄膜トランジスタ表示板とは異なって、この実施例では、遮蔽電極８８が開口部（ｏｐｅｎｉｎｇ）８９を有する。開口部８９は、データ線１７１に沿って長く延びている。
このように開口部８９を形成すれば、データ線１７１及び遮蔽電極８８の間の寄生容量が減少して、図３〜図４に示した実施例よりデータ線１７１の負荷（ｌｏａｄ）が減少する。

図７は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図８は図７の薄膜トランジスタ表示板のVIII-VIIII'-VIIII"線による断面図である。
図７及び図８に示したように、この実施例による薄膜トランジスタの層状構造は、図３及び図４に示したものとほぼ同一である。
基板１１０上に、ゲート電極１２４ａ、１２４ｂ及び端部１２９を含む複数のゲート線１２１が形成されていて、その上にゲート絶縁膜１４０、突出部１５４ａを含む複数の線状半導体１５１、島型半導体１５４ｂ、突出部１６３ａを含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６３ｂ、１６５ａ、１６５ｂが順に形成されている。抵抗性接触部材１６１、１６３ｂ、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上には、第１ソース電極１７３ａ及び端部１７９を含む複数のデータ線１７１、複数の第２ソース電極１７３ｂ及び複数のドレイン電極１７５ａ、１７５ｂが形成されていて、その上に保護膜１８０が形成されている。保護膜１８０及びゲート絶縁膜１４０には、複数の接触孔１８１、１８２、１８３、１８５ａ、１８５ｂが形成されていて、その上に複数の画素電極１９１、遮蔽電極８８、及び複数の接触補助部材８１、８２が形成されている。

しかし、図３及び図４の液晶表示装置用薄膜トランジスタ表示板とは異なって、この実施例では、第２ソース電極１７３ｂが遮蔽電極８８の横部及びゲート線１２１と重畳し、第２ソース電極１７３ｂ及び遮蔽電極８８を接続する接触孔１８３が遮蔽電極８８の横部の真下に位置する。したがって、遮蔽電極８８が図３及び図４の薄膜トランジスタ表示板に比べて画素の開口率が増加する。

図９は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１０は図９の薄膜トランジスタ表示板のX-X'-X"線による断面図である。
図９及び図１０に示したように、この実施例による薄膜トランジスタの層状構造は、図７及び図８に示したものとほぼ同一である。
基板１１０上に、ゲート電極１２４ａ、１２４ｂ及び端部１２９を含む複数のゲート線１２１が形成されていて、その上にゲート絶縁膜１４０、突出部１５４ａを含む複数の線状半導体１５１、島型半導体１５４ｂ、突出部１６３ａを含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６３ｂ、１６５ａ、１６５ｂが順に形成されている。抵抗性接触部材１６１、１６３ｂ、１６５ａ、１６５ｂ及びゲート絶縁膜１４０上には、第１ソース電極１７３ａ及び端部１７９を含む複数のデータ線１７１、複数の第２ソース電極１７３ｂ及び複数のドレイン電極１７５ａ、１７５ｂが形成されていて、その上に保護膜１８０が形成されている。保護膜１８０及びゲート絶縁膜１４０には、複数の接触孔１８１、１８２、１８３、１８５ａ、１８５ｂが形成されていて、その上に複数の画素電極１９１、遮蔽電極８８及び複数の接触補助部材８１、８２が形成されている。

しかし、図７及び図８の液晶表示装置用薄膜トランジスタ表示板とは異なって、この実施例では、遮蔽電極８８が開口部８９を有する。開口部８９は、遮蔽電極８８の縦部に形成されていて、縦部に沿って長く延びている。
このように開口部８９を形成すれば、データ線１７１及び遮蔽電極８８の間の寄生容量が減少して、図６及び図７に示した実施例よりデータ線１７１の負荷が減少する。

図１１は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１２は図１１の薄膜トランジスタ表示板のXII-XII線による断面図である。
図１１及び図１２に示したように、この実施例による薄膜トランジスタの層状構造は、図３及び図４に示したものとほぼ同一である。
基板１１０上に、ゲート電極１２４ａ、１２４ｂ及び端部１２９を含む複数のゲート線１２１が形成されていて、その上にゲート絶縁膜１４０、突出部１５４ａを含む複数の線状半導体１５１、島型半導体１５４ｂ、突出部１６３ａを含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６３ｂ、１６５ａ、１６５ｂが順に形成されている。抵抗性接触部材１６１、１６３ｂ、１６５ａ、１６５ｂ上には、第１ソース電極１７３ａ及び端部１７９を含む複数のデータ線１７１、複数の第２ソース電極１７３ｂ及び複数のドレイン電極１７５ａ、１７５ｂが形成されていて、その上に保護膜１８０が形成されている。保護膜１８０及びゲート絶縁膜１４０には、複数の接触孔１８１、１８２、１８３、１８５ａ、１８５ｂが形成されていて、その上に複数の画素電極１９１、遮蔽電極８８及び複数の接触補助部材８１、８２が形成されている。

しかし、図３及び図４に示した液晶表示装置用薄膜トランジスタ表示板とは異なって、この実施例による薄膜トランジスタ表示板の線状半導体１５１は、データ線１７１、ドレイン電極１７５ａ、１７５ｂ及びその下部の抵抗性接触部材１６１、１６５ａ、１６５ｂと実質的に同一な平面形状を有している。しかし、線状半導体１５１の突出部１５４ａ及び島型半導体１５４ｂには、ソース電極１７３ａ、１７３ｂ及びドレイン電極１７５ａ、１７５ｂの間など、データ線１７１及びドレイン電極１７５ａ、１７５ｂで覆われずに露出された部分がある。

このような薄膜トランジスタを本発明の一実施例によって製造する方法では、データ線１７１、ドレイン電極１７５ａ、１７５ｂ、半導体１５１及び抵抗性接触部材１６１、１６５ａ、１６５ｂとを一回の写真工程で形成する。
このような写真工程で使用する感光膜は、位置によって厚さが異なり、特に厚さが薄くなる順に第１部分及び第２部分を含む。第１部分は、データ線１７１、ドレイン電極１７５ａ、１７５ｂが占める配線領域に位置し、第２部分は、薄膜トランジスタのチャンネル領域に位置する。

位置によって感光膜の厚さが異なるようにする方法は多様であるが、例えば露光マスクに透光領域（ｌｉｇｈｔ ｔｒａｎｓｍｉｔｔｉｎｇ ａｒｅａ）及び遮光領域（ｌｉｇｈｔ ｂｌｏｃｋｉｎｇ ａｒｅａ）以外に、半透明領域（ｔｒａｎｓｌｕｃｅｎｔ ａｒｅａ）を形成する方法がある。半透明領域には、スリット（ｓｌｉｔ）パターン、格子パターン（ｌａｔｔｉｃｅ ｐａｔｔｅｒｎ）、または透過率が中間であったり厚さが中間である薄膜が形成される。スリットパターンを形成する時には、スリットの幅やスリットの間の間隔が写真工程に使用される露光器の分解能（ｒｅｓｏｌｕｔｉｏｎ）より小さいのが好ましい。他の例としては、リフローが可能な感光膜を使用する方法がある。つまり、透光領域及び遮光領域のみが形成された通常の露光マスクにリフローが可能な感光膜を形成した後で、リフローさせて感光膜が残留しない領域に流れるようにすることによって、感光膜が薄い部分を形成することができる。

このようにすれば、一回の写真工程を減らすことができるので、製造方法が簡単になる。
図１〜図１０に示した液晶表示装置の多くの特徴が、図１１及び図１２に示した液晶表示装置用薄膜トランジスタ表示板にも該当する。
以上で、本発明の好ましい実施例について詳しく説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属する。

本発明の一実施例による液晶表示装置のブロック図である。 本発明の一実施例による液晶表示装置の１つの画素に対する等価回路図の一例である。 本発明の一実施例による液晶表示板組立体の下部表示板の配置図である。 図３の下部表示板を含む液晶表示板組立体のIV-IV線による断面図である。 本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図５の薄膜トランジスタ表示板のVI-VI線による断面図である。 本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図７の薄膜トランジスタ表示板のVIII-VIII'-VIII"線による断面図である。 本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図９の薄膜トランジスタ表示板のX-X'-X"線による断面図である。 本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１１の薄膜トランジスタ表示板のXII-XII線による断面図である。

符号の説明

８１、８２ 接触補助部材
８８ 遮蔽電極
１００、２００ 表示板
１１０、２１０ 基板
１２１ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１５１、１５４ｂ 半導体
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜
１９１ 画素電極
２２０ 遮光部材
２３０ 色フィルター
２７０ 共通電極
３００ 液晶表示板組立体
４００ ゲート駆動部
５００ データ駆動部
６００ 信号制御部
８００ 階調電圧生成部

Claims (8)

1. 第１薄膜トランジスタ、第２薄膜トランジスタ、前記第１薄膜トランジスタ及び前記第２薄膜トランジスタと接続されている画素電極、及び遮蔽電極を各々含む第１画素及び第２画素と、
   前記第１画素の前記第１薄膜トランジスタと接続されていて、第１ゲート信号を伝達する第１ゲート線と、
   前記第１画素の前記第２薄膜トランジスタと接続されていて、第２ゲート信号を伝達する第２ゲート線と、
   前記第１画素の前記第１薄膜トランジスタ及び前記第２画素の第１薄膜トランジスタと接続されていて、データ信号を伝達するデータ線と、
   を含み、前記第１画素の前記第２薄膜トランジスタは前記遮蔽電極から共通電圧の印加を受けて、前記第２ゲート信号によって前記共通電圧を前記第１画素の前記画素電極に伝達し、
   前記第２ゲート信号は前記第２画素の前記第１薄膜トランジスタに印加され、
   前記第２薄膜トランジスタは、前記第２ゲート線と接続されている第２ゲート電極と、前記第２ゲート電極と重畳する第２半導体と、前記遮蔽電極と接続されており、前記第２半導体と重畳する第２ソース電極と、前記第２半導体と一部分が重畳して前記画素電極と接続されている第２ドレイン電極とを含み、
   前記遮蔽電極は、前記データ線に重畳してデータ線に沿って延びる縦部と、前記第２ゲート線に重畳してゲート線に沿って延びており隣接する縦部を接続する連結部を含み、
   前記第２ソース電極は、前記第２ゲート線上に位置して、前記第２ゲート線上で前記遮蔽電極の連結部と接続される、液晶表示装置。
2. 前記第１画素の前記第２薄膜トランジスタは前記第１画素の前記第１薄膜トランジスタより先に導通する、請求項１に記載の液晶表示装置。
3. 前記画素電極と対向する共通電極と、
   前記画素電極及び前記共通電極の間に挿入されている液晶層と、
   をさらに含む、請求項１または２に記載の液晶表示装置。
4. 前記共通電圧は前記共通電極に印加される電圧である、請求項３に記載の液晶表示装置。
5. 前記データ線と前記画素電極との間及び前記データ線と前記遮蔽電極との間に形成されている保護膜をさらに含み、
   前記画素電極が前記第２薄膜トランジスタにより先充電された以後に前記画素電極は前記第１薄膜トランジスタにより充電される、請求項１に記載の液晶表示装置。
6. 前記遮蔽電極は前記データ線に沿って延びる開口部を有する、請求項５に記載の液晶表示装置。
7. 前記第１薄膜トランジスタは、
   前記第１ゲート線と接続されている第１ゲート電極と、
   前記第１ゲート電極と重畳する第１半導体と、
   前記データ線と接続されていて、前記第１半導体と重畳する第１ソース電極と、
   前記第１半導体と一部分が重畳して、前記画素電極と接続されている第１ドレイン電極と、
   を含む、請求項５に記載の液晶表示装置。
8. 前記遮蔽電極は前記第２半導体に向かって延びた突出部を含み、
   前記第２ソース電極は前記突出部と接続されている、請求項１に記載の液晶表示装置。
   

Images