JP2004205855A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004205855A JP2004205855A JP2002375665A JP2002375665A JP2004205855A JP 2004205855 A JP2004205855 A JP 2004205855A JP 2002375665 A JP2002375665 A JP 2002375665A JP 2002375665 A JP2002375665 A JP 2002375665A JP 2004205855 A JP2004205855 A JP 2004205855A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- sub
- liquid crystal
- crystal display
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2074—Display of intermediate tones using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
【課題】均一な表示を行うことができる液晶表示装置を提供する。
【解決手段】画素１０（ｌ，ｍ）が複数の副画素からなり、面積階調方式を用いた液晶表示装置において、副画素は、副画素電極Ｐ（ｌ、ｍ）ｑと、２つのＴＦＴを備えるとともに、所定の電圧が印加されている共通配線２３に接続されている。一方のＴＦＴのソース電極およびドレイン電極には、それぞれ、他方のＴＦＴのドレイン電極および副画素電極（ｌ、ｍ）ｑが接続され、上記他方のＴＦＴのソース電極には共通配線２３が接続されている。上記他方のＴＦＴのゲート電極には、走査信号配線Ｇ（ｌ）およびデータ信号配線Ｓ（ｍ）のうちのいずれか一方が接続され、上記一方のＴＦＴのゲート電極には、走査信号配線Ｇ（ｌ）およびデータ信号配線Ｓ（ｍ）のうちの残りの一方が接続されている。
【選択図】 図１
【解決手段】画素１０（ｌ，ｍ）が複数の副画素からなり、面積階調方式を用いた液晶表示装置において、副画素は、副画素電極Ｐ（ｌ、ｍ）ｑと、２つのＴＦＴを備えるとともに、所定の電圧が印加されている共通配線２３に接続されている。一方のＴＦＴのソース電極およびドレイン電極には、それぞれ、他方のＴＦＴのドレイン電極および副画素電極（ｌ、ｍ）ｑが接続され、上記他方のＴＦＴのソース電極には共通配線２３が接続されている。上記他方のＴＦＴのゲート電極には、走査信号配線Ｇ（ｌ）およびデータ信号配線Ｓ（ｍ）のうちのいずれか一方が接続され、上記一方のＴＦＴのゲート電極には、走査信号配線Ｇ（ｌ）およびデータ信号配線Ｓ（ｍ）のうちの残りの一方が接続されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特にデジタル駆動方式の面積階調表示方法を用いた液晶表示装置に関する。
【０００２】
【従来の技術】
従来のＴＦＴ方式の液晶パネルでは、Ｄ/Ａ変換型のソースドライバを用いて、画素電極にアナログ電圧を印加して、液晶素子の反転を制御している。このような液晶パネルでは、大型化に伴い動画特性（応答速度）、視野角、色の輝度シフトと角度シフト、Ｖ−Ｔ精度及び面内輝度分布の均一性などの問題が大きな障害となっている。これらの問題は、以下の電気的な二つの問題点に起因している。
【０００３】
第１の問題点は、ソースドライバの容量性駆動力と出力精度である。
【０００４】
第２の問題点は、図９に示すように、画素のポジション（ソースドライバに近い画素（画素１）と遠い画素（画素２））によって印加される電圧特性に大きな差が生じる点である。ようするに、液晶パネルに同一ベタを表示させるとき、違うポジションにある画素（画素１および画素２）において、本来ほぼ時間差なく同じ大きさの電圧が印加されるはずだったにもかかわらず、異なる電圧が印加される。そのため、画素２では立ち上がりに時間がかかって液晶の駆動期間が短くなるとともに、充分に充電が行われないという結果になる。
【０００５】
これに対して、特許文献１、特許文献２、および特許文献３では、液晶表示装置において面積階調を用いる構成が開示されている。このように、面積階調を用いる場合、２値駆動方式となっているため、上記第１の問題点を解消することができる。
【０００６】
【特許文献１】
特開平７−２６１１５５号公報（公開日：１９９５年１０月１３日）
【０００７】
【特許文献２】
特開平１０−６８９３１号公報（公開日：１９９８年３月１０日）
【０００８】
【特許文献３】
特開平６−１３８８４４号公報（公開日：１９９４年５月２０日）
【０００９】
【発明が解決しようとする課題】
しかしながら、上記２値駆動方式はアナログ方式の液晶パネルと同様に、“信号電圧がソースラインを通し、画素電極に電圧を印加する”という駆動方式を採用している。したがって、アナログ電圧を印加する液晶パネルと同様に、違うポジションにある画素では、電圧の差が生じるため、立ち上がりにかかる時間が異なるとともに、充電量も異なる。つまり、上記第２の問題点を解消することができない。違うポジションにある画素において液晶が駆動される時間の差は、違うポジションにある画素がソースドライバから異なる距離にあるために生じる。また、違うポジションにある画素において印加される電圧の差は、違うポジションにある画素に印加されるソース駆動電圧のソースラインにあるＲＣ成分の影響による減衰量が、ソースラインの長さによって異なることに起因する。映像データ処理（オーバーシュート）により、液晶パネルの応答速度を向上させることも検討されているが、補正量の設定、例えば、液晶の温度による反転速度の差等の要素を取り入れることが困難となっている。また、面積階調を用いる液晶表示装置では、低輝度映像を表示する時、表示された画像における画素のドット化による不自然感がある。したがって、液晶表示装置において均一な表示を行うことが困難であるという問題がある。
【００１０】
本発明は、上記の問題点に鑑みなされたものであり、その目的は、画像の表示の均一性が改善された液晶表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の液晶表示装置は、上記の課題を解決するために、複数のデータ信号配線と、該データ信号配線と交差する複数の走査信号配線と、上記複数のデータ信号配線と走査信号配線との各交差部分にマトリクス状に配置された複数の画素とを備え、かつ上記画素は２値表示で駆動される複数の副画素を備えてなる液晶表示装置において、上記副画素は、副画素電極と、第１薄層トランジスタと、第２薄層トランジスタとを備えるとともに、所定の電圧が印加されている共通配線に接続されており、第２薄層トランジスタのソース電極およびドレイン電極には、それぞれ、第１薄層トランジスタのドレイン電極および副画素電極が接続され、第１薄層トランジスタのソース電極には共通配線が接続されており、第１薄層トランジスタのゲート電極には、走査信号配線およびデータ信号配線のうちのいずれか一方が接続され、第２薄層トランジスタのゲート電極には、走査信号配線およびデータ信号配線のうちの残りの一方が接続されていることを特徴としている。
【００１２】
上記の構成によれば、第１薄層トランジスタまたは第２薄層トランジスタのゲート電極に、ソース信号またはゲート信号が印加されるとすぐに、第１薄層トランジスタまたは第２薄層トランジスタがオンとなる。これは、第１薄層トランジスタまたは第２薄層トランジスタのゲート電極のインピーダンスが高いためである。このとき、第１薄層トランジスタのソース電極には共通配線により各副画素電極に共通の電圧が印加されているため、副画素電極に共通配線に印加されている電圧を印加することができる。また、データ信号には、データ信号配線駆動回路からデータ信号が印加されるが、ソース信号配線駆動回路からの距離が異なれば、ソース信号配線自身の抵抗等によりソース信号が減衰する場合がある。上記の構成により、この減衰量に影響されることなく副画素電極に共通の電圧を印加することができる。これにより、各副画素電極で同様に充電を行うことができる。
【００１３】
したがって、同一ベタを表示させる場合に、異なる副画素電極においても、同様に共通配線における均一な電圧を印加することができる。そのため、上記異なる副画素電極において、充電をより高速にすることができる。これによって、応答速度をより高速にすることができる。ゆえに、異なる画素においてほぼ均一な表示が可能となる。これにより、液晶表示装置を大型化したとしても、ほぼ均一な表示が可能となる。また、第１トランジスタまたは第２薄層トランジスタのゲート電極のインピーダンスが高いので、データ信号配線の細線化が可能である。
【００１４】
本発明の液晶表示装置は、上記の構成に加えて、上記共通配線は、互いに極性の異なる電圧が印加されている第１の共通配線と第２の共通配線とからなり、第１の共通配線と第２の共通配線とは、それぞれ互いに隣り合う画素における副画素に接続されていることが好ましい。
【００１５】
上記の構成によれば、隣り合う画素では、極性の異なる電圧により表示が行うことができる。これにより、フリッカーの発生を抑制することができる。したがって、液晶表示装置における表示を高画質にすることができる。
【００１６】
本発明の液晶表示装置は、上記の構成に加えて、上記共通配線は、各画素の周囲に設けられたブラックマトリクスと重なるように形成されていることが好ましい。
【００１７】
上記の構成によれば、上記共通配線を、ブラックマトリクスと重なるように形成されているので、各画素が点灯したときの光の透過率の低下を防止することができる。
【００１８】
また、本発明の液晶表示装置は、上記の課題を解決するために、複数のデータ信号配線と、該データ信号配線と交差する複数の走査信号配線と、上記複数のデータ信号配線と走査信号配線との各交差部分にマトリクス状に配置された複数の画素とを備え、かつ上記画素は２値表示で駆動される複数の副画素を備えてなる液晶表示装置において、各副画素から出射される光を、該副画素が備えられている画素の表示領域全体に拡散する光拡散層を有することを特徴としている。
【００１９】
上記の構成によれば、上記光拡散層により各副画素の表示を画素領域全体の表示とすることができる。したがって、１つの副画素のみが点灯（表示）される場合など、画素領域の一部のみが点灯された場合には、画素において点灯されていない部分が生じ、いわゆる表示のドット感が生じてしまうが、上記光拡散層により、ドット感を解消することができる。これにより、液晶表示装置における表示の均一性を向上させることができる。
【００２０】
【発明の実施の形態】
〔実施の形態１〕
本実施の形態にかかる液晶表示装置について、図１および２に基づいて説明すれば以下のとおりである。
【００２１】
本実施の形態の液晶表示装置は、ＴＦＴ(Thin Film Transistor:薄膜トランジスタ)素子を用いたアクティブマトリクス型の液晶表示装置となっている。
【００２２】
上記のアクティブマトリクス型の液晶表示装置は、図１に示すように、一対の透明な図示しない基板の間に液晶が封入されており、画素１０がマトリクス状に配置されている構成である。また、本実施の形態の液晶表示装置は、面積階調を用いて画像の表示を行っている。
【００２３】
一方の基板上には、図１に示すように、走査信号配線駆動回路（図示せず）から与えられる走査信号が順次印加される走査信号配線Ｇ（ｌ）（ｌ＝０，１，２…）と、データ信号配線駆動回路（図示せず）から与えられるデータ信号が順次印加されるデータ信号配線Ｓ（ｍ）（ｍ＝０，１，２…）とが直交配置されている。また、走査信号配線Ｇ（ｌ）とデータ信号配線Ｓ（ｍ）との直交部の近傍に複数のスイッチング素子であるＴＦＴが設けられている。そして、走査信号配線Ｇ（ｌ）とデータ信号配線Ｓ（ｍ）との直交部に上記画素１０（ｌ，ｍ）が構成されている。さらに、上記データ信号配線Ｓ（ｍ）は、複数のデータ信号配線（本実施の形態では、データ信号配線Ｓ（ｍ）０〜Ｓ（ｍ）７の８本）に分割されている。
【００２４】
上記画素１０（ｌ，ｍ）は、さらに複数の副画素電極Ｐ（ｌ、ｍ）ｑ（本実施の形態では、副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７の８個）を備える副画素から構成されている。また、各副画素では、各副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７に対向して透明な導電膜からなる共通電極（図示せず）が設けられている。さらに、共通電極にはコモン信号が印加される図示しない対向共通配線が接続されている。そして、上記の各副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７と対向共通電極とによって、液晶としての液晶容量を確保するためのコンデンサが構成されている。なお、各副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７は、それぞれ階調表示を行えるように、例えば、２のベキ乗に従って等比級数的な面積比を有するように設定されている。
【００２５】
上記副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７には、それぞれ走査信号配線Ｇ（ｌ）からの走査信号および各副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７に対応するデータ信号配線Ｓ（ｍ）０〜Ｓ（ｍ）７からのデータ信号が書き込まれ、副画素が駆動される。そして、上記画素１０（ｌ，ｍ）では、上記副画素電極（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７のうちのデータ信号が書き込まれた個数（駆動される副画素の個数）により、階調表示が行われる。つまり、各画素１０（ｌ，ｍ）を構成する各副画素は、それぞれ、表示および非表示に対応した２値のデータ信号（デジタル信号）が書き込まれ、表示状態にある副画素の面積により階調表示が実現されている。なお、所定の階調表示に応じてデータ信号配線Ｓ（ｍ）に印加されるデータ信号は、所定の階調表示を行うように（所定の階調表示の面積となるように）データ信号配線Ｓ（ｍ）０〜Ｓ（ｍ）７に分割されて印加されている。そして、所定の副画素のみが点灯される。また、本実施の形態における液晶としては、強誘電液晶など、特に液晶反転角の中間状態を無視することができるものが好ましい。
【００２６】
ここで、上記副画素について、１つの副画素を例にとって、図２に基づいてより詳細に説明する。各副画素は、副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７の面積が異なるが、それぞれ対応するデータ信号配線Ｓ（ｍ）０〜Ｓ（ｍ）７が接続されている以外はほぼ同様の構成である。ここでは、副画素電極Ｐ（ｌ，ｍ）ｑ（ｑ＝０、１…、７）を備える副画素について説明する。
【００２７】
各副画素は、図２に示すように、副画素電極Ｐ（ｌ，ｍ）ｑ、２つのＴＦＴ２１・２２を備えている。
【００２８】
より詳細には、ＴＦＴ（第２薄層トランジスタ）２２のドレイン電極は、上記副画素電極Ｐ（ｌ，ｍ）ｑに接続されている。また、ＴＦＴ２２のゲート電極は、データ信号配線Ｓ（ｍ）ｑに接続されている。そして、ＴＦＴ２２のソース電極は、ＴＦＴ２１のドレイン電極に接続されている。また、ＴＦＴ（第１薄層トランジスタ）２１のゲート電極は、走査信号配線Ｇ（ｌ）に接続されている。ＴＦＴ２１のソース電極は、所定の電圧が印加されるＴＦＴ共通配線２３に接続されている。
【００２９】
ここで、上記副画素電極Ｐ（ｌ，ｍ）ｑにデータが書き込まれる（充電される）場合の一例について説明する。
【００３０】
まず、データ信号配線Ｓ（ｍ）ｑにソース信号を印加し、充電される副画素電極Ｐ（（ｌ，ｍ）ｑ）を選択する。つまり、ＴＦＴ２２のゲート電極にソース信号を印加する。このとき、ＴＦＴ共通配線２３には、所定の電圧を印加しておく。つまり、ＴＦＴ２１のソース電極には、所定の電圧を印加しておく。
【００３１】
次いで、走査信号配線Ｇ（ｌ）にゲート信号を印加して、ＴＦＴ２１のゲート電極にゲート信号を印加する。このとき、ＴＦＴ２１のソース電極には、所定の電圧が印加されているため、ＴＦＴ２１のドレイン電極に電圧が印加され、ＴＦＴ２２のソース電極に電圧が印加される。また、ＴＦＴ２２のゲート電極には、ソース信号が印加されているため、ＴＦＴ２２のドレイン電極に電圧が印加される。これにより、副画素電極Ｐ（ｍ）ｑにデータが書きこまれる（充電が行われる）。次いで、走査信号配線Ｇ（ｌ＋１）へと走査信号が順次印加されていく。
【００３２】
上記の構成によれば、ＴＦＴ２２のゲート電極はインピーダンスが高いため、ＴＦＴ２２のゲート電極にソース信号が印加されるとすぐに、ＴＦＴ２２がオンとなる。つまり、副画素電極Ｐ（ｍ）ｑに、ＴＦＴ共通配線２３における均一な電圧を印加することができる。これにより、副画素電極Ｐ（ｍ）ｑにおける充電をより高速に行うことができる。
【００３３】
上記のように、本実施の形態の液晶表示装置では、特に、同一ベタを表示させる場合に、異なる画素における異なる副画素電極において、同様にＴＦＴ共通配線における均一な電圧を印加することができる。つまり、ソースドライバから遠い副画素電極においても、同様の電圧（均一な電圧）を印加することができるため、充電をより高速にすることができる。これによって、応答速度をより高速にすることができる。そのため、異なる副画素電極においても、データ信号配線における過渡特性（抵抗等）にほぼ影響を受けることなく、同様に充電することができる。ゆえに、異なる画素においてほぼ均一な表示が可能となる。これにより、液晶表示装置を大型化したとしても、ほぼ均一な表示が可能となる。
【００３４】
なお、上記の構成では、データ信号配線Ｓ（ｍ）ｑをＴＦＴ２２のゲート電極に接続しており、ＴＦＴ２２のゲート電極のインピーダンスが高いので、このデータ信号配線Ｓ（ｍ）ｑの細線化が可能である。
【００３５】
また、上記ＴＦＴ共通配線２３は、上記画素の周囲に形成されているブラックマトリクスと重なるように形成することが好ましい。これにより、各画素において、点灯した際の透過率の低減を防ぐことができる。
【００３６】
本実施の形態では、ＴＦＴ２２のゲート電極にデータ信号配線が、ＴＦＴ２１のゲート電極に走査信号配線が接続されているが、データ信号配線と走査信号配線とを入れ替えて接続してもよい。
【００３７】
〔実施の形態２〕
ここで、カラー表示を行うことができる液晶表示装置の一例について図２ないし４に基づいて説明する。なお、説明の便宜上、前記実施の形態１にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００３８】
本実施の形態にかかる液晶表示装置は、図３に示すように、前記実施の形態１の液晶表示装置において、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色に対応する３個の前記画素で１個の絵素２４を構成したものである。なお、各画素における副画素は、実施の形態１と同様に、図２に示す構成である。また、本実施の形態では、１個の絵素２４における赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各画素のデータ信号配線により、１個の絵素２４の表示を行う１つのデータ信号配線Ｓ（０）・Ｓ（１）…が構成されている。また、上記液晶表示装置では、１つの走査信号配線に接続されている各画素は、それぞれＴＦＴ共通配線２３が接続されている。これにより、カラー表示を行うことができる。
【００３９】
上記の液晶表示装置における１つの副画素の駆動について図４に基づいて説明する。この図４では、上記絵素２４における１つの副画素を駆動する場合のデータ信号配線、走査信号配線、ＴＦＴ共通配線、対向共通配線における信号波形を示したものである。なお、図４には、電圧の一例を示している。
【００４０】
本実施の形態の液晶表示装置では、図４に示すとおり、ＴＦＴ共通電極に印加される電圧は、走査信号配線に印加される走査信号に応じて（走査期間ごとに）、フレーム反転されている。つまり、ＴＦＴ共通配線に印加する電圧を、所定のフレーム反転周期で対向共通配線に対して電圧の極性を変化させている。また、対向共通配線には、一定の電圧を印加している。
【００４１】
より詳細に駆動方式を説明すると、まず、データ信号配線にソース信号を印加して、図３に示すＴＦＴ２２のゲート電極にソース信号を印加する。このとき、ＴＦＴ共通配線２３には、所定の電圧が印加されており、ＴＦＴ２１のソース電極には、所定の電圧が印加されている。
【００４２】
次いで、ｔ１の期間の後に、走査信号配線Ｇ（０）にゲート信号を印加して、ＴＦＴ２１のゲート電極にゲート信号を印加する。このとき、ＴＦＴ２１のソース電極には、所定の電圧が印加されているため、ＴＦＴ２１のドレイン電極に電圧が印加され、ＴＦＴ２２のソース電極に電圧が印加される。また、ＴＦＴ２２のゲート電極には、ソース信号が印加されているため、ＴＦＴ２２のドレイン電極に電圧が印加される。これにより、副画素電極にデータが書きこまれる（充電が行われる）。
【００４３】
次いで、走査信号配線Ｇ（０）のゲート信号の印加を終了したｔ２の期間の後、ソース信号の印加を終了する。その後、次の走査信号配線Ｇ（１）へと走査信号が走査信号配線Ｇ（０）の印加が終了したｔ３の期間の後、順次印加されていく。
【００４４】
〔実施の形態３〕
ここで、カラー表示を行うことができる液晶表示装置の他の例について図５および図６に基づいて説明する。なお、説明の便宜上、前記実施の形態１および２にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００４５】
本実施の形態にかかる液晶表示装置は、図５に示すように、前記実施の形態２の液晶表示装置と同様に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色に対応する３個の前記画素で１個の絵素２４を構成したものである。このように、各色を表示するためには、副画素電極が形成されていない基板にブラックマスクとＲ、Ｇ、Ｂ、３色のフィルタからなるカラーフィルタを各画素に対応するように設ければよい。また、上記液晶表示装置では、１つの走査信号配線に接続されている各画素は、走査信号配線の方向にＴＦＴ共通配線２３ａおよびＴＦＴ共通配線２３ｂが交互に接続されている。言い換えれば、隣り合う画が異なるＴＦＴ共通配線２３ａ・２３ｂに接続されている。
【００４６】
上記の液晶表示装置における１つの副画素の駆動について図６に基づいて説明する。この図６では、上記絵素２４における１つの副画素を駆動する場合のデータ信号配線、走査信号配線、ＴＦＴ共通配線、対向共通配線における信号波形を示したものである。なお、図６には、電圧の一例を示している。
【００４７】
本実施の形態の液晶表示装置では、図４に示すとおり、ＴＦＴ共通配線２３ａとＴＦＴ共通配線２３ｂとは、それぞれフレームごとに極性の異なる極性の電圧が印加されている。さらに、ＴＦＴ共通電極２３ａ、２３ｂでは、走査信号配線に印加される走査信号に応じて（走査期間ごとに）、フレーム反転が行われている。これにより、隣り合う画素では、極性の異なる電圧により表示が行われており、フリッカーの発生を抑制することができる。したがって、液晶表示装置における表示を高画質にすることができる。
【００４８】
〔実施の形態４〕
本実施の形態にかかる液晶表示装置について、図７に基づいて説明すれば以下のとおりである。なお、説明の便宜上、前記実施の形態１ないし３にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００４９】
本実施の形態の液晶表示装置は、図７に示すように、基板３０に形成されている副画素電極Ｐ１〜４と、上記基板３０に対向する基板３１を備えている。上記基板３１の基板３０の対向する面には、対向電極３２が形成されている。この副画素電極Ｐ１〜４と対向電極３２との間には、図示しない液晶層が設けられている。そして、基板３１の基板３０と対向していない面側には、光拡散層３３が設けられている。
【００５０】
上記光拡散層３３は、各副画素電極Ｐ１〜４が点灯した際に、液晶層を通過する光を各副画素電極Ｐ１〜４からなる画素の領域全体に拡散する層である。これにより、画素における階調表示を、画素の領域全体で行うことができる。
【００５１】
本実施の形態では、各副画素電極Ｐ１〜４を駆動して各副画素を点灯した際に液晶層を通過する光（各副画素から出射される光）を拡散させるように、光拡散層３３は、各副画素電極Ｐ１〜４のそれぞれに対応する複数（本実施の形態では４個）のレンズ部を備えている。
【００５２】
例えば、上記副画素電極Ｐ１〜４のうちの１つが点灯された場合には、画素のおける点灯されていない領域が生じる。つまり、画素の一部のみが点灯されるのみであり、表示のドット感が生じる。しかしながら、上記の光拡散層３３を設けることにより、画素全体が点灯される状態になる（表示面積を増加させることができる）ため、ドット感を解消することができる。そのため、液晶表示装置における表示の均一性を向上させることができる。
【００５３】
なお、本実施の形態では、４個の副画素電極によりなる画素について説明したが、この副画素電極の個数は、６個、８個等に変更することができる。また、副画素電極の構成に応じて、光拡散層のレンズ部の数を変更すればよい。つまり、４ビットの構成だけなく、６ビット、８ビット等に対応する液晶表示装置を構成することも可能である。
【００５４】
上記では、光拡散層を新たに設けているが、基板３１に設けている偏光板と一体化しても、あるいは、カラーフィルタと一体化して形成してもよい。
【００５５】
〔実施の形態５〕
本実施の形態にかかる液晶表示装置について、図８に基づいて説明すれば以下のとおりである。なお、説明の便宜上、前記実施の形態１ないし４にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００５６】
本実施の形態の液晶表示装置は、前記実施の形態４の液晶表示装置において、副画素電極の構成および光拡散層の構成が異なるものである。
【００５７】
より詳細には、図８に示すように、本実施の形態の液晶表示装置における副画素電極Ｐ１ａ〜４ａは、同心長方形の関係となっている。つまり、最も小さい面積である長方形の形状の副画素電極Ｐ１ａを中心に、副画素電極Ｐ２ａが副画素電極Ｐ１ａの周囲に副画素電極Ｐ１ａの領域が開口部となっている長方形の形状となっている。副画素電極Ｐ３ａは、副画素電極Ｐ２ａの周囲に、副画素電極Ｐ１ａおよびＰ２ａの領域が開口部となっている長方形の形状となっている。さらに、副画素電極Ｐ４ａは、副画素電極Ｐ３ａの周囲に、副画素電極Ｐ１ａ〜Ｐ３ａの領域が開口部となっている長方形の形状となっている構成である。
【００５８】
また、本実施の形態における光拡散層３３ａは、各副画素電極Ｐ１ａ〜４ａに対応する１つのレンズ部を備えている。この光拡散層３３ａにより、各副画素電極Ｐ１ａ〜４ａが点灯した際に液晶層を通過する光を副画素電極Ｐ１ａ〜Ｐ４ａからなる画素領域の全体に拡散させることができる。このレンズ部は、副画素電極Ｐ１ａ〜４ａが同心長方形の形状になっているため、１つにすることができる。
【００５９】
なお、本実施の形態においても、副画素電極の個数は、６個、８個等に変更することができる。また、副画素電極の構成に応じて、光拡散層のレンズ部の数を変更すればよい。つまり、４ビットの構成だけなく、６ビット、８ビット等に対応する液晶表示装置を構成することも可能である。
【００６０】
【発明の効果】
本発明の液晶表示装置は、以上のように、データ信号配線駆動回路からデータ信号が印加される複数のデータ信号配線と、該データ信号配線と交差する走査信号配線駆動回路から走査信号が印加される複数の走査信号配線とを有し、上記複数のデータ信号配線と走査信号配線との各交差部分にマトリクス状に配置された複数の画素を備え、かつ上記画素は２値表示で駆動される複数の副画素を備える、液晶表示装置において、上記副画素は、副画素電極と、第１薄層トランジスタと、第２薄層トランジスタとを備えるとともに、所定の電圧が印加されている共通配線に接続されており、第２薄層トランジスタのソース電極およびドレイン電極には、それぞれ、第１薄層トランジスタのドレイン電極および副画素電極が接続され、第１薄層トランジスタのソース電極には共通配線が接続されており、第１薄層トランジスタのゲート電極には、走査信号配線およびデータ信号配線のうちのいずれか一方が接続され、第２薄層トランジスタのゲート電極には、走査信号配線およびデータ信号配線のうちの残りの一方が接続されている構成である。
【００６１】
上記の構成によれば、第１薄層トランジスタのソース電極には共通配線により各副画素電極に共通の電圧が印加されているため、副画素電極に共通配線に印加されている電圧を印加することができる。また、データ信号には、データ信号配線駆動回路からデータ信号が印加されるが、ソース信号配線駆動回路からの距離が異なれば、ソース信号配線自身の抵抗等によりソース信号が減衰する場合がある。上記の構成により、この減衰量にほぼ影響されることなく副画素電極に共通の電圧を印加することができる。これにより、各副画素電極で同様に充電を行うことができる。
【００６２】
したがって、同一ベタを表示させる場合に、異なる副画素電極においても、同様に共通配線における高い電圧を印加することができる。そのため、上記異なる副画素電極において、充電をより高速にすることができるとともに、応答速度をより高速にすることができる。ゆえに、異なる画素においてほぼ均一な表示が可能となる。これにより、液晶表示装置を大型化したとしても、ほぼ均一な表示が可能となるという効果を奏する。また、第１トランジスタまたは第２薄層トランジスタのゲート電極のインピーダンスが高いので、データ信号配線の細線化が可能である。
【００６３】
本発明の液晶表示装置は、上記の構成に加えて、上記共通配線は、互いに極性の異なる電圧が印加されている第１の共通配線と第２の共通配線とからなり、第１の共通配線と第２の共通配線とは、それぞれ互いに隣り合う画素における副画素に接続されていることが好ましい。
【００６４】
上記の構成によれば、隣り合う画素では、極性の異なる電圧により表示が行うことができる。これにより、フリッカーの発生を抑制することができる。したがって、液晶表示装置における表示を高画質にすることができるという効果を奏する。
【００６５】
本発明の液晶表示装置は、上記の構成に加えて、上記共通配線は、各画素の周囲に設けられたブラックマトリクスと重なるように形成されていることが好ましい。
【００６６】
上記の構成によれば、上記共通配線を、ブラックマトリクスと重なるように形成されているので、各画素が点灯したときの光の透過率の低下を防止することができるという効果を奏する。
【００６７】
また、本発明の液晶表示装置は、上記の課題を解決するために、複数のデータ信号配線と、該データ信号配線と交差する複数の走査信号配線と、上記複数のデータ信号配線と走査信号配線との各交差部分にマトリクス状に配置された複数の画素とを備え、かつ上記画素は２値表示で駆動される複数の副画素を備えてなる液晶表示装置において、各副画素から出射される光を、該副画素が備えられている画素の表示領域全体に拡散する光拡散層を有する構成である。
【００６８】
上記の構成によれば、上記光拡散層により各副画素の表示を画素領域全体の表示とすることができる。したがって、１つの副画素のみが点灯（表示）される場合など、画素領域の一部のみが点灯された場合には、画素において点灯されていない部分が生じ、いわゆる表示のドット感が生じてしまうが、上記光拡散層により、ドット感を解消することができるという効果を奏する。これにより、液晶表示装置における表示の均一性を向上させることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる液晶表示装置が備えている画素構成を示す平面図である。
【図２】図１の画素における１つの副画素の構成を示す平面図である。
【図３】本発明の他の実施形態にかかる液晶表示装置の画素構成を示す平面図である。
【図４】図３の液晶表示装置における各画素を駆動する際の各配線に印加する信号の波形図である。
【図５】本発明の他の実施形態にかかる液晶表示装置の画素構成を示す平面図である。
【図６】図４の液晶表示装置における各画素を駆動する際の各配線に印加する信号の波形図である。
【図７】本発明のさらに他の実施形態にかかる液晶表示装置の要部の断面図および画素電極の平面図である。
【図８】本発明のさらに他の実施形態にかかる液晶表示装置の要部の断面図およびＧ疎電極の平面図である。
【図９】従来のマトリクス型液晶表示装置の概略の構成を示す平面図と、該液晶表示装置における画素１、２におけるソースドライバから印加されるソース信号の波形図である。
【符号の説明】
１０ 画素
２１ ＴＦＴ
２２ ＴＦＴ
２３ ＴＦＴ共通配線
２３ａ ＴＦＴ共通配線
２３ｂ ＴＦＴ共通配線
２４ 絵素
３３ 光拡散層
３３ａ 光拡散層
Ｇ 走査信号配線
Ｓ データ信号配線
Ｐ 副画素電極
【発明の属する技術分野】
本発明は、液晶表示装置に関し、特にデジタル駆動方式の面積階調表示方法を用いた液晶表示装置に関する。
【０００２】
【従来の技術】
従来のＴＦＴ方式の液晶パネルでは、Ｄ/Ａ変換型のソースドライバを用いて、画素電極にアナログ電圧を印加して、液晶素子の反転を制御している。このような液晶パネルでは、大型化に伴い動画特性（応答速度）、視野角、色の輝度シフトと角度シフト、Ｖ−Ｔ精度及び面内輝度分布の均一性などの問題が大きな障害となっている。これらの問題は、以下の電気的な二つの問題点に起因している。
【０００３】
第１の問題点は、ソースドライバの容量性駆動力と出力精度である。
【０００４】
第２の問題点は、図９に示すように、画素のポジション（ソースドライバに近い画素（画素１）と遠い画素（画素２））によって印加される電圧特性に大きな差が生じる点である。ようするに、液晶パネルに同一ベタを表示させるとき、違うポジションにある画素（画素１および画素２）において、本来ほぼ時間差なく同じ大きさの電圧が印加されるはずだったにもかかわらず、異なる電圧が印加される。そのため、画素２では立ち上がりに時間がかかって液晶の駆動期間が短くなるとともに、充分に充電が行われないという結果になる。
【０００５】
これに対して、特許文献１、特許文献２、および特許文献３では、液晶表示装置において面積階調を用いる構成が開示されている。このように、面積階調を用いる場合、２値駆動方式となっているため、上記第１の問題点を解消することができる。
【０００６】
【特許文献１】
特開平７−２６１１５５号公報（公開日：１９９５年１０月１３日）
【０００７】
【特許文献２】
特開平１０−６８９３１号公報（公開日：１９９８年３月１０日）
【０００８】
【特許文献３】
特開平６−１３８８４４号公報（公開日：１９９４年５月２０日）
【０００９】
【発明が解決しようとする課題】
しかしながら、上記２値駆動方式はアナログ方式の液晶パネルと同様に、“信号電圧がソースラインを通し、画素電極に電圧を印加する”という駆動方式を採用している。したがって、アナログ電圧を印加する液晶パネルと同様に、違うポジションにある画素では、電圧の差が生じるため、立ち上がりにかかる時間が異なるとともに、充電量も異なる。つまり、上記第２の問題点を解消することができない。違うポジションにある画素において液晶が駆動される時間の差は、違うポジションにある画素がソースドライバから異なる距離にあるために生じる。また、違うポジションにある画素において印加される電圧の差は、違うポジションにある画素に印加されるソース駆動電圧のソースラインにあるＲＣ成分の影響による減衰量が、ソースラインの長さによって異なることに起因する。映像データ処理（オーバーシュート）により、液晶パネルの応答速度を向上させることも検討されているが、補正量の設定、例えば、液晶の温度による反転速度の差等の要素を取り入れることが困難となっている。また、面積階調を用いる液晶表示装置では、低輝度映像を表示する時、表示された画像における画素のドット化による不自然感がある。したがって、液晶表示装置において均一な表示を行うことが困難であるという問題がある。
【００１０】
本発明は、上記の問題点に鑑みなされたものであり、その目的は、画像の表示の均一性が改善された液晶表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の液晶表示装置は、上記の課題を解決するために、複数のデータ信号配線と、該データ信号配線と交差する複数の走査信号配線と、上記複数のデータ信号配線と走査信号配線との各交差部分にマトリクス状に配置された複数の画素とを備え、かつ上記画素は２値表示で駆動される複数の副画素を備えてなる液晶表示装置において、上記副画素は、副画素電極と、第１薄層トランジスタと、第２薄層トランジスタとを備えるとともに、所定の電圧が印加されている共通配線に接続されており、第２薄層トランジスタのソース電極およびドレイン電極には、それぞれ、第１薄層トランジスタのドレイン電極および副画素電極が接続され、第１薄層トランジスタのソース電極には共通配線が接続されており、第１薄層トランジスタのゲート電極には、走査信号配線およびデータ信号配線のうちのいずれか一方が接続され、第２薄層トランジスタのゲート電極には、走査信号配線およびデータ信号配線のうちの残りの一方が接続されていることを特徴としている。
【００１２】
上記の構成によれば、第１薄層トランジスタまたは第２薄層トランジスタのゲート電極に、ソース信号またはゲート信号が印加されるとすぐに、第１薄層トランジスタまたは第２薄層トランジスタがオンとなる。これは、第１薄層トランジスタまたは第２薄層トランジスタのゲート電極のインピーダンスが高いためである。このとき、第１薄層トランジスタのソース電極には共通配線により各副画素電極に共通の電圧が印加されているため、副画素電極に共通配線に印加されている電圧を印加することができる。また、データ信号には、データ信号配線駆動回路からデータ信号が印加されるが、ソース信号配線駆動回路からの距離が異なれば、ソース信号配線自身の抵抗等によりソース信号が減衰する場合がある。上記の構成により、この減衰量に影響されることなく副画素電極に共通の電圧を印加することができる。これにより、各副画素電極で同様に充電を行うことができる。
【００１３】
したがって、同一ベタを表示させる場合に、異なる副画素電極においても、同様に共通配線における均一な電圧を印加することができる。そのため、上記異なる副画素電極において、充電をより高速にすることができる。これによって、応答速度をより高速にすることができる。ゆえに、異なる画素においてほぼ均一な表示が可能となる。これにより、液晶表示装置を大型化したとしても、ほぼ均一な表示が可能となる。また、第１トランジスタまたは第２薄層トランジスタのゲート電極のインピーダンスが高いので、データ信号配線の細線化が可能である。
【００１４】
本発明の液晶表示装置は、上記の構成に加えて、上記共通配線は、互いに極性の異なる電圧が印加されている第１の共通配線と第２の共通配線とからなり、第１の共通配線と第２の共通配線とは、それぞれ互いに隣り合う画素における副画素に接続されていることが好ましい。
【００１５】
上記の構成によれば、隣り合う画素では、極性の異なる電圧により表示が行うことができる。これにより、フリッカーの発生を抑制することができる。したがって、液晶表示装置における表示を高画質にすることができる。
【００１６】
本発明の液晶表示装置は、上記の構成に加えて、上記共通配線は、各画素の周囲に設けられたブラックマトリクスと重なるように形成されていることが好ましい。
【００１７】
上記の構成によれば、上記共通配線を、ブラックマトリクスと重なるように形成されているので、各画素が点灯したときの光の透過率の低下を防止することができる。
【００１８】
また、本発明の液晶表示装置は、上記の課題を解決するために、複数のデータ信号配線と、該データ信号配線と交差する複数の走査信号配線と、上記複数のデータ信号配線と走査信号配線との各交差部分にマトリクス状に配置された複数の画素とを備え、かつ上記画素は２値表示で駆動される複数の副画素を備えてなる液晶表示装置において、各副画素から出射される光を、該副画素が備えられている画素の表示領域全体に拡散する光拡散層を有することを特徴としている。
【００１９】
上記の構成によれば、上記光拡散層により各副画素の表示を画素領域全体の表示とすることができる。したがって、１つの副画素のみが点灯（表示）される場合など、画素領域の一部のみが点灯された場合には、画素において点灯されていない部分が生じ、いわゆる表示のドット感が生じてしまうが、上記光拡散層により、ドット感を解消することができる。これにより、液晶表示装置における表示の均一性を向上させることができる。
【００２０】
【発明の実施の形態】
〔実施の形態１〕
本実施の形態にかかる液晶表示装置について、図１および２に基づいて説明すれば以下のとおりである。
【００２１】
本実施の形態の液晶表示装置は、ＴＦＴ(Thin Film Transistor:薄膜トランジスタ)素子を用いたアクティブマトリクス型の液晶表示装置となっている。
【００２２】
上記のアクティブマトリクス型の液晶表示装置は、図１に示すように、一対の透明な図示しない基板の間に液晶が封入されており、画素１０がマトリクス状に配置されている構成である。また、本実施の形態の液晶表示装置は、面積階調を用いて画像の表示を行っている。
【００２３】
一方の基板上には、図１に示すように、走査信号配線駆動回路（図示せず）から与えられる走査信号が順次印加される走査信号配線Ｇ（ｌ）（ｌ＝０，１，２…）と、データ信号配線駆動回路（図示せず）から与えられるデータ信号が順次印加されるデータ信号配線Ｓ（ｍ）（ｍ＝０，１，２…）とが直交配置されている。また、走査信号配線Ｇ（ｌ）とデータ信号配線Ｓ（ｍ）との直交部の近傍に複数のスイッチング素子であるＴＦＴが設けられている。そして、走査信号配線Ｇ（ｌ）とデータ信号配線Ｓ（ｍ）との直交部に上記画素１０（ｌ，ｍ）が構成されている。さらに、上記データ信号配線Ｓ（ｍ）は、複数のデータ信号配線（本実施の形態では、データ信号配線Ｓ（ｍ）０〜Ｓ（ｍ）７の８本）に分割されている。
【００２４】
上記画素１０（ｌ，ｍ）は、さらに複数の副画素電極Ｐ（ｌ、ｍ）ｑ（本実施の形態では、副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７の８個）を備える副画素から構成されている。また、各副画素では、各副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７に対向して透明な導電膜からなる共通電極（図示せず）が設けられている。さらに、共通電極にはコモン信号が印加される図示しない対向共通配線が接続されている。そして、上記の各副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７と対向共通電極とによって、液晶としての液晶容量を確保するためのコンデンサが構成されている。なお、各副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７は、それぞれ階調表示を行えるように、例えば、２のベキ乗に従って等比級数的な面積比を有するように設定されている。
【００２５】
上記副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７には、それぞれ走査信号配線Ｇ（ｌ）からの走査信号および各副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７に対応するデータ信号配線Ｓ（ｍ）０〜Ｓ（ｍ）７からのデータ信号が書き込まれ、副画素が駆動される。そして、上記画素１０（ｌ，ｍ）では、上記副画素電極（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７のうちのデータ信号が書き込まれた個数（駆動される副画素の個数）により、階調表示が行われる。つまり、各画素１０（ｌ，ｍ）を構成する各副画素は、それぞれ、表示および非表示に対応した２値のデータ信号（デジタル信号）が書き込まれ、表示状態にある副画素の面積により階調表示が実現されている。なお、所定の階調表示に応じてデータ信号配線Ｓ（ｍ）に印加されるデータ信号は、所定の階調表示を行うように（所定の階調表示の面積となるように）データ信号配線Ｓ（ｍ）０〜Ｓ（ｍ）７に分割されて印加されている。そして、所定の副画素のみが点灯される。また、本実施の形態における液晶としては、強誘電液晶など、特に液晶反転角の中間状態を無視することができるものが好ましい。
【００２６】
ここで、上記副画素について、１つの副画素を例にとって、図２に基づいてより詳細に説明する。各副画素は、副画素電極Ｐ（ｌ，ｍ）０〜Ｐ（ｌ，ｍ）７の面積が異なるが、それぞれ対応するデータ信号配線Ｓ（ｍ）０〜Ｓ（ｍ）７が接続されている以外はほぼ同様の構成である。ここでは、副画素電極Ｐ（ｌ，ｍ）ｑ（ｑ＝０、１…、７）を備える副画素について説明する。
【００２７】
各副画素は、図２に示すように、副画素電極Ｐ（ｌ，ｍ）ｑ、２つのＴＦＴ２１・２２を備えている。
【００２８】
より詳細には、ＴＦＴ（第２薄層トランジスタ）２２のドレイン電極は、上記副画素電極Ｐ（ｌ，ｍ）ｑに接続されている。また、ＴＦＴ２２のゲート電極は、データ信号配線Ｓ（ｍ）ｑに接続されている。そして、ＴＦＴ２２のソース電極は、ＴＦＴ２１のドレイン電極に接続されている。また、ＴＦＴ（第１薄層トランジスタ）２１のゲート電極は、走査信号配線Ｇ（ｌ）に接続されている。ＴＦＴ２１のソース電極は、所定の電圧が印加されるＴＦＴ共通配線２３に接続されている。
【００２９】
ここで、上記副画素電極Ｐ（ｌ，ｍ）ｑにデータが書き込まれる（充電される）場合の一例について説明する。
【００３０】
まず、データ信号配線Ｓ（ｍ）ｑにソース信号を印加し、充電される副画素電極Ｐ（（ｌ，ｍ）ｑ）を選択する。つまり、ＴＦＴ２２のゲート電極にソース信号を印加する。このとき、ＴＦＴ共通配線２３には、所定の電圧を印加しておく。つまり、ＴＦＴ２１のソース電極には、所定の電圧を印加しておく。
【００３１】
次いで、走査信号配線Ｇ（ｌ）にゲート信号を印加して、ＴＦＴ２１のゲート電極にゲート信号を印加する。このとき、ＴＦＴ２１のソース電極には、所定の電圧が印加されているため、ＴＦＴ２１のドレイン電極に電圧が印加され、ＴＦＴ２２のソース電極に電圧が印加される。また、ＴＦＴ２２のゲート電極には、ソース信号が印加されているため、ＴＦＴ２２のドレイン電極に電圧が印加される。これにより、副画素電極Ｐ（ｍ）ｑにデータが書きこまれる（充電が行われる）。次いで、走査信号配線Ｇ（ｌ＋１）へと走査信号が順次印加されていく。
【００３２】
上記の構成によれば、ＴＦＴ２２のゲート電極はインピーダンスが高いため、ＴＦＴ２２のゲート電極にソース信号が印加されるとすぐに、ＴＦＴ２２がオンとなる。つまり、副画素電極Ｐ（ｍ）ｑに、ＴＦＴ共通配線２３における均一な電圧を印加することができる。これにより、副画素電極Ｐ（ｍ）ｑにおける充電をより高速に行うことができる。
【００３３】
上記のように、本実施の形態の液晶表示装置では、特に、同一ベタを表示させる場合に、異なる画素における異なる副画素電極において、同様にＴＦＴ共通配線における均一な電圧を印加することができる。つまり、ソースドライバから遠い副画素電極においても、同様の電圧（均一な電圧）を印加することができるため、充電をより高速にすることができる。これによって、応答速度をより高速にすることができる。そのため、異なる副画素電極においても、データ信号配線における過渡特性（抵抗等）にほぼ影響を受けることなく、同様に充電することができる。ゆえに、異なる画素においてほぼ均一な表示が可能となる。これにより、液晶表示装置を大型化したとしても、ほぼ均一な表示が可能となる。
【００３４】
なお、上記の構成では、データ信号配線Ｓ（ｍ）ｑをＴＦＴ２２のゲート電極に接続しており、ＴＦＴ２２のゲート電極のインピーダンスが高いので、このデータ信号配線Ｓ（ｍ）ｑの細線化が可能である。
【００３５】
また、上記ＴＦＴ共通配線２３は、上記画素の周囲に形成されているブラックマトリクスと重なるように形成することが好ましい。これにより、各画素において、点灯した際の透過率の低減を防ぐことができる。
【００３６】
本実施の形態では、ＴＦＴ２２のゲート電極にデータ信号配線が、ＴＦＴ２１のゲート電極に走査信号配線が接続されているが、データ信号配線と走査信号配線とを入れ替えて接続してもよい。
【００３７】
〔実施の形態２〕
ここで、カラー表示を行うことができる液晶表示装置の一例について図２ないし４に基づいて説明する。なお、説明の便宜上、前記実施の形態１にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００３８】
本実施の形態にかかる液晶表示装置は、図３に示すように、前記実施の形態１の液晶表示装置において、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色に対応する３個の前記画素で１個の絵素２４を構成したものである。なお、各画素における副画素は、実施の形態１と同様に、図２に示す構成である。また、本実施の形態では、１個の絵素２４における赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各画素のデータ信号配線により、１個の絵素２４の表示を行う１つのデータ信号配線Ｓ（０）・Ｓ（１）…が構成されている。また、上記液晶表示装置では、１つの走査信号配線に接続されている各画素は、それぞれＴＦＴ共通配線２３が接続されている。これにより、カラー表示を行うことができる。
【００３９】
上記の液晶表示装置における１つの副画素の駆動について図４に基づいて説明する。この図４では、上記絵素２４における１つの副画素を駆動する場合のデータ信号配線、走査信号配線、ＴＦＴ共通配線、対向共通配線における信号波形を示したものである。なお、図４には、電圧の一例を示している。
【００４０】
本実施の形態の液晶表示装置では、図４に示すとおり、ＴＦＴ共通電極に印加される電圧は、走査信号配線に印加される走査信号に応じて（走査期間ごとに）、フレーム反転されている。つまり、ＴＦＴ共通配線に印加する電圧を、所定のフレーム反転周期で対向共通配線に対して電圧の極性を変化させている。また、対向共通配線には、一定の電圧を印加している。
【００４１】
より詳細に駆動方式を説明すると、まず、データ信号配線にソース信号を印加して、図３に示すＴＦＴ２２のゲート電極にソース信号を印加する。このとき、ＴＦＴ共通配線２３には、所定の電圧が印加されており、ＴＦＴ２１のソース電極には、所定の電圧が印加されている。
【００４２】
次いで、ｔ１の期間の後に、走査信号配線Ｇ（０）にゲート信号を印加して、ＴＦＴ２１のゲート電極にゲート信号を印加する。このとき、ＴＦＴ２１のソース電極には、所定の電圧が印加されているため、ＴＦＴ２１のドレイン電極に電圧が印加され、ＴＦＴ２２のソース電極に電圧が印加される。また、ＴＦＴ２２のゲート電極には、ソース信号が印加されているため、ＴＦＴ２２のドレイン電極に電圧が印加される。これにより、副画素電極にデータが書きこまれる（充電が行われる）。
【００４３】
次いで、走査信号配線Ｇ（０）のゲート信号の印加を終了したｔ２の期間の後、ソース信号の印加を終了する。その後、次の走査信号配線Ｇ（１）へと走査信号が走査信号配線Ｇ（０）の印加が終了したｔ３の期間の後、順次印加されていく。
【００４４】
〔実施の形態３〕
ここで、カラー表示を行うことができる液晶表示装置の他の例について図５および図６に基づいて説明する。なお、説明の便宜上、前記実施の形態１および２にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００４５】
本実施の形態にかかる液晶表示装置は、図５に示すように、前記実施の形態２の液晶表示装置と同様に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色に対応する３個の前記画素で１個の絵素２４を構成したものである。このように、各色を表示するためには、副画素電極が形成されていない基板にブラックマスクとＲ、Ｇ、Ｂ、３色のフィルタからなるカラーフィルタを各画素に対応するように設ければよい。また、上記液晶表示装置では、１つの走査信号配線に接続されている各画素は、走査信号配線の方向にＴＦＴ共通配線２３ａおよびＴＦＴ共通配線２３ｂが交互に接続されている。言い換えれば、隣り合う画が異なるＴＦＴ共通配線２３ａ・２３ｂに接続されている。
【００４６】
上記の液晶表示装置における１つの副画素の駆動について図６に基づいて説明する。この図６では、上記絵素２４における１つの副画素を駆動する場合のデータ信号配線、走査信号配線、ＴＦＴ共通配線、対向共通配線における信号波形を示したものである。なお、図６には、電圧の一例を示している。
【００４７】
本実施の形態の液晶表示装置では、図４に示すとおり、ＴＦＴ共通配線２３ａとＴＦＴ共通配線２３ｂとは、それぞれフレームごとに極性の異なる極性の電圧が印加されている。さらに、ＴＦＴ共通電極２３ａ、２３ｂでは、走査信号配線に印加される走査信号に応じて（走査期間ごとに）、フレーム反転が行われている。これにより、隣り合う画素では、極性の異なる電圧により表示が行われており、フリッカーの発生を抑制することができる。したがって、液晶表示装置における表示を高画質にすることができる。
【００４８】
〔実施の形態４〕
本実施の形態にかかる液晶表示装置について、図７に基づいて説明すれば以下のとおりである。なお、説明の便宜上、前記実施の形態１ないし３にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００４９】
本実施の形態の液晶表示装置は、図７に示すように、基板３０に形成されている副画素電極Ｐ１〜４と、上記基板３０に対向する基板３１を備えている。上記基板３１の基板３０の対向する面には、対向電極３２が形成されている。この副画素電極Ｐ１〜４と対向電極３２との間には、図示しない液晶層が設けられている。そして、基板３１の基板３０と対向していない面側には、光拡散層３３が設けられている。
【００５０】
上記光拡散層３３は、各副画素電極Ｐ１〜４が点灯した際に、液晶層を通過する光を各副画素電極Ｐ１〜４からなる画素の領域全体に拡散する層である。これにより、画素における階調表示を、画素の領域全体で行うことができる。
【００５１】
本実施の形態では、各副画素電極Ｐ１〜４を駆動して各副画素を点灯した際に液晶層を通過する光（各副画素から出射される光）を拡散させるように、光拡散層３３は、各副画素電極Ｐ１〜４のそれぞれに対応する複数（本実施の形態では４個）のレンズ部を備えている。
【００５２】
例えば、上記副画素電極Ｐ１〜４のうちの１つが点灯された場合には、画素のおける点灯されていない領域が生じる。つまり、画素の一部のみが点灯されるのみであり、表示のドット感が生じる。しかしながら、上記の光拡散層３３を設けることにより、画素全体が点灯される状態になる（表示面積を増加させることができる）ため、ドット感を解消することができる。そのため、液晶表示装置における表示の均一性を向上させることができる。
【００５３】
なお、本実施の形態では、４個の副画素電極によりなる画素について説明したが、この副画素電極の個数は、６個、８個等に変更することができる。また、副画素電極の構成に応じて、光拡散層のレンズ部の数を変更すればよい。つまり、４ビットの構成だけなく、６ビット、８ビット等に対応する液晶表示装置を構成することも可能である。
【００５４】
上記では、光拡散層を新たに設けているが、基板３１に設けている偏光板と一体化しても、あるいは、カラーフィルタと一体化して形成してもよい。
【００５５】
〔実施の形態５〕
本実施の形態にかかる液晶表示装置について、図８に基づいて説明すれば以下のとおりである。なお、説明の便宜上、前記実施の形態１ないし４にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【００５６】
本実施の形態の液晶表示装置は、前記実施の形態４の液晶表示装置において、副画素電極の構成および光拡散層の構成が異なるものである。
【００５７】
より詳細には、図８に示すように、本実施の形態の液晶表示装置における副画素電極Ｐ１ａ〜４ａは、同心長方形の関係となっている。つまり、最も小さい面積である長方形の形状の副画素電極Ｐ１ａを中心に、副画素電極Ｐ２ａが副画素電極Ｐ１ａの周囲に副画素電極Ｐ１ａの領域が開口部となっている長方形の形状となっている。副画素電極Ｐ３ａは、副画素電極Ｐ２ａの周囲に、副画素電極Ｐ１ａおよびＰ２ａの領域が開口部となっている長方形の形状となっている。さらに、副画素電極Ｐ４ａは、副画素電極Ｐ３ａの周囲に、副画素電極Ｐ１ａ〜Ｐ３ａの領域が開口部となっている長方形の形状となっている構成である。
【００５８】
また、本実施の形態における光拡散層３３ａは、各副画素電極Ｐ１ａ〜４ａに対応する１つのレンズ部を備えている。この光拡散層３３ａにより、各副画素電極Ｐ１ａ〜４ａが点灯した際に液晶層を通過する光を副画素電極Ｐ１ａ〜Ｐ４ａからなる画素領域の全体に拡散させることができる。このレンズ部は、副画素電極Ｐ１ａ〜４ａが同心長方形の形状になっているため、１つにすることができる。
【００５９】
なお、本実施の形態においても、副画素電極の個数は、６個、８個等に変更することができる。また、副画素電極の構成に応じて、光拡散層のレンズ部の数を変更すればよい。つまり、４ビットの構成だけなく、６ビット、８ビット等に対応する液晶表示装置を構成することも可能である。
【００６０】
【発明の効果】
本発明の液晶表示装置は、以上のように、データ信号配線駆動回路からデータ信号が印加される複数のデータ信号配線と、該データ信号配線と交差する走査信号配線駆動回路から走査信号が印加される複数の走査信号配線とを有し、上記複数のデータ信号配線と走査信号配線との各交差部分にマトリクス状に配置された複数の画素を備え、かつ上記画素は２値表示で駆動される複数の副画素を備える、液晶表示装置において、上記副画素は、副画素電極と、第１薄層トランジスタと、第２薄層トランジスタとを備えるとともに、所定の電圧が印加されている共通配線に接続されており、第２薄層トランジスタのソース電極およびドレイン電極には、それぞれ、第１薄層トランジスタのドレイン電極および副画素電極が接続され、第１薄層トランジスタのソース電極には共通配線が接続されており、第１薄層トランジスタのゲート電極には、走査信号配線およびデータ信号配線のうちのいずれか一方が接続され、第２薄層トランジスタのゲート電極には、走査信号配線およびデータ信号配線のうちの残りの一方が接続されている構成である。
【００６１】
上記の構成によれば、第１薄層トランジスタのソース電極には共通配線により各副画素電極に共通の電圧が印加されているため、副画素電極に共通配線に印加されている電圧を印加することができる。また、データ信号には、データ信号配線駆動回路からデータ信号が印加されるが、ソース信号配線駆動回路からの距離が異なれば、ソース信号配線自身の抵抗等によりソース信号が減衰する場合がある。上記の構成により、この減衰量にほぼ影響されることなく副画素電極に共通の電圧を印加することができる。これにより、各副画素電極で同様に充電を行うことができる。
【００６２】
したがって、同一ベタを表示させる場合に、異なる副画素電極においても、同様に共通配線における高い電圧を印加することができる。そのため、上記異なる副画素電極において、充電をより高速にすることができるとともに、応答速度をより高速にすることができる。ゆえに、異なる画素においてほぼ均一な表示が可能となる。これにより、液晶表示装置を大型化したとしても、ほぼ均一な表示が可能となるという効果を奏する。また、第１トランジスタまたは第２薄層トランジスタのゲート電極のインピーダンスが高いので、データ信号配線の細線化が可能である。
【００６３】
本発明の液晶表示装置は、上記の構成に加えて、上記共通配線は、互いに極性の異なる電圧が印加されている第１の共通配線と第２の共通配線とからなり、第１の共通配線と第２の共通配線とは、それぞれ互いに隣り合う画素における副画素に接続されていることが好ましい。
【００６４】
上記の構成によれば、隣り合う画素では、極性の異なる電圧により表示が行うことができる。これにより、フリッカーの発生を抑制することができる。したがって、液晶表示装置における表示を高画質にすることができるという効果を奏する。
【００６５】
本発明の液晶表示装置は、上記の構成に加えて、上記共通配線は、各画素の周囲に設けられたブラックマトリクスと重なるように形成されていることが好ましい。
【００６６】
上記の構成によれば、上記共通配線を、ブラックマトリクスと重なるように形成されているので、各画素が点灯したときの光の透過率の低下を防止することができるという効果を奏する。
【００６７】
また、本発明の液晶表示装置は、上記の課題を解決するために、複数のデータ信号配線と、該データ信号配線と交差する複数の走査信号配線と、上記複数のデータ信号配線と走査信号配線との各交差部分にマトリクス状に配置された複数の画素とを備え、かつ上記画素は２値表示で駆動される複数の副画素を備えてなる液晶表示装置において、各副画素から出射される光を、該副画素が備えられている画素の表示領域全体に拡散する光拡散層を有する構成である。
【００６８】
上記の構成によれば、上記光拡散層により各副画素の表示を画素領域全体の表示とすることができる。したがって、１つの副画素のみが点灯（表示）される場合など、画素領域の一部のみが点灯された場合には、画素において点灯されていない部分が生じ、いわゆる表示のドット感が生じてしまうが、上記光拡散層により、ドット感を解消することができるという効果を奏する。これにより、液晶表示装置における表示の均一性を向上させることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかる液晶表示装置が備えている画素構成を示す平面図である。
【図２】図１の画素における１つの副画素の構成を示す平面図である。
【図３】本発明の他の実施形態にかかる液晶表示装置の画素構成を示す平面図である。
【図４】図３の液晶表示装置における各画素を駆動する際の各配線に印加する信号の波形図である。
【図５】本発明の他の実施形態にかかる液晶表示装置の画素構成を示す平面図である。
【図６】図４の液晶表示装置における各画素を駆動する際の各配線に印加する信号の波形図である。
【図７】本発明のさらに他の実施形態にかかる液晶表示装置の要部の断面図および画素電極の平面図である。
【図８】本発明のさらに他の実施形態にかかる液晶表示装置の要部の断面図およびＧ疎電極の平面図である。
【図９】従来のマトリクス型液晶表示装置の概略の構成を示す平面図と、該液晶表示装置における画素１、２におけるソースドライバから印加されるソース信号の波形図である。
【符号の説明】
１０ 画素
２１ ＴＦＴ
２２ ＴＦＴ
２３ ＴＦＴ共通配線
２３ａ ＴＦＴ共通配線
２３ｂ ＴＦＴ共通配線
２４ 絵素
３３ 光拡散層
３３ａ 光拡散層
Ｇ 走査信号配線
Ｓ データ信号配線
Ｐ 副画素電極
Claims (4)
- 複数のデータ信号配線と、該データ信号配線と交差する複数の走査信号配線と、上記複数のデータ信号配線と走査信号配線との各交差部分にマトリクス状に配置された複数の画素とを備え、かつ上記画素は２値表示で駆動される複数の副画素を備えてなる液晶表示装置において、
上記副画素は、副画素電極と、第１薄層トランジスタと、第２薄層トランジスタとを備えるとともに、所定の電圧が印加されている共通配線に接続されており、
第２薄層トランジスタのソース電極およびドレイン電極には、それぞれ、第１薄層トランジスタのドレイン電極および副画素電極が接続され、第１薄層トランジスタのソース電極には共通配線が接続されており、
第１薄層トランジスタのゲート電極には、走査信号配線およびデータ信号配線のうちのいずれか一方が接続され、第２薄層トランジスタのゲート電極には、走査信号配線およびデータ信号配線のうちの残りの一方が接続されていることを特徴とする液晶表示装置。 - 上記共通配線は、互いに極性の異なる電圧が印加されている第１の共通配線と第２の共通配線とからなり、
第１の共通配線と第２の共通配線とは、それぞれ互いに隣り合う画素における副画素に接続されていることを特徴とする請求項１に記載の液晶表示装置。 - 上記共通配線は、各画素の周囲に設けられたブラックマトリクスと重なるように形成されていることを特徴とする請求項１または２に記載の液晶表示装置。
- 複数のデータ信号配線と、該データ信号配線と交差する複数の走査信号配線と上記複数のデータ信号配線と走査信号配線との各交差部分にマトリクス状に配置された複数の画素とを備え、かつ上記画素は２値表示で駆動される複数の副画素を備える、液晶表示装置において、
各副画素から出射される光を、該副画素が備えられている画素の表示領域全体に拡散する光拡散層を有することを特徴とする液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375665A JP2004205855A (ja) | 2002-12-25 | 2002-12-25 | 液晶表示装置 |
| KR1020030095542A KR100593490B1 (ko) | 2002-12-25 | 2003-12-23 | 액정표시장치 |
| US10/743,768 US7199808B2 (en) | 2002-12-25 | 2003-12-24 | Liquid crystal display |
| CNB2003101244876A CN1273857C (zh) | 2002-12-25 | 2003-12-25 | 液晶显示装置 |
| TW092136877A TWI302615B (en) | 2002-12-25 | 2003-12-25 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002375665A JP2004205855A (ja) | 2002-12-25 | 2002-12-25 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004205855A true JP2004205855A (ja) | 2004-07-22 |
Family
ID=32813318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002375665A Withdrawn JP2004205855A (ja) | 2002-12-25 | 2002-12-25 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7199808B2 (ja) |
| JP (1) | JP2004205855A (ja) |
| KR (1) | KR100593490B1 (ja) |
| CN (1) | CN1273857C (ja) |
| TW (1) | TWI302615B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010191384A (ja) * | 2009-02-20 | 2010-09-02 | Toppoly Optoelectronics Corp | アクティブマトリックス液晶表示装置及びその駆動方法 |
| JP2017167403A (ja) * | 2016-03-17 | 2017-09-21 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2018185544A (ja) * | 2007-12-03 | 2018-11-22 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN110233172A (zh) * | 2014-05-27 | 2019-09-13 | 索尼公司 | 显示装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006106584A (ja) * | 2004-10-08 | 2006-04-20 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| KR101209051B1 (ko) * | 2005-05-04 | 2012-12-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치 |
| KR100688971B1 (ko) * | 2006-02-16 | 2007-03-08 | 삼성전자주식회사 | 디스플레이장치 |
| US7880693B2 (en) * | 2006-07-20 | 2011-02-01 | Sony Corporation | Display |
| KR101254227B1 (ko) * | 2006-08-29 | 2013-04-19 | 삼성디스플레이 주식회사 | 표시패널 |
| KR101332162B1 (ko) * | 2006-12-18 | 2013-11-21 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP5486784B2 (ja) * | 2008-09-11 | 2014-05-07 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| TWI369563B (en) * | 2008-11-06 | 2012-08-01 | Au Optronics Corp | Pixel circuit and driving method thereof |
| US8390553B2 (en) * | 2009-02-13 | 2013-03-05 | Apple Inc. | Advanced pixel design for optimized driving |
| KR101833498B1 (ko) | 2010-10-29 | 2018-03-02 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101762247B1 (ko) * | 2010-12-02 | 2017-07-31 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 구비한 표시 장치 |
| TWI579822B (zh) * | 2015-11-17 | 2017-04-21 | 瑞鼎科技股份有限公司 | 顯示面板驅動電路及其補償方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06138844A (ja) | 1992-10-28 | 1994-05-20 | Kyocera Corp | 階調表示装置 |
| US6714212B1 (en) * | 1993-10-05 | 2004-03-30 | Canon Kabushiki Kaisha | Display apparatus |
| JPH07261155A (ja) | 1994-03-24 | 1995-10-13 | Sony Corp | アクティブマトリクス液晶表示素子 |
| JPH1068931A (ja) | 1996-08-28 | 1998-03-10 | Sharp Corp | アクティブマトリクス型液晶表示装置 |
| JP3249077B2 (ja) | 1996-10-18 | 2002-01-21 | キヤノン株式会社 | マトリクス基板と液晶装置 |
| US6873320B2 (en) | 2000-09-05 | 2005-03-29 | Kabushiki Kaisha Toshiba | Display device and driving method thereof |
| JP3778079B2 (ja) * | 2001-12-20 | 2006-05-24 | 株式会社日立製作所 | 表示装置 |
-
2002
- 2002-12-25 JP JP2002375665A patent/JP2004205855A/ja not_active Withdrawn
-
2003
- 2003-12-23 KR KR1020030095542A patent/KR100593490B1/ko not_active IP Right Cessation
- 2003-12-24 US US10/743,768 patent/US7199808B2/en active Active
- 2003-12-25 CN CNB2003101244876A patent/CN1273857C/zh not_active Expired - Fee Related
- 2003-12-25 TW TW092136877A patent/TWI302615B/zh not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018185544A (ja) * | 2007-12-03 | 2018-11-22 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2010191384A (ja) * | 2009-02-20 | 2010-09-02 | Toppoly Optoelectronics Corp | アクティブマトリックス液晶表示装置及びその駆動方法 |
| CN110233172A (zh) * | 2014-05-27 | 2019-09-13 | 索尼公司 | 显示装置 |
| CN110233172B (zh) * | 2014-05-27 | 2023-05-02 | 索尼公司 | 显示装置 |
| US11810507B2 (en) | 2014-05-27 | 2023-11-07 | Sony Group Corporation | Display device and electronic apparatus |
| JP2017167403A (ja) * | 2016-03-17 | 2017-09-21 | 株式会社ジャパンディスプレイ | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1273857C (zh) | 2006-09-06 |
| US7199808B2 (en) | 2007-04-03 |
| TWI302615B (en) | 2008-11-01 |
| TW200424642A (en) | 2004-11-16 |
| US20040189571A1 (en) | 2004-09-30 |
| KR20040057977A (ko) | 2004-07-02 |
| KR100593490B1 (ko) | 2006-06-30 |
| CN1510475A (zh) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7095394B2 (en) | Driving device of liquid crystal device and driving method thereof | |
| CN100405450C (zh) | 电光装置及其驱动电路和电子设备 | |
| US20090102824A1 (en) | Active matrix substrate and display device using the same | |
| US8462093B2 (en) | Display device and driving method of display device | |
| JP4114655B2 (ja) | 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器 | |
| JP2004205855A (ja) | 液晶表示装置 | |
| JP2007086791A (ja) | 液晶パネル、その駆動方法、及びそれを用いた液晶表示装置 | |
| US9082357B2 (en) | LCD display with pixels having RGBW sub-pixels and where power consumption is reduced by using a polarity inversion pattern in which all red sub-pixels in a column have the same polarity | |
| KR20020052137A (ko) | 액정표시장치 | |
| CN111025791B (zh) | 显示面板及显示装置 | |
| JP2001281626A (ja) | 液晶表示装置 | |
| JP3049588B2 (ja) | 薄膜トランジスタ液晶表示装置 | |
| KR20030055931A (ko) | 액정표시장치 | |
| US8379001B2 (en) | Liquid crystal display device | |
| KR20040021893A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP4712215B2 (ja) | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 | |
| US9389444B2 (en) | Electro-optical apparatus and electronic equipment | |
| KR20050031277A (ko) | 필드순차구동방식의 액정표시장치 | |
| US20160063930A1 (en) | Electro-optical device and electronic apparatus | |
| JP3270444B2 (ja) | 液晶マトリクス表示装置及びその駆動方法 | |
| JPH10239710A (ja) | 液晶表示装置 | |
| JP2003114655A (ja) | 液晶表示装置 | |
| KR100831304B1 (ko) | 액정표시장치 | |
| JP2000075266A (ja) | 液晶表示装置の駆動方法 | |
| JP3436753B2 (ja) | 液晶マトリクス表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |