JP4901127B2 - フロートゲートメモリ装置 - Google Patents

フロートゲートメモリ装置 Download PDF

Info

Publication number
JP4901127B2
JP4901127B2 JP2005145400A JP2005145400A JP4901127B2 JP 4901127 B2 JP4901127 B2 JP 4901127B2 JP 2005145400 A JP2005145400 A JP 2005145400A JP 2005145400 A JP2005145400 A JP 2005145400A JP 4901127 B2 JP4901127 B2 JP 4901127B2
Authority
JP
Japan
Prior art keywords
word line
float
float gate
memory cell
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005145400A
Other languages
English (en)
Other versions
JP2006190931A (ja
Inventor
熙福 姜
進弘 安
在眞 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040115420A external-priority patent/KR100605782B1/ko
Priority claimed from KR1020040115421A external-priority patent/KR100636927B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006190931A publication Critical patent/JP2006190931A/ja
Application granted granted Critical
Publication of JP4901127B2 publication Critical patent/JP4901127B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Description

本発明はフロートゲート（Float gate）メモリ装置に関し、より詳しくはナノスケール（Nano scale）フロートゲートメモリ装置において維持（retention）特性を向上させ、多数のセル絶縁層を用いて多数のフロートゲートセルアレイを垂直方向に積層し、セル集積容量を高める技術である。
図１は、従来の技術に係るフロートゲートメモリ装置のメモリセルの断面図である。
フロートゲートメモリ装置のメモリセルはP型基板２上に形成されたN型ドレイン領域４と、N型ソース領域６を含み、チャンネル領域の上部に順次形成される第１絶縁層８、フロートゲート１０、第２絶縁層１２及びワードライン１４を含む。
このような構成を有する従来のフロートゲートメモリ装置のメモリセルは、フロートゲート１０に格納された電荷の状態によりメモリセルのチャンネル抵抗が異なることになる。
即ち、フロートゲート１０に電子が格納されていれば、チャンネルに陽（＋）のチャンネル電荷を誘導するので、メモリセルは高抵抗チャンネル状態となってオフ状態となる。
一方、フロートゲート１０に正孔が格納されていれば、チャンネルに陰（−）のチャンネル電荷を誘導するので、メモリセルは低抵抗チャンネル状態となってオン状態となる。
このようにフロートゲート１０の電荷の種類を選択して書き込むことにより、非揮発性メモリセルとして動作することができる。
しかし、前述の従来のフロートゲートメモリ装置のメモリセルは、セルの大きさが小さくなれば（Scale Down）維持特性などにより正常の動作の具現が困難になるという問題点がある。
特に、ナノスケールレベルのフロートゲート構造のメモリセルは維持特性が低電圧ストレスにおいても弱くなり、読出し時にワードラインに任意の電圧を印加する方法を適用できないという問題点がある。
特開２００２−１５０７６６号公報 特開２００２−０６４１８７号公報 特開２００１−１１０１９２号公報 特開平９−０９７８５１号公報 米国特許第６２４００１３号明細書 米国特許第５７６８１７６号明細書
前記のような問題点を解決するための本発明の目的は、ナノスケールレベルのフロートゲート構造のメモリセルが低電圧で動作可能になるようにすることにある。
前記のような問題点を解決するための本発明の他の目的は、多数のセル絶縁層を用いて多数のフロートゲートセルアレイを垂直方向に積層してセル集積容量を高めることにある。
本発明に係るフロートゲートメモリ装置は、下部ワードラインと、前記下部ワードラインの上部に形成されフローティング状態を維持し、N型ドレイン、P型チャンネル及びN型ソースを含むフロートチャンネル層と、前記フロートチャンネル層の上部に形成されデータが格納されるフロートゲートと、前記フロートゲートの上部に前記下部ワードラインと平行に形成された上部ワードラインとを含み、前記下部ワードライン及び上部ワードラインのレベル状態に従い前記フロートゲートにデータを書き込み、前記フロートゲートに格納された電荷の極性状態に従い前記フロートチャンネル層に互いに異なるチャンネル抵抗を誘導し、該当するデータの読出し動作を行い、前記下部ワードラインに陽の電圧を印加し、前記上部ワードラインに陰の電圧を印加し、前記N型ドレインと前記N型ソースに接地電圧を印加し前記フロートチャンネル層にハイレベルデータを書き込むことを特徴とする。
さらに、本発明に係るフロートゲートメモリ装置は、下部ワードラインと、前記下部ワードラインの上部に形成された第１絶縁層と、前記第１絶縁層の上部に形成されフローティング状態を維持するP型フロートチャンネルと、前記P型フロートチャンネルの上部に形成された第２絶縁層と、前記第２絶縁層の上部に形成され電荷が格納されるフロートゲートと、前記フロートゲートの上部に形成された第３絶縁層と、前記第３絶縁層の上部に形成された上部ワードラインと、前記P型フロートチャンネルの両側に形成されたN型ドレイン領域及びN型ソース領域とを含み、前記下部ワードラインが選択された状態で、前記上部ワードラインのレベル状態に従い、前記フロートゲートにデータを書き込み、前記フロートゲートに格納された電荷の極性状態に従い、前記P型フロートチャンネルに互いに異なるチャンネル抵抗を誘導し該当するデータを読み出し、前記下部ワードラインに陽の電圧を印加し、前記上部ワードラインに陰の電圧を印加し、前記N型ドレイン領域と前記N型ソース領域に接地電圧を印加し前記P型フロートチャンネルにハイレベルデータを書き込むことを特徴とする。
さらに、本発明に係るフロートゲートメモリ装置は、多数のフロートゲートメモリセルを含み、多層に積層された多数の単位メモリセルアレイを含み、前記フロートゲートメモリセルは下部ワードラインと、前記下部ワードラインの上部に形成された第１絶縁層と、前記第１絶縁層の上部に形成されフローティング状態を維持するP型フロートチャンネルと、前記P型フロートチャンネルの上部に形成された第２絶縁層と、前記第２絶縁層の上部に形成され電荷が格納されるフロートゲートと、前記フロートゲートの上部に形成された第３絶縁層と、前記第３絶縁層の上部に形成された上部ワードラインと、前記P型フロートチャンネルの両側に形成されたN型ドレイン領域及びN型ソース領域とを含み、前記下部ワードラインが選択された状態で前記上部ワードラインのレベル状態に従い、前記フロートゲートにデータを書き込み、前記フロートゲートに格納された電荷の極性状態に従い、前記P型フロートチャンネルに互いに異なるチャンネル抵抗を誘導し、データを読み出し、前記下部ワードラインに陽の電圧を印加し、前記上部ワードラインに陰の電圧を印加し、前記N型ドレイン領域と前記N型ソース領域に接地電圧を印加し前記フロートゲートメモリセルにハイレベルデータを書き込むことを特徴とする。
さらに、本発明に係るフロートゲートメモリ装置は、多数のフロートゲートメモリセルを含み、多層に積層された多数の単位メモリセルアレイを含み、前記フロートゲートメモリセルは下部ワードラインと、前記下部ワードラインの上部に形成された第１絶縁層と、前記第１絶縁層の上部に形成されフローティング状態を維持するP型フロートチャンネルと、前記P型フロートチャンネルの上部に形成された第２絶縁層と、前記第２絶縁層の上部に形成され電荷が格納されるフロートゲートと、前記フロートゲートの上部に形成された第３絶縁層と、前記第３絶縁層の上部に形成された上部ワードラインと、前記フロートチャンネルの両側に形成されたN型ドレイン領域及びN型ソース領域とを含み、前記多数の単位メモリセルアレイそれぞれの前記多数のフロートゲートメモリセルの前記下部ワードラインが共通に連結され、前記下部ワードラインが選択された状態で前記上部ワードラインのレベル状態に従い前記フロートゲートにデータを書き込み、前記フロートゲートに格納された電荷の極性状態に従い前記フロートチャンネルに互いに異なるチャンネル抵抗を誘導し、データを読み出し、前記下部ワードラインに陽の電圧を印加し、前記上部ワードラインに陰の電圧を印加し、前記N型ドレイン領域と前記N型ソース領域に接地電圧を印加し前記フロートゲートメモリセルにハイレベルデータを書き込むことを特徴とする。
本発明に係るフロートゲートメモリ装置は、上部ワードライン及び下部ワードラインに印加される電位に従い、ビットラインを介し印加されたデータがフロートゲートに格納されるか、前記フロートゲートに格納されたデータが前記ビットラインに出力される直列連結された多数のメモリセルと、第１選択信号の状態に従いビットラインと前記多数のメモリセルを選択的に連結する第１スイッチング素子と、第２選択信号の状態に従いセンシングラインと前記複数個のメモリセルを選択的に連結する第２スイッチング素子とを含み、前記多数のメモリセルは前記下部ワードラインの上部に形成された第１絶縁層と、前記第１絶縁層の上部に形成され、前記フロートゲートの極性に従い抵抗が変化するP型フロートチャンネルと、前記P型フロートチャンネルの両側に形成されたN型ドレイン領域及びN型ソース領域と、前記P型フロートチャンネルの上部に形成された第２絶縁層と、前記第２絶縁層の上部に形成された前記フロートゲートと、前記フロートゲートの上部及び前記上部ワードラインの下部に形成された第３絶縁層とを含み、前記第１スイッチング素子と前記第２スイッチング素子がターンオン状態を維持し、前記上部ワードラインに陰の電圧を印加し、前記下部ワードラインに陽の電圧を印加し、前記ビットライン及び前記センシングラインを接地電圧に連結し、前記選択されたメモリセルにハイレベルデータを書き込むことを特徴とする。
さらに、本発明に係るフロートゲートメモリ装置は、ロー方向に配列され、互いに平行する多数の上部ワードライン及び多数の下部ワードラインと、カラム方向に配列された多数のビットラインと、前記多数のビットラインと垂直方向に配列された多数のセンシングラインと、前記多数の上部ワードライン及び前記多数の下部ワードラインと前記多数のビットラインが交差する領域に配置される多数のメモリセルアレイと、前記多数のビットラインと一対一対応し、前記ビットライン上のデータをセンシング及び増幅する多数のセンスアンプを含むフロートゲートメモリ装置において、前記多数のメモリセルアレイのそれぞれは、上部ワードライン及び下部ワードラインに印加される電位に従い、ビットラインを介し印加されたデータがフロートゲートに格納されるか、前記フロートゲートに格納されたデータが前記ビットラインに出力される直列連結された多数のメモリセルと、第１選択信号の状態に従いビットラインと前記多数のメモリセルを選択的に連結する第１スイッチング素子と、第２選択信号の状態に従いセンシングラインと前記複数個のメモリセルを選択的に連結する第２スイッチング素子とを含み、前記多数のメモリセルは前記下部ワードラインの上部に形成された第１絶縁層と、前記第１絶縁層の上部に形成され、前記フロートゲートの極性に従い抵抗が変化するP型フロートチャンネルと、前記P型フロートチャンネルの両側に形成されたN型ドレイン領域及びN型ソース領域と、前記P型フロートチャンネルの上部に形成された第２絶縁層と、前記第２絶縁層の上部に形成された前記フロートゲートと、前記フロートゲートの上部及び前記上部ワードラインの下部に形成された第３絶縁層とを含み、前記第１スイッチング素子と前記第２スイッチング素子がターンオン状態を維持し、前記上部ワードラインに陰の電圧を印加し、前記下部ワードラインに陽の電圧を印加し、前記ビットライン及び前記センシングラインを接地電圧に連結し、前記選択されたメモリセルにハイレベルデータを書き込むことを特徴とする。
本発明に係るフロートゲートメモリ装置は、ナノスケールレベルのフロートゲートを利用したメモリセル構造においてスケールダウン現象を克服できるという効果が得られる。
さらに、本発明に係るフロートゲートメモリ装置は多数のセル絶縁層を利用して多数のフロートゲートセルアレイを断面方向に積層し、セルの集積容量をセルアレイの積層の数ほど高めることができるという効果が得られる。
前述の目的及びその他の目的と本発明の特徴及び利点は、図面と関連する次の詳細な説明を介しより明らかになるはずである。
以下、図面を参照し、本発明に係る実施の形態を詳しく説明する。
図２ａは、ワードラインと平行する方向に切断した単位メモリセルの断面図である。
まず、下部ワードライン１６が最下部層に形成され、上部ワードライン１８が最上部層に形成される。下部ワードライン１６と上部ワードライン１８は互いに平行に配置される。
下部ワードライン１６の上部には第１絶縁層２０，フロートチャンネル２２，第２絶縁層２４，フロートゲート２及び第３絶縁層２８が順次形成される。ここで、フロートチャンネル２２はP型半導体を用いて形成する。
図２ｂは、ワードラインと垂直の方向に切断した単位メモリセルの断面図である。
まず、下部ワードライン１６が最下部層に形成され、上部ワードライン１８が最上部層に形成される。下部ワードライン１６と上部ワードラインは互いに平行して配置される。
下部ワードライン１０の上部には、第１絶縁層２０，フロートチャンネル２２，第２絶縁層２４，フロートゲート２及び第３絶縁層２８が順次形成される。ここで、フロートチャンネル２２の両側にN型ドレイン３０及びN型ソース３２が形成される。
さらに、フロートチャンネル２２，N型ドレイン３０及びN型ソース３２は炭素ナノチューブ（Carbon Nano Tube）形態となるか、シリコン、ゲルマニウム（Ge）などその他の材料で形成することができる。
このように形成された本発明に係るフロートゲートメモリ装置の単位メモリセルは、フロートゲート２６に格納された電荷の状態に従いメモリセルのチャンネル抵抗が変化する。
即ち、フロートゲート２６に電子が格納されていれば、メモリセルのチャンネルに陽（＋）のチャンネル電荷を誘導するので、メモリセルは高抵抗チャンネル状態としてオフ状態となる。
一方、フロートゲート２６に正孔が格納されていれば、チャンネルに陰（−）の電荷を誘導するのでメモリセルは低抵抗チャンネル状態としてオン状態となる。
このように、フロートゲート２６の電荷の種類を選択して書き込むことにより非揮発性メモリセルとして動作することができる。
このような構成を有する本発明の単位メモリセルは、図２ｃに示したシンボルのように表現しようとする。
図３ａ及び図３ｂは、本発明に係るフロートゲートメモリ装置のハイレベルデータ「１」を書込み及び読出しする動作を説明するための図である。
まず、図３ａはハイレベルデータ「１」の書込み動作を示す概念図である。
下部ワードライン１６に陽の電圧＋Vを印加し、上部ワードライン１８に陰の電圧−Vを印加する。このとき、ドレイン領域３０とソース領域３２は接地電圧GND状態となるようにする。
このような場合、第１絶縁層２０，第２絶縁層２４及び第３絶縁層２８の間のキャパシタの電圧分配によりフロートゲート２６とチャンネル領域２２との間に電圧が加えられると、フロートゲート２６に陽の電荷が蓄積されるため電子がチャンネル領域２２に放出される。従って、フロートゲート２６は陽の電荷が蓄積された状態となる。
一方、図３ｂはハイレベルデータ「１」の読出し動作を示す概念図である。
下部ワードライン１６と上部ワードライン１８に接地電圧GNDを印加すれば、チャンネル領域２２に陰の電荷が誘導され、ドレイン領域３０とソース領域３２はグラウンド状態であるためチャンネル領域２２はオン状態となる。
これに従い、読出し動作モード時にメモリセルに格納されたデータ「１」を読み出すことができるようになる。このとき、ドレイン領域３０とソース領域３２に僅かな電圧差を与えるとチャンネル領域２２がオン状態なので、多くの電流が流れることになる。
図４ａ及び図４ｂは、本発明に係るフロートゲートメモリ装置のローレベルデータ「０」を書込み及び読出しする動作を説明するための図である。
まず、図４ａはローレベルデータ「０」の書込み動作を示す概念図である。
ドレイン領域３０及びソース領域３２に接地電圧GNDを印加し、下部ワードライン１６及び上部ワードライン１８に陽の電圧＋Vを印加すれば、チャンネルがオン状態となりチャンネルに接地電圧のチャンネルが形成される。
チャンネル２２の接地電圧と上部ワードライン１８の陽の電圧＋Vとの間に高い電圧差が形成されるので、チャンネル領域２２の電子がフロートゲート２６に移動してフロートゲート２６に電子が蓄積される。
一方、フロートゲート２６にハイレベルデータ「１」が格納された状態でドレイン領域３０及びソース領域３２に陽の電圧＋Vを印加すれば、チャンネル２２がオフ状態となりチャンネル２２に接地電圧のチャンネルが形成されない。
チャンネル２２のフローティング状態の陽の電圧と上部ワードライン１８の陽の電圧＋Vとの間に電圧差がないので、フロートゲート２６への電子移動が発生しない。
従って、フロートゲート２６は以前の状態を維持する。即ち、以前に格納されたハイレベルデータ「１」を維持するため、全てのメモリセルにハイレベルデータ「１」を書き込み、選択的にローレベルデータ「０」を書き込むことができる。
図４ｂは、ローレベルデータ「０」の読出し動作を示す概念図である。
下部ワードライン１６及び上部ワードライン１８に接地電圧GNDを印加し、ドレイン領域３０及びソース領域３２の間に僅かな電圧差を与えれば、チャンネル２２がオフになっているので少ないオフ電流が流れる。
従って、前記のような読出しモードでは下部ワードライン１６及び上部ワードライン１８を接地電圧にし、フロートゲート２６に電圧ストレスが加わらないのでメモリセルの維持特性が向上する。
図５は、本発明に係るフロートゲートメモリ装置のレイアウト平面図である。
図５に示されているように、多数のワードラインWLと多数のビットラインBLの交差点に単位メモリセルUCが配置される。
上部ワードラインWLと下部ワードラインBWLが互いに同一の方向に平行して配置され、ビットラインBLはワードラインWLと垂直の方向に配置される。
図６ａは、図５のレイアウト平面図においてワードラインWLと平行のA−A’方向の断面図である。
図６ａに示されているように、同一の下部ワードライン１６ BWL＿１及び上部ワードライン１８ WL＿１にカラム方向に多数の単位メモリセルUCが形成される。
図６ｂは、図５のレイアウト平面図においてワードラインWLと垂直のB−B’方向の断面図である。
図６ｂに示されているように、同一のビットラインBL＿１にロー方向に多数の単位メモリセルUCが形成される。
図７は、本発明に係るフロートゲートメモリ装置が多層構造を有する場合を示す断面図である。
図７に示されているように、多数のセルアレイ絶縁層COL＿１〜COL＿４を形成し多数のフロートゲートセルアレイが断面方向に積層される構造である。従って、同一の面積にセルの集積容量を積層の数ほど高めることができる。
図８は、本発明に係るフロートゲートメモリ装置の他の実施の形態を示すレイアウト平面図である。
図８に示されているように、図５に示した平面図と類似するが、下部ワードライン１６ BWL＿Sを一定のセルアレイ範囲で共通に用いる。そして、多数の上部ワードライン１８ WLはカラム方向に多数個が備えられ、多数のビットラインBLはロー方向に多数個が備えられる。さらに、多数の上部ワードライン１８ WLと多数のビットラインBLが交差する領域に多数の単位メモリセルUCが配置される。
図９ａは、図８のレイアウト平面図においてワードラインWLと平行のC−C’方向の断面図である。
図９ａに示されているように、同一の下部ワードライン１６ BWL＿S及び上部ワードライン１８ WL＿１にカラム方向に多数の単位メモリセルUCが形成される。
図９ｂは、図８のレイアウト平面図においてワードラインWLと垂直のD−D’方向の断面図である。
図９ｂに示されているように、同一のビットラインBL＿１にロー方向に多数の単位メモリセルUCが形成される。ここで、下部ワードライン１６ BWL＿Sは共通に連結される。
図１０は、本発明の他の実施の形態に係るフロートゲートメモリ装置が多層構造を有する場合を示す断面図である。
図１０に示されているように、図８に示した単位セルアレイが多層構造に積層される。そして、それぞれの単位セルアレイは多数のセルアレイ絶縁層COL＿１〜COL＿４を介し互いに分離される。
本発明ではP型チャンネル領域２２の両側にN型ドレイン領域３０及びN型ソース領域３２が形成される場合を例えて説明したが、P型チャンネル領域２２の両側にP型ドレイン領域及びP型ソース領域が形成される場合にも適用することができる。
図１１は、本発明に係るフロートゲートメモリ装置の単位メモリセルアレイ３４を示す図である。
単位メモリセルアレイ３４は、多数のメモリセルQ１〜Qm及びスイッチング素子N１、N２を含む。ここで、多数のメモリセルQ１〜Qmは直列連結され、第１スイッチング素子N１はゲート端子に第１選択信号SEL＿1が印加され、ビットラインBLとメモリセルQ１を選択的に連結し、第２スイッチング素子N２はゲート端子に第２選択信号SEL＿２が印加されてセンシングラインS/LとメモリセルQｍを選択的に連結する。
複数個のメモリセルQ１〜Qmはスイッチング素子N１、N２の間に直列連結され、同一のローアドレスデコーダにより駆動される上部ワードラインWL＿１〜WL＿mと下部ワードラインBWL＿１〜BWL＿mにより選択的にスイッチング動作する。ここで、メモリセルQ１〜Qmそれぞれの詳細な構成は図２ａ及び図２ｂに示された通りである。
図１２は、本発明に係るフロートゲートメモリ装置のメモリセルアレイ構造を示す図である。
フロートゲートメモリ装置は図１１に示した多数の単位メモリセルアレイ３４を含み、カラム方向に多数のビットラインBL＿１〜BL＿nに共通に連結され、ロー方向に多数の上部ワードラインWL＿１〜WL＿m、下部ワードラインBWL＿１〜BWL＿m、第１選択信号SEL＿１１〜SEL＿１n、第２選択信号SEL＿２１〜SEL＿２n及びセンシングラインS/L＿１〜S/L＿nに共通に連結される。ここで、多数のビットラインBL＿１〜BL＿nは多数のセンスアンプ３６と一対一対応して接続される。
図１３は、本発明に係るフロートゲートメモリ装置の書込み動作を説明するための図である。
本発明に係るフロートゲートメモリ装置の書込み動作サイクルは、二つのサブ動作領域に区分することができる。即ち、第一のサブ動作領域ではデータ「１」を書き込み、第二のサブ動作領域では第一のサブ動作領域で書き込んだデータ「１」を維持するか、データ「０」を書き込む。
もし、データ「１」を維持しようとする場合、一定の区間の間ビットラインBLにハイ電圧を印加すれば、第一のサブ動作領域で書き込まれたデータ「１」の値がメモリセルに維持される。
図１４は、本発明に係るフロートゲートメモリ装置のデータ「１」の書込み動作を示すタイミング図である。ここでは、図１２に示した第一の単位メモリセルアレイ３４の第一のメモリセルQ１が選択される場合を例えて説明する。
まず、t０区間はメモリセルのプリチャージ区間で、全ての信号及びラインが接地電圧VSSにプリチャージされる。
t１区間で第１選択信号SEL＿１及び第２選択信号SEL＿２がハイレベルに遷移してスイッチング素子N１、N２がターンオンされれば、ビットラインBL＿１とメモリセルQ１のソース端子が連結され、センシングラインS/L＿１とメモリセルQmのドレイン端子が連結される。このとき、多数の上部ワードラインWL＿１〜WL＿m、多数の下部ワードラインBWL＿１〜BWL＿m、ビットラインBL＿１及びセンシングラインS/L＿１はローレベル状態を維持する。
t２区間で選択されたメモリセルQ１と連結された下部ワードラインBWL＿１を除いた残りの多数の下部ワードラインBWL＿２〜BWL＿mがハイレベルに遷移する。これに従い、選択されたメモリセルQ１を除いた多数のメモリセルQ２〜Qmが全てターンオンされ、選択されたメモリセルQ１のソース端子が接地電圧VSSに接続される。
t３区間で選択されたメモリセルQ１と連結されたワードラインWL＿１に陰の電圧VNEGを印加し、t４区間で下部ワードラインBWL＿１をハイレベルに遷移させると、図３ａに示されているように上部ワードラインWL＿１と下部ワードラインBWL＿１の電圧分配によりフロートゲート２６から電子が出て行きデータ「１」を書き込むことができる。
t５区間で上部ワードラインWL＿１と下部ワードラインBWL＿１が再度接地電圧VSSに遷移され、t６区間で残りの多数の下部ワードラインBWL＿２〜BWL＿mが接地電圧VSSに遷移され、選択されたメモリセルQ１以外の残りのメモリセルQ２〜Qmがターンオフされる。
t７区間で第１選択信号SEL＿１及び第２選択信号SEL＿２がローレベルに遷移され、スイッチング素子N１、N２がターンオフされて書込み動作を完了する。
図１５は、本発明に係るフロートゲートメモリ装置のデータ「１」の維持又はデータ「０」の書込み動作を示すタイミング図である。ここでは、図１２に示した第一の単位メモリセルアレイ３４の第一のメモリセルQ１が選択される場合を例えて説明する。
まず、t０区間はメモリセルのプリチャージ区間で、全ての信号及びラインが接地電圧VSSにプリチャージされる。
t１区間で第１選択信号SEL＿１がハイレベルに遷移すれば、第１スイッチング素子N１がターンオンされてビットラインBL＿１と選択されたメモリセルQ１のソース端子が連結される。
このとき、第２選択信号SEL＿２、多数の上部ワードラインWL＿１〜WL＿m、多数の下部ワードラインBWL＿１〜BWL＿m、ビットラインBL＿１及びセンシングラインS/L＿１はローレベル状態を維持する。
t２区間で全ての下部ワードラインBWL＿１〜BWL＿mがハイレベルに遷移する。これに伴い、全てのメモリセルQ１〜Qmが全てターンオンされ、下部ワードラインBWL＿１〜BWL＿mを介しビットラインBLと連結されてビットラインBLに印加されたデータが全てのメモリセルQ１〜Qmに伝達できる。
t３区間で選択されたメモリセルQ１に書き込むデータが「０」の場合、ビットラインBL＿１は引き続き接地電圧VSS状態を維持し、選択されたメモリセルQ１に格納されたデータ「１」を維持しようとする場合、ビットラインBL＿１はハイレベルに遷移する。
次に、ｔ４区間で選択されたメモリセルQ１が連結された上部ワードラインWL＿１がハイレベルに遷移すれば、図４ａに示されているように、上部ワードラインWL＿１により選択されたメモリセルQ１のP型チャンネル領域２２に電子が積層されることになる。従って、上部ワードラインWL＿１に陽の電圧が印加され臨界電圧差が生じると、フロートゲート２６にチャンネル電子が流入される。これに従い、選択されたメモリセルQ１にデータ「０」を書き込むことができる。
一方、選択されたメモリセルQ１に格納されたデータ「１」をそのまま維持しようとする場合、ビットラインBL＿１にハイレベル電圧を印加して選択されたメモリセルQ１にビットラインBL＿１の電圧が印加されるようにする。これに従い、チャンネル領域２２に電子が形成されることを防止することによりデータ「１」を格納することができる。
t５区間で上部ワードラインWL＿１が再度接地電圧VSS状態に遷移され、t６区間で全ての下部ワードラインBWL＿１〜BWL＿mとビットラインBL＿１が接地電圧VSS状態に遷移され、全てのメモリセルQ１〜Qmがターンオフされる。
t７区間で選択信号SEL＿１がローレベルに遷移されれば、スイッチング素子N１がターンオフされ書込み動作を完了する。
図１６は、本発明に係るフロートゲートメモリ装置のメモリセルに格納されたデータをセンシングする動作を示すタイミング図である。ここでは、図１２に示した第一の単位メモリセルアレイ３４の第一のメモリセルQ１が選択される場合を例えて説明する。
まず、t０区間はメモリセルのプリチャージ区間で、全ての信号及びラインが接地電圧VSSにプリチャージされる。
t１区間で第１選択信号SEL＿１及び第２選択信号SEL＿２がハイレベルに遷移し、スイッチング素子N１、N２がターンオンされれば、ビットラインBL＿１と選択されたメモリセルQ１のソース端子が連結され、センシングラインS/L＿１とメモリセルQmのドレイン端子が連結される。このとき、多数の上部ワードラインWL＿１〜WL＿m、多数の下部ワードラインBWL＿１〜BWL＿m、ビットラインBL＿１及びセンシングラインS/L＿１はローレベル状態を維持する。
t２区間で選択されたメモリセルQ１と連結された下部ワードラインBWL＿１を除いた残りの多数の下部ワードラインBWL＿２〜BWL＿mがハイレベルに遷移する。これに従い、選択されたメモリセルQ１を除いた多数のメモリセルQ２〜Qmが全てターンオンされ、選択されたメモリセルQ１のソース端子が接地電圧VSSに接続される。
このとき、全てのワードラインWL＿１〜WL＿mが接地電圧VSS状態を維持し、選択されたメモリセルQ１に形成された極性に従いビットラインBL＿１とセンシングラインS/L＿１との間の電流の流れが決定される。
t３区間でセンスアンプイネーブル信号S/Aがハイレベルになり、センスアンプ３６が動作してセンシング電圧VSがビットラインBL＿１に印加される場合、選択されたメモリセルQ１に格納された極性の状態に従いビットラインBL＿１の電流の流れが決定される。
即ち、図３ｂに示されているように、ビットラインBL＿１に一定値以上の電流が印加されれば、選択されたメモリセルQ１にデータ「１」が格納されていることが分かる。
一方、図４ｂに示されているように、ビットラインBL＿１に電流が印加されない場合、選択されたメモリセルQ１にデータ「０」が格納されていることが分かる。
t４区間でセンスアンプイネーブル信号S/Aが接地電圧VSSになってセンスアンプ３６の動作が中止されれば、ビットラインBL＿１がローレベルに遷移してセンシング動作を完了する。
t５区間で選択されたメモリセルQ１が連結された下部ワードラインBWL＿１を除いた多数の下部ワードラインBWL＿２〜BWL＿mがローレベルに遷移し、全てのメモリセルQ１〜Qmがターンオフされる。
t６区間で第１選択信号SEL＿１及び第２選択信号SEL＿２がローレベルに遷移され、スイッチング素子N１、N２がターンオフされる。
以上で説明したように、本発明はNDRO（Non Destructive Read Out）方式を用いて読出し動作時にセルのデータが破壊されない。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
従来の技術に係るフロートゲートメモリ装置のメモリセルの断面図である。 本発明に係るワードラインと平行の方向に切断した単位メモリセルの断面図である。 本発明に係るワードラインと垂直の方向に切断した単位メモリセルの断面図である。 図２ｂに示した単位メモリセルを回路的に定義した回路図である。 本発明に係るフロートゲートメモリ装置のハイレベルデータ「１」を書込みする動作を説明するための図である。 本発明に係るフロートゲートメモリ装置のハイレベルデータ「１」を読出しする動作を説明するための図である。 本発明に係るフロートゲートメモリ装置のローレベルデータ「０」を書込みする動作を説明するための図である。 本発明に係るフロートゲートメモリ装置のローレベルデータ「０」を読出しする動作を説明するための図である。 本発明に係るフロートゲートメモリ装置のレイアウト平面図である。 図５のレイアウト平面図においてワードラインWLと平行のA−A’方向の断面図である。 図５のレイアウト平面図においてワードラインWLと垂直のB−B’方向の断面図である。 本発明に係るフロートゲートメモリ装置が多層構造を有する場合を示す断面図である。 本発明に係るフロートゲートメモリ装置の他の実施の形態を示すレイアウト平面図である。 図８のレイアウト平面図においてワードラインWLと平行のC−C’方向の断面図である。 図８のレイアウト平面図においてワードラインWLと垂直のD−D’方向の断面図である。 本発明の他の実施の形態に係るフロートゲートメモリ装置が多層構造を有する場合を示す断面図である。 本発明に係るフロートゲートメモリ装置の単位メモリセルアレイ３４を示す図である。 本発明に係るフロートゲートメモリ装置のメモリセルアレイ構造を示す図である。 本発明に係るフロートゲートメモリ装置の書込み動作を説明するための図である。 本発明に係るフロートゲートメモリ装置のデータ「１」の書込み動作を示すタイミング図である。 本発明に係るフロートゲートメモリ装置のデータ「１」の維持又はデータ「０」の書込み動作を示すタイミング図である。 本発明に係るフロートゲートメモリ装置のメモリセルに格納されたデータをセンシングする動作を示すタイミング図である。
符号の説明
２ P型基板
４ N型ドレイン領域
６ N型ソース領域
８ 第１絶縁層
１０ フロートゲート
１２ 第２絶縁層
１４ ワードライン
１６ 下部ワードライン
１８ 上部ワードライン
２０ 第１絶縁層
２２ フロートチャンネル
２４ 第２絶縁層
２６ フロートゲート
２８ 第３絶縁層
３０ N型ドレイン
３２ N型ソース
３４ 単位メモリセルアレイ
３６ センスアンプ

Claims (27)

  1. 下部ワードラインと、
    前記下部ワードラインの上部に形成されフローティング状態を維持し、N型ドレイン、P型チャンネル及びN型ソースを含むフロートチャンネル層と、
    前記フロートチャンネル層の上部に形成されデータが格納されるフロートゲートと、
    前記フロートゲートの上部に前記下部ワードラインと平行に形成された上部ワードラインとを含み、
    前記下部ワードライン及び上部ワードラインのレベル状態に従い前記フロートゲートにデータを書き込み、
    前記フロートゲートに格納された電荷の極性状態に従い前記フロートチャンネル層に互いに異なるチャンネル抵抗を誘導し、該当するデータの読出し動作を行い、
    前記下部ワードラインに陽の電圧を印加し、前記上部ワードラインに陰の電圧を印加し、前記N型ドレインと前記N型ソースに接地電圧を印加し前記フロートチャンネル層にハイレベルデータを書き込むことを特徴とするフロートゲートメモリ装置。
  2. 前記フロートチャンネル層は炭素ナノチューブ、シリコン、ゲルマニウム、有機半導体のうち少なくともいずれか一つでなることを特徴とする請求項１に記載のフロートゲートメモリ装置。
  3. 下部ワードラインと、
    前記下部ワードラインの上部に形成された第１絶縁層と、
    前記第１絶縁層の上部に形成されフローティング状態を維持するP型フロートチャンネルと、
    前記P型フロートチャンネルの上部に形成された第２絶縁層と、
    前記第２絶縁層の上部に形成され電荷が格納されるフロートゲートと、
    前記フロートゲートの上部に形成された第３絶縁層と、
    前記第３絶縁層の上部に形成された上部ワードラインと、
    前記P型フロートチャンネルの両側に形成されたN型ドレイン領域及びN型ソース領域とを含み、
    前記下部ワードラインが選択された状態で、前記上部ワードラインのレベル状態に従い、前記フロートゲートにデータを書き込み、
    前記フロートゲートに格納された電荷の極性状態に従い、前記P型フロートチャンネルに互いに異なるチャンネル抵抗を誘導し該当するデータを読み出し、
    前記下部ワードラインに陽の電圧を印加し、前記上部ワードラインに陰の電圧を印加し、前記N型ドレイン領域と前記N型ソース領域に接地電圧を印加し前記P型フロートチャンネルにハイレベルデータを書き込むことを特徴とするフロートゲートメモリ装置。
  4. 前記P型フロートチャンネル及びN型ドレイン領域及びN型ソース領域は炭素ナノチューブ、シリコン、ゲルマニウム、有機半導体のうち少なくともいずれか一つでなることを特徴とする請求項３に記載のフロートゲートメモリ装置。
  5. 前記P型フロートチャンネルは、前記フロートゲートに電子が格納されていれば、陽の電荷が誘導され高抵抗状態となってオフ状態になることを特徴とする請求項３に記載のフロートゲートメモリ装置。
  6. 前記P型フロートチャンネルは前記フロートゲートに正孔が格納されていれば、陰の電荷が誘導され低抵抗状態となってオン状態になることを特徴とする請求項３に記載のフロートゲートメモリ装置。
  7. 前記フロートゲートは、前記下部ワードラインと前記上部ワードラインに陽の電圧を印加した状態で前記ドレイン領域と前記ソース領域に陽の電圧を印加し、以前に格納されたハイレベルデータを維持することを特徴とする請求項３に記載のフロートゲートメモリ装置。
  8. 多数のフロートゲートメモリセルを含み、多層に積層された多数の単位メモリセルアレイを含み、
    前記フロートゲートメモリセルは
    下部ワードラインと、
    前記下部ワードラインの上部に形成された第１絶縁層と、
    前記第１絶縁層の上部に形成されフローティング状態を維持するP型フロートチャンネルと、
    前記P型フロートチャンネルの上部に形成された第２絶縁層と、
    前記第２絶縁層の上部に形成され電荷が格納されるフロートゲートと、
    前記フロートゲートの上部に形成された第３絶縁層と、
    前記第３絶縁層の上部に形成された上部ワードラインと、
    前記P型フロートチャンネルの両側に形成されたN型ドレイン領域及びN型ソース領域と
    を含み、
    前記下部ワードラインが選択された状態で前記上部ワードラインのレベル状態に従い、前記フロートゲートにデータを書き込み、
    前記フロートゲートに格納された電荷の極性状態に従い、前記P型フロートチャンネルに互いに異なるチャンネル抵抗を誘導し、データを読み出し、
    前記下部ワードラインに陽の電圧を印加し、前記上部ワードラインに陰の電圧を印加し、前記N型ドレイン領域と前記N型ソース領域に接地電圧を印加し前記フロートゲートメモリセルにハイレベルデータを書き込むことを特徴とするフロートゲートメモリ装置。
  9. 前記多数の単位メモリセルアレイは、セルアレイ絶縁層により互いに分離されることを特徴とする請求項８に記載のフロートゲートメモリ装置。
  10. 多数のフロートゲートメモリセルを含み、多層に積層された多数の単位メモリセルアレイを含み、
    前記フロートゲートメモリセルは
    下部ワードラインと、
    前記下部ワードラインの上部に形成された第１絶縁層と、
    前記第１絶縁層の上部に形成されフローティング状態を維持するP型フロートチャンネルと、
    前記P型フロートチャンネルの上部に形成された第２絶縁層と、
    前記第２絶縁層の上部に形成され電荷が格納されるフロートゲートと、
    前記フロートゲートの上部に形成された第３絶縁層と、
    前記第３絶縁層の上部に形成された上部ワードラインと、
    前記P型フロートチャンネルの両側に形成されたN型ドレイン領域及びN型ソース領域と
    を含み、
    前記多数の単位メモリセルアレイそれぞれの前記多数のフロートゲートメモリセルの前記下部ワードラインが共通に連結され、
    前記下部ワードラインが選択された状態で前記上部ワードラインのレベル状態に従い前記フロートゲートにデータを書き込み、
    前記フロートゲートに格納された電荷の極性状態に従い前記P型フロートチャンネルに互いに異なるチャンネル抵抗を誘導し、データを読み出し、
    前記下部ワードラインに陽の電圧を印加し、前記上部ワードラインに陰の電圧を印加し、前記N型ドレイン領域と前記N型ソース領域に接地電圧を印加し前記フロートゲートメモリセルにハイレベルデータを書き込むことを特徴とするフロートゲートメモリ装置。
  11. 前記多数の単位メモリセルアレイは、セルアレイ絶縁層により互いに分離されることを特徴とする請求項１０に記載のフロートゲートメモリ装置。
  12. 上部ワードライン及び下部ワードラインに印加される電位に従い、ビットラインを介し印加されたデータがフロートゲートに格納されるか、前記フロートゲートに格納されたデータが前記ビットラインに出力される直列連結された多数のメモリセルと、
    第１選択信号の状態に従いビットラインと前記多数のメモリセルを選択的に連結する第１スイッチング素子と、
    第２選択信号の状態に従いセンシングラインと前記複数個のメモリセルを選択的に連結する第２スイッチング素子とを含み、
    前記多数のメモリセルは
    前記下部ワードラインの上部に形成された第１絶縁層と、
    前記第１絶縁層の上部に形成され、前記フロートゲートの極性に従い抵抗が変化するP型フロートチャンネルと、
    前記P型フロートチャンネルの両側に形成されたN型ドレイン領域及びN型ソース領域と、
    前記P型フロートチャンネルの上部に形成された第２絶縁層と、
    前記第２絶縁層の上部に形成された前記フロートゲートと、
    前記フロートゲートの上部及び前記上部ワードラインの下部に形成された第３絶縁層とを含み、
    前記第１スイッチング素子と前記第２スイッチング素子がターンオン状態を維持し、前記上部ワードラインに陰の電圧を印加し、前記下部ワードラインに陽の電圧を印加し、前記ビットライン及び前記センシングラインを接地電圧に連結し、前記選択されたメモリセルにハイレベルデータを書き込むことを特徴とするフロートゲートメモリ装置。
  13. 前記選択されたメモリセルを除いた他の全てのメモリセルの前記上部ワードラインは接地電圧に連結され、前記下部ワードラインは陽の電圧が印加されることを特徴とする請求項１２に記載のフロートゲートメモリ装置。
  14. 前記第１スイッチング素子はターンオン状態を維持し、前記第２スイッチング素子がターンオフ状態を維持し、前記上部ワードライン及び前記下部ワードラインに陽の電圧を印加し、前記ビットラインに陽の電圧を印加して前記選択されたメモリセルに格納されたハイレベルデータを維持することを特徴とする請求項１２に記載のフロートゲートメモリ装置。
  15. 前記選択されたメモリセルを除いた他の全てのメモリセルの前記上部ワードラインは接地電圧に連結されることを特徴とする請求項１４に記載のフロートゲートメモリ装置。
  16. 前記第１スイッチング素子はターンオン状態を維持し、前記第２スイッチング素子がターンオフ状態を維持し、前記上部ワードライン及び前記下部ワードラインに陽の電圧を印加し、前記ビットラインは接地電圧に連結して前記選択されたメモリセルにローレベルデータを書き込むことを特徴とする請求項１２に記載のフロートゲートメモリ装置。
  17. 前記選択されたメモリセルを除いた他の全てのメモリセルの前記上部ワードラインは接地電圧に連結されることを特徴とする請求項１６に記載のフロートゲートメモリ装置。
  18. 前記第１スイッチング素子及び前記第２スイッチング素子はターンオン状態を維持し、前記上部ワードライン、前記下部ワードライン及び前記センシングラインは接地電圧に連結され、前記ビットラインにセンシング電圧が印加されて前記選択されたメモリセルに格納されたデータをセンシングすることを特徴とする請求項１２に記載のフロートゲートメモリ装置。
  19. 前記選択されたメモリセルを除いた他の全てのメモリセルの前記上部ワードラインは接地電圧に連結されることを特徴とする請求項１８に記載のフロートゲートメモリ装置。
  20. ロー方向に配列され、互いに平行する多数の上部ワードライン及び多数の下部ワードラインと、カラム方向に配列された多数のビットラインと、前記多数のビットラインと垂直方向に配列された多数のセンシングラインと、前記多数の上部ワードライン及び前記多数の下部ワードラインと前記多数のビットラインが交差する領域に配置される多数のメモリセルアレイと、前記多数のビットラインと一対一対応し、前記ビットライン上のデータをセンシング及び増幅する多数のセンスアンプを含むフロートゲートメモリ装置において、
    前記多数のメモリセルアレイのそれぞれは、
    上部ワードライン及び下部ワードラインに印加される電位に従い、ビットラインを介し印加されたデータがフロートゲートに格納されるか、前記フロートゲートに格納されたデータが前記ビットラインに出力される直列連結された多数のメモリセルと、
    第１選択信号の状態に従いビットラインと前記多数のメモリセルを選択的に連結する第１スイッチング素子と、
    第２選択信号の状態に従いセンシングラインと前記複数個のメモリセルを選択的に連結する第２スイッチング素子とを含み、
    前記多数のメモリセルは
    前記下部ワードラインの上部に形成された第１絶縁層と、
    前記第１絶縁層の上部に形成され、前記フロートゲートの極性に従い抵抗が変化するP型フロートチャンネルと、
    前記P型フロートチャンネルの両側に形成されたN型ドレイン領域及びN型ソース領域と、
    前記P型フロートチャンネルの上部に形成された第２絶縁層と、
    前記第２絶縁層の上部に形成された前記フロートゲートと、
    前記フロートゲートの上部及び前記上部ワードラインの下部に形成された第３絶縁層を含み、
    前記第１スイッチング素子と前記第２スイッチング素子がターンオン状態を維持し、前記上部ワードラインに陰の電圧を印加し、前記下部ワードラインに陽の電圧を印加し、前記ビットライン及び前記センシングラインを接地電圧に連結し、前記選択されたメモリセルにハイレベルデータを書き込むことを特徴とするフロートゲートメモリ装置。
  21. 前記選択されたメモリセルが連結された前記メモリセルアレイの前記選択されたメモリセルを除いた他の全てのメモリセルの前記上部ワードラインは接地電圧に連結され、前記下部ワードラインは陽の電圧が印加されることを特徴とする請求項２０に記載のフロートゲートメモリ装置。
  22. 前記第１スイッチング素子はターンオン状態を維持し、前記第２スイッチング素子がターンオフ状態を維持し、前記上部ワードライン及び前記下部ワードラインに陽の電圧を印加し、前記ビットラインに陽の電圧を印加し、前記選択されたメモリセルに格納されたハイレベルデータを維持することを特徴とする請求項２０に記載のフロートゲートメモリ装置。
  23. 前記選択されたメモリセルが連結された前記メモリセルアレイの前記選択されたメモリセルを除いた他の全てのメモリセルの前記上部ワードラインは接地電圧に連結されることを特徴とする請求項２２に記載のフロートゲートメモリ装置。
  24. 前記第１スイッチング素子はターンオン状態を維持し、前記第２スイッチング素子がターンオフ状態を維持し、前記上部ワードライン及び前記下部ワードラインに陽の電圧を印加し、前記ビットラインは接地電圧に連結して前記選択されたメモリセルにローレベルデータを書き込むことを特徴とする請求項２０に記載のフロートゲートメモリ装置。
  25. 前記選択されたメモリセルが連結された前記メモリセルアレイの前記選択されたメモリセルを除いた他の全てのメモリセルの前記上部ワードラインは接地電圧に連結されることを特徴とする請求項２４に記載のフロートゲートメモリ装置。
  26. 前記第１スイッチング素子及び前記第２スイッチング素子はターンオン状態を維持し、前記上部ワードライン、前記下部ワードライン及び前記センシングラインは接地電圧に連結され、前記ビットラインにセンシング電圧が印加され、前記選択されたメモリセルに格納されたデータをセンシングすることを特徴とする請求項２０に記載のフロートゲートメモリ装置。
  27. 前記選択されたメモリセルが連結された前記メモリセルアレイの前記選択されたメモリセルを除いた他の全てのメモリセルの前記上部ワードラインは接地電圧に連結されることを特徴とする請求項２６に記載のフロートゲートメモリ装置。
JP2005145400A 2004-12-29 2005-05-18 フロートゲートメモリ装置 Expired - Fee Related JP4901127B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR2004-115421 2004-12-29
KR1020040115420A KR100605782B1 (ko) 2004-12-29 2004-12-29 플로우트 게이트 메모리 장치
KR2004-115420 2004-12-29
KR1020040115421A KR100636927B1 (ko) 2004-12-29 2004-12-29 플로우트 게이트 메모리 장치

Publications (2)

Publication Number Publication Date
JP2006190931A JP2006190931A (ja) 2006-07-20
JP4901127B2 true JP4901127B2 (ja) 2012-03-21

Family

ID=36599475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005145400A Expired - Fee Related JP4901127B2 (ja) 2004-12-29 2005-05-18 フロートゲートメモリ装置

Country Status (4)

Country Link
US (1) US7310268B2 (ja)
JP (1) JP4901127B2 (ja)
DE (1) DE102005017071B4 (ja)
TW (1) TWI297216B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212431B2 (en) * 2004-12-29 2007-05-01 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device and control method thereof
JP4250649B2 (ja) * 2006-09-26 2009-04-08 株式会社東芝 不揮発性半導体記憶素子及び不揮発性半導体記憶装置
US7638836B2 (en) * 2007-05-15 2009-12-29 Schiltron Corporation Nonvolatile memory with backplate
US20090080258A1 (en) * 2007-09-21 2009-03-26 Walker Andrew J Erase method in thin film nonvolatile memory
GB2510333A (en) * 2013-01-30 2014-08-06 Ibm Emulating pressure sensitivity on multi-touch devices
US10885963B2 (en) * 2018-12-14 2021-01-05 Intel Corporation Ferroelectric memory-based synapses

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306935A (en) * 1988-12-21 1994-04-26 Texas Instruments Incorporated Method of forming a nonvolatile stacked memory
JP2643675B2 (ja) * 1990-07-30 1997-08-20 日本電気株式会社 不揮発性半導体記憶装置
JPH04298079A (ja) * 1991-03-26 1992-10-21 Casio Comput Co Ltd 半導体記憶装置
US5446299A (en) * 1994-04-29 1995-08-29 International Business Machines Corporation Semiconductor random access memory cell on silicon-on-insulator with dual control gates
JP2630278B2 (ja) * 1994-10-26 1997-07-16 日本電気株式会社 不揮発性半導体記憶装置及びその製造方法
JP3424427B2 (ja) 1995-07-27 2003-07-07 ソニー株式会社 不揮発性半導体メモリ装置
JP2939973B2 (ja) * 1996-06-06 1999-08-25 日本電気株式会社 不揮発性半導体メモリ装置の駆動方法
JP2877103B2 (ja) * 1996-10-21 1999-03-31 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
US5889302A (en) * 1997-04-21 1999-03-30 Advanced Micro Devices, Inc. Multilayer floating gate field effect transistor structure for use in integrated circuit devices
JP3805867B2 (ja) * 1997-09-18 2006-08-09 株式会社東芝 不揮発性半導体記憶装置
JPH11145312A (ja) * 1997-11-07 1999-05-28 Toshiba Corp 不揮発性半導体記憶装置
JP2000174241A (ja) * 1998-12-10 2000-06-23 Toshiba Corp 不揮発性半導体記憶装置
JP3751173B2 (ja) * 1999-03-17 2006-03-01 ローム株式会社 データ保持装置
JP3878370B2 (ja) 1999-10-13 2007-02-07 ローム株式会社 不揮発性メモリおよびその駆動方法
US6136650A (en) * 1999-10-21 2000-10-24 United Semiconductor Corp Method of forming three-dimensional flash memory structure
JP2002050704A (ja) * 2000-08-01 2002-02-15 Sony Corp メモリ素子およびその製造方法並びに集積回路
JP3901432B2 (ja) 2000-08-22 2007-04-04 セイコーエプソン株式会社 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法
JP4720046B2 (ja) 2000-09-01 2011-07-13 ソニー株式会社 強誘電体型不揮発性半導体メモリの駆動方法
JP4216483B2 (ja) * 2001-02-15 2009-01-28 株式会社東芝 半導体メモリ装置
JP4815695B2 (ja) * 2001-05-24 2011-11-16 ソニー株式会社 不揮発性半導体メモリ装置の動作方法
US6864529B2 (en) * 2001-08-23 2005-03-08 Hewlett-Packard Development Company, L.P. Thin film transistor memory device
US6737675B2 (en) * 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US7005350B2 (en) * 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
KR100881201B1 (ko) * 2003-01-09 2009-02-05 삼성전자주식회사 사이드 게이트를 구비하는 소노스 메모리 소자 및 그제조방법
JP3913704B2 (ja) * 2003-04-22 2007-05-09 株式会社東芝 不揮発性半導体記憶装置及びこれを用いた電子装置

Also Published As

Publication number Publication date
TWI297216B (en) 2008-05-21
DE102005017071B4 (de) 2011-09-15
JP2006190931A (ja) 2006-07-20
US20060138519A1 (en) 2006-06-29
TW200623427A (en) 2006-07-01
US7310268B2 (en) 2007-12-18
DE102005017071A1 (de) 2006-07-13

Similar Documents

Publication Publication Date Title
JP5015430B2 (ja) 不揮発性強誘電体メモリ装置
JP4769012B2 (ja) 不揮発性強誘電体メモリ装置
JP5038599B2 (ja) チャージトラップインシュレータメモリ装置
JP4901127B2 (ja) フロートゲートメモリ装置
KR100669558B1 (ko) 불휘발성 강유전체 메모리 장치
KR100745902B1 (ko) 비휘발성 강유전체 메모리 장치
KR100682180B1 (ko) 불휘발성 강유전체 메모리 장치
JP2006190932A (ja) チャージトラップインシュレータメモリ装置
KR100720223B1 (ko) 불휘발성 강유전체 메모리 장치
KR100696768B1 (ko) 차지 트랩 인슐레이터 메모리 장치
KR100682212B1 (ko) 불휘발성 강유전체 메모리 장치
KR100636927B1 (ko) 플로우트 게이트 메모리 장치
KR100605782B1 (ko) 플로우트 게이트 메모리 장치
KR100636926B1 (ko) 불휘발성 강유전체 메모리 장치
US7724569B2 (en) 1-transistor type DRAM driving method with an improved write operation margin
KR100636925B1 (ko) 불휘발성 강유전체 메모리 장치
KR100682204B1 (ko) 불휘발성 강유전체 메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees