JP4899988B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4899988B2 JP4899988B2 JP2007086801A JP2007086801A JP4899988B2 JP 4899988 B2 JP4899988 B2 JP 4899988B2 JP 2007086801 A JP2007086801 A JP 2007086801A JP 2007086801 A JP2007086801 A JP 2007086801A JP 4899988 B2 JP4899988 B2 JP 4899988B2
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating film
- gate electrode
- forming
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
前記RCA洗浄する工程の後に、前記第3ゲート絶縁膜上及び前記第3ゲート電極上に第5レジスト膜を形成する工程と、前記第5レジスト膜及び前記第1ゲート電極をマスクとして、前記第1ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第1低濃度不純物領域を形成する工程と、前記第1低濃度不純物領域を形成する工程の後に、前記第5レジスト膜を除去する工程と、を具備し、前記第3半導体装置を製造する場合は、半導体基板に、前記第2ゲート絶縁膜及び前記第3ゲート絶縁膜を形成する工程と、前記第2ゲート絶縁膜の一部上に位置する前記第2ゲート電極、及び前記第3ゲート絶縁膜の一部上に位置する前記第3ゲート電極を形成する工程と、前記第2ゲート絶縁膜上及び前記第2ゲート電極上に第6レジスト膜を形成する工程と、前記第6レジスト膜及び前記第3ゲート電極をマスクとして、前記第3ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第3低濃度不純物領域を形成する工程と、前記第3低濃度不純物領域を形成する工程の後に、前記第6レジスト膜を前記第1ゲート絶縁膜、第2ゲート絶縁膜、第3ゲート絶縁膜を薄くすることのない薬液で除去し、さらに残渣をスクラバー洗浄する工程と、
前記スクラバー洗浄する工程の後に、前記第3ゲート絶縁膜上及び前記第3ゲート電極上に第7レジスト膜を形成する工程と、前記第7レジスト膜及び前記第2ゲート電極をマスクとして、前記第2ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第2低濃度不純物領域を形成する工程と、前記第2低濃度不純物領域を形成する工程の後に、前記第7レジスト膜を除去する工程と、を具備する。
域を具備する第1トランジスタと、第2ゲート絶縁膜、第2ゲート電極、及び第2低濃度
不純物領域を具備する第2トランジスタと、第3ゲート絶縁膜、第3ゲート電極、及び第
3低濃度不純物領域を具備する第3トランジスタを具備し、前記第2半導体装置は、前記第1トランジスタ及び前記第3トランジスタを具備し、前記第3半導体装置は、前記第2トランジスタ及び前記第3トランジスタを具備し、前記第3ゲート絶縁膜は、前記第1ゲート絶縁膜及び前記第2ゲート絶縁膜より厚く、前記第1半導体装置を製造する場合は、半導体基板に、前記第1ゲート絶縁膜、前記第2ゲート絶縁膜、及び前記第3ゲート
絶縁膜を形成する工程と、前記第1ゲート絶縁膜の一部上に位置する前記第1ゲート電極、前記第2ゲート絶縁膜の一部上に位置する前記第2ゲート電極、及び前記第3ゲート絶縁膜の一部上に位置する前記第3ゲート電極を形成する工程と、前記第2ゲート絶縁膜、前記第2ゲート電極、前記第3ゲート絶縁膜、及び前記第3ゲート電極それぞれ上に第1レジスト膜を形成する工程と、前記第1レジスト膜及び前記第1ゲート電極をマスクとして、前記第1ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を注入することにより、前記半導体基板に前記第1低濃度不純物領域を形成する工程と、前記第1低濃度不純物領域を形成する工程の後に、前記第1レジスト膜を灰化し、さらに残渣をRCA洗浄する工程と、前記RCA洗浄する工程の後に、前記第1ゲート絶縁膜、前記第1ゲート電極、前記第2ゲート絶縁膜、及び前記第2ゲート電極それぞれ上に第2レジスト膜を形成する工程と、前記第2レジスト膜及び前記第3ゲート電極をマスクとして、前記第3ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第3低濃度不純物領域を形成する工程と、前記第3低濃度不純物領域を形成する工程の後に、前記第2レジスト膜を前記第1ゲート絶縁膜、第2ゲート絶縁膜、第3ゲート絶縁膜を薄くすることのない薬液で除去し、さらに残渣をスクラバー洗浄する工程と、前記スクラバー洗浄する工程の後に、前記第1ゲート絶縁膜、前記第1ゲート電極、前記第3ゲート絶縁膜、及び前記第3ゲート電極それぞれ上に第3レジスト膜を形成する工程と、前記第3レジスト膜及び前記第2ゲート電極をマスクとして、前記第2ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第2低濃度不純物領域を形成する工程と、前記第2低濃度不純物領域を形成する工程の後に、前記第3レジスト膜を除去する工程と、を具備し、前記第2半導体装置を製造する場合は、半導体基板に、前記第1ゲート絶縁膜及び前記第3ゲート絶縁膜を形成する工程と、前記第1ゲート絶縁膜の一部上に位置する前記第1ゲート電極、及び前記第3ゲート絶縁膜の一部上に位置する前記第3ゲート電極を形成する工程と、前記第3ゲート絶縁膜上及び前記第3ゲート電極上に第4レジスト膜を形成する工程と、前記第4レジスト膜及び前記第1ゲート電極をマスクとして、前記第1ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第1低濃度不純物領域を形成する工程と、前記第1低濃度不純物領域を形成する工程の後に、前記第4レジスト膜を灰化し、さらに残渣をRCA洗浄する工程と、前記RCA洗浄する工程の後に、前記第1ゲート絶縁膜上及び前記第1ゲート電極上に第5レジスト膜を形成する工程と、前記第5レジスト膜及び前記第3ゲート電極をマスクとして、前記第3ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第3低濃度不純物領域を形成する工程と、前記第3低濃度不純物領域を形成する工程の後に、前記第5レジスト膜を除去する工程と、を具備し、前記第3半導体装置を製造する場合は、半導体基板に、前記第2ゲート絶縁膜及び前記第3ゲート絶縁膜を形成する工程と、前記第2ゲート絶縁膜の一部上に位置する前記第2ゲート電極、及び前記第3ゲート絶縁膜の一部上に位置する前記第3ゲート電極を形成する工程と、前記第2ゲート絶縁膜上及び前記第2ゲート電極上に第6レジスト膜を形成する工程と、前記第6レジスト膜及び前記第3ゲート電極をマスクとして、前記第3ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第3低濃度不純物領域を形成する工程と、前記第3低濃度不純物領域を形成する工程の後に、前記第6レジスト膜を灰化し、さらに残渣をRCA洗浄する工程と、前記RCA洗浄する工程の後に、前記第3ゲート絶縁膜上及び前記第3ゲート電極上に第7レジスト膜を形成する工程と、前記第7レジスト膜及び前記第2ゲート電極をマスクとして、前記第2ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第2低濃度不純物領域を形成する工程と、前記第2低濃度不純物領域を形成する工程の後に、前記第7レジスト膜を除去する工程と、を具備する。
従って、前記第1〜第3半導体装置相互間で、トランジスタの組み合わせが異なってもトランジスタの特性に差が生じることを抑制できる。
このようにして、第1の半導体装置が形成される。
このようにして、第1の半導体装置が形成される。
このようにして、第2の半導体装置が形成される。
このようにして、第3の半導体装置が形成される。
以上、本実施形態によっても第1の実施形態と同様の効果を得ることができる。
Claims (2)
- 第1半導体装置、第2半導体装置、又は第3半導体装置のそれぞれを同一の製造ラインで製造する半導体装置の製造方法であって、
前記第1半導体装置は、第1ゲート絶縁膜、第1ゲート電極、及び第1低濃度不純物領
域を具備する第1トランジスタと、第2ゲート絶縁膜、第2ゲート電極、及び第2低濃度
不純物領域を具備する第2トランジスタと、第3ゲート絶縁膜、第3ゲート電極、及び第
3低濃度不純物領域を具備する第3トランジスタを具備し、
前記第2半導体装置は、前記第1トランジスタ及び前記第3トランジスタを具備し、
前記第3半導体装置は、前記第2トランジスタ及び前記第3トランジスタを具備し、
前記第1半導体装置を製造する場合は、
半導体基板に、前記第1ゲート絶縁膜、前記第2ゲート絶縁膜、及び前記第3ゲート
絶縁膜を形成する工程と、
前記第1ゲート絶縁膜の一部上に位置する前記第1ゲート電極、前記第2ゲート絶縁膜の一部上に位置する前記第2ゲート電極、及び前記第3ゲート絶縁膜の一部上に位置する前記第3ゲート電極を形成する工程と、
前記第1ゲート絶縁膜、前記第1ゲート電極、前記第2ゲート絶縁膜、及び前記第2ゲート電極それぞれ上に第1レジスト膜を形成する工程と、
前記第1レジスト膜及び前記第3ゲート電極をマスクとして、前記第3ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を注入することにより、前記半導体基板に前記第3低濃度不純物領域を形成する工程と、
前記第3低濃度不純物領域を形成する工程の後に、前記第1レジスト膜を前記第1ゲート絶縁膜、第2ゲート絶縁膜、第3ゲート絶縁膜を薄くすることのない薬液で除去し、さらに残渣をスクラバー洗浄する工程と、
前記スクラバー洗浄をする工程の後に、前記第1ゲート絶縁膜、前記第1ゲート電極、前記第3ゲート絶縁膜、及び前記第3ゲート電極それぞれ上に第2レジスト膜を形成する工程と、
前記第2レジスト膜及び前記第2ゲート電極をマスクとして、前記第2ゲート絶縁膜
を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板
に前記第2低濃度不純物領域を形成する工程と、
前記第2低濃度不純物領域を形成する工程の後に、前記第2レジスト膜を灰化し、さらに残渣をRCA洗浄する工程と、
前記RCA洗浄をする工程の後に、前記第2ゲート絶縁膜、前記第2ゲート電極、前記第3ゲート絶縁膜、及び前記第3ゲート電極それぞれ上に第3レジスト膜を形成する工程と、
前記第3レジスト膜及び前記第1ゲート電極をマスクとして、前記第1ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板
に前記第1低濃度不純物領域を形成する工程と、
前記第1低濃度不純物領域を形成する工程の後に、前記第3レジスト膜を除去する工程と、
を具備し、
前記第2半導体装置を製造する場合は、
半導体基板に、前記第1ゲート絶縁膜及び前記第3ゲート絶縁膜を形成する工程と、
前記第1ゲート絶縁膜の一部上に位置する前記第1ゲート電極、及び前記第3ゲート
絶縁膜の一部上に位置する前記第3ゲート電極を形成する工程と、
前記第1ゲート絶縁膜上及び前記第1ゲート電極上に第4レジスト膜を形成する工程
と、
前記第4レジスト膜及び前記第3ゲート電極をマスクとして、前記第3ゲート絶縁膜
を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板
に前記第3低濃度不純物領域を形成する工程と、
前記第3低濃度不純物領域を形成する工程の後に、前記第4レジスト膜を灰化し、さらに残渣をRCA洗浄する工程と、
前記RCA洗浄する工程の後に、前記第3ゲート絶縁膜上及び前記第3ゲート電極上に第5レジスト膜を形成する工程と、
前記第5レジスト膜及び前記第1ゲート電極をマスクとして、前記第1ゲート絶縁膜
を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板
に前記第1低濃度不純物領域を形成する工程と、
前記第1低濃度不純物領域を形成する工程の後に、前記第5レジスト膜を除去する工程と、
を具備し、
前記第3半導体装置を製造する場合は、
半導体基板に、前記第2ゲート絶縁膜及び前記第3ゲート絶縁膜を形成する工程と、
前記第2ゲート絶縁膜の一部上に位置する前記第2ゲート電極、及び前記第3ゲート
絶縁膜の一部上に位置する前記第3ゲート電極を形成する工程と、
前記第2ゲート絶縁膜上及び前記第2ゲート電極上に第6レジスト膜を形成する工程
と、
前記第6レジスト膜及び前記第3ゲート電極をマスクとして、前記第3ゲート絶縁膜
を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板
に前記第3低濃度不純物領域を形成する工程と、
前記第3低濃度不純物領域を形成する工程の後に、前記第6レジスト膜を前記第1ゲート絶縁膜、第2ゲート絶縁膜、第3ゲート絶縁膜を薄くすることのない薬液で除去し、さらに残渣をスクラバー洗浄する工程と、
前記スクラバー洗浄する工程の後に、前記第3ゲート絶縁膜上及び前記第3ゲート電極上に第7レジスト膜を形成する工程と、
前記第7レジスト膜及び前記第2ゲート電極をマスクとして、前記第2ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第2低濃度不純物領域を形成する工程と、
前記第2低濃度不純物領域を形成する工程の後に、前記第7レジスト膜を除去する工程と、
を具備する半導体装置の製造方法。 - 第1半導体装置、第2半導体装置、又は第3半導体装置のそれぞれを同一の製造ラインで製造する半導体装置の製造方法であって、
前記第1半導体装置は、第1ゲート絶縁膜、第1ゲート電極、及び第1低濃度不純物領
域を具備する第1トランジスタと、第2ゲート絶縁膜、第2ゲート電極、及び第2低濃度
不純物領域を具備する第2トランジスタと、第3ゲート絶縁膜、第3ゲート電極、及び第
3低濃度不純物領域を具備する第3トランジスタを具備し、
前記第2半導体装置は、前記第1トランジスタ及び前記第3トランジスタを具備し、
前記第3半導体装置は、前記第2トランジスタ及び前記第3トランジスタを具備し、
前記第3ゲート絶縁膜は、前記第1ゲート絶縁膜及び前記第2ゲート絶縁膜より厚く、
前記第1半導体装置を製造する場合は、
半導体基板に、前記第1ゲート絶縁膜、前記第2ゲート絶縁膜、及び前記第3ゲート
絶縁膜を形成する工程と、
前記第1ゲート絶縁膜の一部上に位置する前記第1ゲート電極、前記第2ゲート絶縁
膜の一部上に位置する前記第2ゲート電極、及び前記第3ゲート絶縁膜の一部上に位置す
る前記第3ゲート電極を形成する工程と、
前記第2ゲート絶縁膜、前記第2ゲート電極、前記第3ゲート絶縁膜、及び前記第3ゲート電極それぞれ上に第1レジスト膜を形成する工程と、
前記第1レジスト膜及び前記第1ゲート電極をマスクとして、前記第1ゲート絶縁膜
を透過するエネルギーで前記半導体基板に不純物を注入することにより、前記半導体基板
に前記第1低濃度不純物領域を形成する工程と、
前記第1低濃度不純物領域を形成する工程の後に、前記第1レジスト膜を灰化し、さらに残渣をRCA洗浄する工程と、
前記RCA洗浄する工程の後に、前記第1ゲート絶縁膜、前記第1ゲート電極、前記第2ゲート絶縁膜、及び前記第2ゲート電極それぞれ上に第2レジスト膜を形成する工程と、
前記第2レジスト膜及び前記第3ゲート電極をマスクとして、前記第3ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板
に前記第3低濃度不純物領域を形成する工程と、
前記第3低濃度不純物領域を形成する工程の後に、前記第2レジスト膜を前記第1ゲート絶縁膜、第2ゲート絶縁膜、第3ゲート絶縁膜を薄くすることのない薬液で除去し、さらに残渣をスクラバー洗浄する工程と、
前記スクラバー洗浄する工程の後に、前記第1ゲート絶縁膜、前記第1ゲート電極、前記第3ゲート絶縁膜、及び前記第3ゲート電極それぞれ上に第3レジスト膜を形成する工程と、
前記第3レジスト膜及び前記第2ゲート電極をマスクとして、前記第2ゲート絶縁膜
を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板
に前記第2低濃度不純物領域を形成する工程と、
前記第2低濃度不純物領域を形成する工程の後に、前記第3レジスト膜を除去する工程と、
を具備し、
前記第2半導体装置を製造する場合は、
半導体基板に、前記第1ゲート絶縁膜及び前記第3ゲート絶縁膜を形成する工程と、
前記第1ゲート絶縁膜の一部上に位置する前記第1ゲート電極、及び前記第3ゲート絶縁膜の一部上に位置する前記第3ゲート電極を形成する工程と、
前記第3ゲート絶縁膜上及び前記第3ゲート電極上に第4レジスト膜を形成する工程
と、
前記第4レジスト膜及び前記第1ゲート電極をマスクとして、前記第1ゲート絶縁膜
を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板
に前記第1低濃度不純物領域を形成する工程と、
前記第1低濃度不純物領域を形成する工程の後に、前記第4レジスト膜を灰化し、さらに残渣をRCA洗浄する工程と、
前記RCA洗浄する工程の後に、前記第1ゲート絶縁膜上及び前記第1ゲート電極上に第5レジスト膜を形成する工程と、
前記第5レジスト膜及び前記第3ゲート電極をマスクとして、前記第3ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第3低濃度不純物領域を形成する工程と、
前記第3低濃度不純物領域を形成する工程の後に、前記第5レジスト膜を除去する工程と、
を具備し、
前記第3半導体装置を製造する場合は、
半導体基板に、前記第2ゲート絶縁膜及び前記第3ゲート絶縁膜を形成する工程と、
前記第2ゲート絶縁膜の一部上に位置する前記第2ゲート電極、及び前記第3ゲート
絶縁膜の一部上に位置する前記第3ゲート電極を形成する工程と、
前記第2ゲート絶縁膜上及び前記第2ゲート電極上に第6レジスト膜を形成する工程
と、
前記第6レジスト膜及び前記第3ゲート電極をマスクとして、前記第3ゲート絶縁膜
を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板
に前記第3低濃度不純物領域を形成する工程と、
前記第3低濃度不純物領域を形成する工程の後に、前記第6レジスト膜を灰化し、さらに残渣をRCA洗浄する工程と、
前記RCA洗浄する工程の後に、前記第3ゲート絶縁膜上及び前記第3ゲート電極上に第7レジスト膜を形成する工程と、
前記第7レジスト膜及び前記第2ゲート電極をマスクとして、前記第2ゲート絶縁膜を透過するエネルギーで前記半導体基板に不純物を導入することにより、前記半導体基板に前記第2低濃度不純物領域を形成する工程と、
前記第2低濃度不純物領域を形成する工程の後に、前記第7レジスト膜を除去する工程と、
を具備する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086801A JP4899988B2 (ja) | 2007-03-29 | 2007-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086801A JP4899988B2 (ja) | 2007-03-29 | 2007-03-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244404A JP2008244404A (ja) | 2008-10-09 |
JP4899988B2 true JP4899988B2 (ja) | 2012-03-21 |
Family
ID=39915323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007086801A Expired - Fee Related JP4899988B2 (ja) | 2007-03-29 | 2007-03-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4899988B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5492179A (en) * | 1977-12-29 | 1979-07-21 | Seiko Epson Corp | Removing method for photo resist film |
JPH0488669A (ja) * | 1990-07-31 | 1992-03-23 | Fujitsu Ltd | 半導体装置 |
JP4845299B2 (ja) * | 2001-03-09 | 2011-12-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2005044885A (ja) * | 2003-07-24 | 2005-02-17 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
-
2007
- 2007-03-29 JP JP2007086801A patent/JP4899988B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008244404A (ja) | 2008-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001015612A (ja) | 半導体集積回路装置の製造方法 | |
JP2007036116A (ja) | 半導体装置の製造方法 | |
JP2009200396A (ja) | 半導体装置の製造方法 | |
JP2007088138A (ja) | 半導体装置の製造方法 | |
KR100606925B1 (ko) | 핀 구조 전계 트랜지스터의 제조방법 | |
JP4899988B2 (ja) | 半導体装置の製造方法 | |
JP2005217245A (ja) | 半導体装置およびその製造方法 | |
JP2006202875A (ja) | 半導体装置の製造方法及び半導体装置 | |
US20050026429A1 (en) | Method and apparatus for providing an integrated active region on silicon-on-insulator devices | |
JP4899980B2 (ja) | 半導体装置の製造方法 | |
JP2001176983A (ja) | 半導体装置及びその製造方法 | |
JP4455167B2 (ja) | マルチゲート酸化膜を有する半導体装置の製造方法 | |
JP2008244405A (ja) | 半導体装置の製造方法 | |
JP2006303004A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2005209836A (ja) | 半導体装置の製造方法 | |
KR100766270B1 (ko) | 반도체 소자의 제조 방법 | |
JP2006237040A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006024605A (ja) | 半導体集積回路装置の製造方法 | |
JP2009158916A (ja) | 半導体素子のトレンチ形成方法 | |
JP2005136084A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007012779A (ja) | 半導体装置およびその製造方法 | |
JP2006216604A (ja) | 半導体装置及びその製造方法 | |
JP2007048781A (ja) | 半導体装置の製造方法 | |
JP5458547B2 (ja) | 半導体装置の製造方法 | |
JP2010098152A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4899988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |