JP4899962B2 - 電子デバイスの接続方法 - Google Patents

電子デバイスの接続方法 Download PDF

Info

Publication number
JP4899962B2
JP4899962B2 JP2007076114A JP2007076114A JP4899962B2 JP 4899962 B2 JP4899962 B2 JP 4899962B2 JP 2007076114 A JP2007076114 A JP 2007076114A JP 2007076114 A JP2007076114 A JP 2007076114A JP 4899962 B2 JP4899962 B2 JP 4899962B2
Authority
JP
Japan
Prior art keywords
composite ball
substrate
electronic device
printing mask
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007076114A
Other languages
English (en)
Other versions
JP2008235751A (ja
Inventor
学 近藤
真吾 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007076114A priority Critical patent/JP4899962B2/ja
Publication of JP2008235751A publication Critical patent/JP2008235751A/ja
Application granted granted Critical
Publication of JP4899962B2 publication Critical patent/JP4899962B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、コアと表面層からなる複数個の複合ボールで、上下の電子デバイス（パッケ
ージ等）の対向する電極間を接続する方法に関する。
パッケージオンパッケージ構造の電子部品は、上下のパッケージが複数個の半田ボール
で接続されているが、全体が半田からなる半田ボールに代えて、金属またはメッキされた
耐熱樹脂製のコアの表面に半田層が形成された複合ボールを使用する場合がある。その場
合には、下側のパッケージの基板の電極上に複合ボールを固定した後に、各複合ボールの
上に半田ペーストを塗布し、その上に上側のパッケージを載せてリフロー加熱を行う必要
がある。
従来は、この半田ペーストの塗布をディスペンサーを用いて行っているため、生産性が
低い、微量のペーストを小径の複合ボールに安定的に塗布することが難しい、といった問
題がある。
なお、半田ボールによる接続方法に関する従来文献としては、下記の特許文献１が挙げ
られるが、この文献には、コアと表面の半田層からなる複合ボールを用いた場合の方法に
ついては記載されていない。
特開平１０−２３３５７４号公報
本発明の課題は、コアと表面層からなる複数個の複合ボールで、上下の電子デバイス（
パッケージ等）の対向する電極間を接続する方法として、前述の方法と比較して、生産性
が高く、微量のペーストを小径の複合ボールに安定的に塗布できる方法を提供することで
ある。
発明１の電子デバイスの接続方法は、コアと表面層からなる複合ボールで、第１及び第２の電子デバイスの対向する電極間を接続する方法であって、（ａ）基板と、前記基板上に設けられた電子部品と、前記電子部品と電気的に接続され、前記基板上に設けられた電極と、を有する前記第１の電子デバイスの前記電極上に、前記複合ボールを固定する工程と、（ｂ）前記（ａ）工程後、開口部を有する印刷マスクを、前記開口部に前記複合ボールの少なくとも一部が入り、前記複合ボールの頂点が印刷マスクの上面より下側となるように配置して、前記複合ボールの上部に半田ペーストを付着させる工程と、を有し、
前記第１の電子デバイスは、前記電子部品が前記基板にワイヤを用いてワイヤボンディ
ングされたパッケージであり、前記印刷マスクの前記ワイヤの最も高くなっている部分と
オーバーラップする部分の厚さは、前記印刷マスクの他の部分の厚さより薄く形成されて
いることを特徴とする。
発明１の方法によれば、ワイヤの突出部分と印刷マスクが干渉しないようにできる。
発明２の電子デバイスの接続方法は、コアと表面層からなる複合ボールで、第１及び第２の電子デバイスの対向する電極間を接続する方法であって、（ａ）基板と、前記基板上に設けられた電子部品と、前記電子部品と電気的に接続され、前記基板上に設けられた電極と、を有する前記第１の電子デバイスの前記電極上に、前記複合ボールを固定する工程と、（ｂ）前記（ａ）工程後、開口部を有する印刷マスクを、前記開口部に前記複合ボールの少なくとも一部が入り、前記複合ボールの頂点が印刷マスクの上面より下側となるように配置して、前記複合ボールの上部に半田ペーストを付着させる工程と、を有し、
前記基板は、前記電子部品を形成しないダミー部を有し、前記（ｂ）工程では、前記ダミー部に前記印刷マスクを支持するスペーサを設けた状態で行うことを特徴とする。
発明２の方法によれば、印刷マスクが電子部品に接触することを防ぐことができる。
発明３の電子デバイスの接続方法は、コアと表面層からなる複合ボールで、第１及び第２の電子デバイスの対向する電極間を接続する方法であって、（ａ）基板と、前記基板上に設けられた電子部品と、前記電子部品と電気的に接続され、前記基板上に設けられた電極と、を有する前記第１の電子デバイスの前記電極上に、前記複合ボールを固定する工程と、（ｂ）前記（ａ）工程後、開口部を有する印刷マスクを、前記開口部に前記複合ボールの少なくとも一部が入り、前記複合ボールの頂点が印刷マスクの上面より下側となるように配置して、前記複合ボールの上部に半田ペーストを付着させる工程と、を有し、前記印刷マスクの開口部の直径は前記複合ボールの直径より大きく形成されており、前記第１の電子デバイスは、前記電子部品が前記基板にワイヤを用いてワイヤボンディングされたパッケージであり、前記印刷マスクの前記ワイヤの最も高くなっている部分とオーバーラップする部分の厚さは、前記印刷マスクの他の部分の厚さより薄く形成されていることを特徴とする。
発明３の方法によれば、ワイヤの突出部分と印刷マスクが干渉しないようにできる。
発明４の電子デバイスの接続方法は、前記発明１又は３に記載の電子デバイスの接続方法において、前記基板は、前記電子部品を形成しないダミー部を有し、前記（ｂ）工程では、前記ダミー部に前記印刷マスクを支持するスペーサを設けた状態で行うことを特徴とする。
発明４の方法によれば、印刷マスクが電子部品に接触することを防ぐことができる。
発明５の電子デバイスの接続方法は、前記発明４に記載の電子デバイスの接続方法において、前記スペーサは、前記（ａ）工程時に同時に形成することを特徴とする。
発明５の方法によれば、別工程でスペーサを設ける手間が低減できる。
発明６の電子デバイスの接続方法は、前記発明１又は３に記載の電子デバイスの接続方法において、前記印刷マスクの厚さは、前記各開口部の周縁で複合ボールの直径より大きく、前記（ｂ）工程時には、この印刷マスクを前記基板（下側基板）上に接触させて配置することを特徴とする。
発明６の方法によれば、印刷マスクを下側基板の上に置くだけで簡単に、印刷マスクの
高さを所定高さに保持することができる。
以下、本発明の実施形態について説明する。
図１は、本発明の電子デバイスの接続方法の実施形態を説明する図である。
この実施形態では、パッケージオンパッケージ構造の電子部品を製造する際に、下側基
板に形成された複数個のパッケージ上に、それぞれ上側パッケージを固定する方法につい
て説明する。
先ず、図１（ａ）に示すように、下側基板１の上に、チップ２がワイヤ３によりボンデ
ィングされた下側パッケージ（第１の電子デバイス）が複数個形成されている。この下側
基板１には、また、各パッケージの接続用電極４が形成されている。そして、接続用電極
４の上に、コア５１と表面の半田層５２からなる複合ボール５が固定されている。また、
固定された複合ボール５の全ての位置に開口部６１を有する印刷マスク６を用意する。
次に、図１（ｂ）に示すように、印刷マスク６を、複合ボール５の上部が各開口部６１
に入って、その頂点が印刷マスク６の上面より下側となるように配置する。言い換えると
、複合ボール２の下側基板１から最も離れている点が、印刷マスク６の下側基板１と対向
する面とは反対側の面よりも、下側基板１に近くなるように配置する。その際に、下側基
板１と印刷マスク６の間に印刷マスク６を受けるスペーサＳを配置しておくことで、印刷
マスク６の高さを所定高さに保持してもよい。このとき、スペーサＳは複合ボール５の間
に設けてもよい。また、複合ボール５を接続用電極４の上に設ける際に、同時にスペーサ
Ｓを形成してもよい。
この状態で、印刷マスク６の上に置いた半田ペースト７を、スキージ７１により図１の
右から左へ掻き取りながら移動させることで、半田ペースト印刷を行い、全ての開口部６
１内に半田ペースト７を入れる。
次に、印刷マスク６を外すことで、図１（ｃ）に示すように、各複合ボール５の上部に
半田ペースト７が付着する。次に、図１（ｄ）に示すように、上側のパッケージ８の各接
続用電極８１を、対応する下側のパッケージの各複合ボール５に合わせて載せる。次に、
図１（ｅ）に示すように、リフロー加熱を行って、半田ペースト７および複合ボール５の
半田層５２を溶融させることにより、上下のパッケージを接続する。
この実施形態の方法によれば、半田ペースト印刷を採用することで、ディスペンサーを
用いた方法と比較して、生産性が高く、微量のペーストを小径の複合ボール上に安定的に
塗布することができる。
ここで、図２に示すように、印刷マスク６の開口部６１の直径Ａを、複合ボール５の直
径より大きく、印刷マスク６の上面とその開口部６１に入った複合ボール５の頂点との距
離Ｂを、使用する半田ペーストに含まれる半田粒子の直径より大きく、印刷マスク６の厚
さｔの２／３以下とする。例えば、複合ボール５の直径が２２０ｍｍ、印刷マスク６の厚
さｔ＝１２０ｍｍの場合、Ａ＝２８０ｍｍ、Ｂ＝７０ｍｍとする。これにより、印刷マス
ク６を外した時に、半田ペースト７が開口部６１に残ることが防止され、適量の半田ペー
スト７を複合ボール５上に付着させることができる。
また、図３に示すように、印刷マスク６の、ワイヤ３の最も高くなっている部分とオー
バーラップする部分の厚さｔ１を開口部６１の周縁部分の厚さｔより薄くすることで、ワ
イヤ３の突出部分と印刷マスク６が干渉しないようにすることができる。ここで、ワイヤ
３の最も高くなっている部分とは、言い換えるとワイヤ３の下側基板１から最も離れた部
分を指す。
また、図４の例では、下側基板１に電子デバイスを形成しないダミー部１１を設け、こ
のダミー部１１に、スペーサとして上下のパッケージ接続用と同じ複合ボール５を固定し
、開口部６１の周縁部に突出部６２を設けた印刷マスク６を用いている。この突出部６２
の突出量は、複合ボール５の開口部６１への挿入量の設定値に対応させて決める。
そのため、図４（ａ）の状態から印刷マスク６を降下させることで、印刷マスク６はダ
ミー部１１の複合ボール５に当たり、図４（ｂ）に示す状態となる。これにより、印刷マ
スク６は複合ボール５の高さに保持され、複合ボール５は印刷マスク６の開口部６１へ設
定量だけ挿入された状態となる。この状態で、半田ペースト印刷を行った後に印刷マスク
６を外すことで、接続用電極４上の複合ボール５の上部に半田ペースト７が付着し、ダミ
ー部１１には複合ボール５がそのまま存在する。なお、このダミー部１１は、下側基板１
のダイシング工程で切断された後に廃棄される。
また、図５の例では、印刷マスク９を、複合ボール５の直径より厚い金属板に、複合ボ
ール５位置に対応させた貫通穴（開口部）９１と、チップ２およびワイヤ３の部分が入る
凹部９２を設けることで作製し、この印刷マスク９を下側基板１の上に載せている。この
状態で複合ボール５の頂点と印刷マスク９の上面との間に所定の距離Ｂが保持されるよう
に、印刷マスク９の厚さが設定されている。
この状態で、印刷マスク９の上に置いた半田ペースト７を、スキージ７１により図５の
右から左へ掻き取りながら移動させることで、半田ペースト印刷を行い、全ての開口部９
１内の上部に半田ペースト７を入れる。次に、印刷マスク９を外すことで、図１（ｃ）と
同様に、各複合ボール５の上部に半田ペースト７が付着する。
このような印刷マスク９を用いることで、図１（ｂ）のようなスペーサＳの設置や、図
４のような複合ボール５をダミー部１１に固定することを行わなくても、下側基板１の上
に置くだけで簡単に、印刷マスクの高さを所定高さに保持することができる。
実施形態の方法を説明する断面図。 印刷マスクの厚さおよび開口部と複合ボールとの関係を示す断面図。 ワイヤを避ける形状の印刷マスクを示す断面図。 下側基板にダミー部を有する場合を示す断面図。 図１とは異なる印刷マスクを使用した例を示す断面図。
符号の説明
１…下側基板、２…チップ、３…ワイヤ、４…下側パッケージの接続用電極、５…複合
ボール、５１…コア、５２…表面の半田層、６…印刷マスク、６１…開口部、７…半田ペ
ースト、７１…スキージ、８…上側のパッケージ、８１…上側パッケージの接続用電極、
９…印刷マスク、９１…開口部、９２…凹部、Ｓ…スペーサ。

Claims (6)

  1. コアと表面層からなる複合ボールで、第１及び第２の電子デバイスの対向する電極間を接続する方法であって、
    （ａ）基板と、前記基板上に設けられた電子部品と、前記電子部品と電気的に接続され、
    前記基板上に設けられた電極と、を有する前記第１の電子デバイスの前記電極上に、前記
    複合ボールを固定する工程と、
    （ｂ）前記（ａ）工程後、開口部を有する印刷マスクを、前記開口部に前記複合ボールの
    少なくとも一部が入り、前記複合ボールの頂点が印刷マスクの上面より下側となるように
    配置して、前記複合ボールの上部に半田ペーストを付着させる工程と、を有し、
    前記第１の電子デバイスは、前記電子部品が前記基板にワイヤを用いてワイヤボンディ
    ングされたパッケージであり、前記印刷マスクの前記ワイヤの最も高くなっている部分と
    オーバーラップする部分の厚さは、前記印刷マスクの他の部分の厚さより薄く形成されて
    いることを特徴とする電子デバイスの接続方法。
  2. コアと表面層からなる複合ボールで、第１及び第２の電子デバイスの対向する電極間を接続する方法であって、
    （ａ）基板と、前記基板上に設けられた電子部品と、前記電子部品と電気的に接続され、
    前記基板上に設けられた電極と、を有する前記第１の電子デバイスの前記電極上に、前記
    複合ボールを固定する工程と、
    （ｂ）前記（ａ）工程後、開口部を有する印刷マスクを、前記開口部に前記複合ボールの
    少なくとも一部が入り、前記複合ボールの頂点が印刷マスクの上面より下側となるように
    配置して、前記複合ボールの上部に半田ペーストを付着させる工程と、を有し、
    前記基板は、前記電子部品を形成しないダミー部を有し、前記（ｂ）工程では、前記ダミー部に前記印刷マスクを支持するスペーサを設けた状態で行うことを特徴とする電子デバイスの接続方法。
  3. コアと表面層からなる複合ボールで、第１及び第２の電子デバイスの対向する電極間を
    接続する方法であって、
    （ａ）基板と、前記基板上に設けられた電子部品と、前記電子部品と電気的に接続され、
    前記基板上に設けられた電極と、を有する前記第１の電子デバイスの前記電極上に、前記
    複合ボールを固定する工程と、
    （ｂ）前記（ａ）工程後、開口部を有する印刷マスクを、前記開口部に前記複合ボールの
    少なくとも一部が入り、前記複合ボールの頂点が印刷マスクの上面より下側となるように
    配置して、前記複合ボールの上部に半田ペーストを付着させる工程と、を有し、
    前記印刷マスクの開口部の直径は前記複合ボールの直径より大きく形成されており、
    前記第１の電子デバイスは、前記電子部品が前記基板にワイヤを用いてワイヤボンディ
    ングされたパッケージであり、前記印刷マスクの前記ワイヤの最も高くなっている部分と
    オーバーラップする部分の厚さは、前記印刷マスクの他の部分の厚さより薄く形成されて
    いることを特徴とする電子デバイスの接続方法。
  4. 前記基板は、前記電子部品を形成しないダミー部を有し、前記（ｂ）工程では、前記ダミー部に前記印刷マスクを支持するスペーサを設けた状態で行う請求項１又は３に記載の電子デバイスの接続方法。
  5. 前記スペーサは、前記（ａ）工程時に同時に形成する請求項４に記載の電子デバイスの
    接続方法。
  6. 前記印刷マスクの厚さは、前記各開口部の周縁で複合ボールの直径より大きく、前記（
    ｂ）工程時には、この印刷マスクを前記基板上に接触させて配置する請求項１又は３に記載の電子デバイスの接続方法。
JP2007076114A 2007-03-23 2007-03-23 電子デバイスの接続方法 Expired - Fee Related JP4899962B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007076114A JP4899962B2 (ja) 2007-03-23 2007-03-23 電子デバイスの接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007076114A JP4899962B2 (ja) 2007-03-23 2007-03-23 電子デバイスの接続方法

Publications (2)

Publication Number Publication Date
JP2008235751A JP2008235751A (ja) 2008-10-02
JP4899962B2 true JP4899962B2 (ja) 2012-03-21

Family

ID=39908166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007076114A Expired - Fee Related JP4899962B2 (ja) 2007-03-23 2007-03-23 電子デバイスの接続方法

Country Status (1)

Country Link
JP (1) JP4899962B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5214554B2 (ja) * 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204322A (ja) * 1995-01-26 1996-08-09 Ibiden Co Ltd バンプの形成方法
JPH1140936A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd ソルダーバンプ形成法
JP2001308127A (ja) * 2000-04-24 2001-11-02 Ricoh Microelectronics Co Ltd 半田突起印刷方法及び電子部品実装方法
JP3660275B2 (ja) * 2001-06-14 2005-06-15 シャープ株式会社 半導体装置およびその製造方法
JP2004247358A (ja) * 2003-02-10 2004-09-02 Sony Corp 半導体装置と、その製造方法と、それに用いるはんだボール
JP4791685B2 (ja) * 2003-05-22 2011-10-12 シャープ株式会社 導電性ボール、電極構造、電子部品の電極の形成方法、電子部品ならびに電子機器
JP4503309B2 (ja) * 2004-02-13 2010-07-14 リコーマイクロエレクトロニクス株式会社 中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板

Also Published As

Publication number Publication date
JP2008235751A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
US8110505B2 (en) Lead frame manufactured from low-priced material and not requiring strict process control, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
JP4270282B2 (ja) 半導体装置の製造方法
JP5120342B2 (ja) 半導体パッケージの製造方法
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP2009188086A (ja) 回路基板、これを用いた電子機器及び回路基板の製造方法
TWI413210B (zh) 電子裝置封裝及製造方法
JP5427394B2 (ja) 半導体装置の製造方法
JP5117270B2 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
JP2007013099A (ja) 無鉛半田ボールを有する半導体パッケージ及びその製造方法
WO2012108469A1 (ja) 半導体装置および半導体装置の製造方法
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JP4899962B2 (ja) 電子デバイスの接続方法
JP3833136B2 (ja) 半導体構造およびボンディング方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
WO2020213133A1 (ja) 半導体装置
JP5131206B2 (ja) 半導体装置
JP4872736B2 (ja) 電子デバイスの接続方法
JP2010098077A (ja) 回路モジュールの製造方法
JP2006332275A (ja) 半導体装置の製造方法及び半導体装置
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
KR101297662B1 (ko) 리드프레임의 제조방법
JP4696712B2 (ja) 半導体装置
TWI581375B (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees