JP4896380B2 - 電界効果型トランジスタの評価方法及び当該評価方法を用いた電界効果型トランジスタの作製方法 - Google Patents
電界効果型トランジスタの評価方法及び当該評価方法を用いた電界効果型トランジスタの作製方法 Download PDFInfo
- Publication number
- JP4896380B2 JP4896380B2 JP2004144845A JP2004144845A JP4896380B2 JP 4896380 B2 JP4896380 B2 JP 4896380B2 JP 2004144845 A JP2004144845 A JP 2004144845A JP 2004144845 A JP2004144845 A JP 2004144845A JP 4896380 B2 JP4896380 B2 JP 4896380B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- external
- voltage
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
仮想的な従来型構造のFETにおける飽和ドレイン電圧(Vdsat)を(10)式を用いて求める。以上で求めたVsat、Idsat、Vdsatを(9)式に代入すれば外部抵抗(r)を求めることができる。
以上の結果をまとめると表1のようになる。
Claims (4)
- 低濃度ドレイン構造を有する電界効果型トランジスタの構造を、低濃度ドレイン構造を有さない電界効果型トランジスタのソース側またはドレイン側に外部抵抗が直列に接続された等価回路であると仮定し、
前記低濃度ドレイン構造を有する電界効果型トランジスタにおいて、
ゲート電圧に対するドレイン電流の特性を測定してしきい値電圧を求め、
一定のゲート電圧を印加した状態において、前記低濃度ドレイン構造を有する電界効果トランジスタのドレイン電圧対ドレイン電流特性を測定し、
前記ドレイン電圧対ドレイン電流特性を前記等価回路に当てはめ、
ドレイン電流が飽和する飽和ドレイン電流(I dsat )における外部ドレイン電圧を外部飽和ドレイン電圧(V sat )として、前記しきい値電圧と、前記ゲート電圧とから、前記従来型構造を有する電界効果型トランジスタにおける飽和ドレイン電圧(V dsat )を求め、
前記外部飽和ドレイン電圧(V sat )、前記飽和ドレイン電流(I dsat )、前記飽和ドレイン電圧(V dsat )及び、V dsat =V sat −I dsat ×rの関係式を用いることにより、前記等価回路における外部抵抗である付加抵抗rを求めることを特徴とする電界効果型トランジスタの評価方法。 - 請求項1において、
前記低濃度ドレイン構造を有する電界効果型トランジスタはMOS(Metal Oxide Semiconductor)トランジスタであることを特徴とする電界効果型トランジスタの評価方法。 - 請求項1において、
前記低濃度ドレイン構造を有する電界効果型トランジスタは薄膜トランジスタ(TFT)であることを特徴とする電界効果型トランジスタの評価方法。 - 請求項1乃至3のいずれか一に記載の電界効果型トランジスタの評価方法を用いて、所望の低濃度ドレイン構造を形成することを特徴とする電界効果型トランジスタの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004144845A JP4896380B2 (ja) | 2003-05-16 | 2004-05-14 | 電界効果型トランジスタの評価方法及び当該評価方法を用いた電界効果型トランジスタの作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003139674 | 2003-05-16 | ||
JP2003139674 | 2003-05-16 | ||
JP2004144845A JP4896380B2 (ja) | 2003-05-16 | 2004-05-14 | 電界効果型トランジスタの評価方法及び当該評価方法を用いた電界効果型トランジスタの作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005005691A JP2005005691A (ja) | 2005-01-06 |
JP2005005691A5 JP2005005691A5 (ja) | 2007-06-28 |
JP4896380B2 true JP4896380B2 (ja) | 2012-03-14 |
Family
ID=34106340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004144845A Expired - Fee Related JP4896380B2 (ja) | 2003-05-16 | 2004-05-14 | 電界効果型トランジスタの評価方法及び当該評価方法を用いた電界効果型トランジスタの作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4896380B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113111498B (zh) * | 2021-03-26 | 2022-11-29 | 中山大学 | 一种偏栅晶体管进行建模的方法及电路仿真方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5953702B2 (ja) * | 1977-07-29 | 1984-12-26 | 日本電気株式会社 | 電界効果トランジスタの諸元を測定する方法 |
JPH0773129B2 (ja) * | 1993-01-14 | 1995-08-02 | 日本電気株式会社 | デバイス・パラメータ抽出装置 |
JPH06252395A (ja) * | 1993-02-24 | 1994-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 閾値電圧導出方法 |
JP2699844B2 (ja) * | 1993-12-21 | 1998-01-19 | 日本電気株式会社 | M0sfetのデバイスモデルとパラメータ抽出方法 |
JP3111918B2 (ja) * | 1997-02-05 | 2000-11-27 | 日本電気株式会社 | 半導体集積回路 |
JP3736962B2 (ja) * | 1998-01-28 | 2006-01-18 | 株式会社リコー | 評価用半導体装置及びそれを用いたデバイスパラメータ抽出装置 |
JP2000133800A (ja) * | 1998-10-26 | 2000-05-12 | Fujitsu Ltd | 半導体装置の評価方法及び半導体装置の製造方法 |
JP2001057425A (ja) * | 1999-08-18 | 2001-02-27 | Mitsubishi Electric Corp | Misトランジスタの実効的チャネル長抽出方法、その拡散層抵抗抽出方法、及びその製造プロセス評価方法 |
-
2004
- 2004-05-14 JP JP2004144845A patent/JP4896380B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005005691A (ja) | 2005-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Yoshimi et al. | Analysis of the drain breakdown mechanism in ultra-thin-film SOI MOSFETs | |
CN111368490B (zh) | 横向双扩散晶体管的电路***及其建模方法 | |
US8293606B2 (en) | Body tie test structure for accurate body effect measurement | |
Jindal | Distributed substrate resistance noise in fine-line NMOS field-effect transistors | |
US6423604B1 (en) | Determination of thermal resistance for field effect transistor formed in SOI technology | |
US20060081936A1 (en) | Semiconductor device for low power operation | |
US9076760B2 (en) | JFET having width defined by trench isolation | |
JP4364577B2 (ja) | 半導体素子の評価方法 | |
Rahimian et al. | A novel nanoscale MOSFET with modified buried layer for improving of AC performance and self-heating effect | |
Wie | Nonsaturating drain current characteristic in short-channel amorphous-silicon thin-film transistors | |
JP4896380B2 (ja) | 電界効果型トランジスタの評価方法及び当該評価方法を用いた電界効果型トランジスタの作製方法 | |
Sleva et al. | The influence of source and drain junction depth on the short-channel effect in MOSFETs | |
US7060511B2 (en) | Evaluation method of a field effect transistor | |
US10670638B2 (en) | Layout for reduced cross-talk in common terminal transistor | |
US6465267B1 (en) | Method of measuring gate capacitance to determine the electrical thickness of gate dielectrics | |
Manzini et al. | Avalanche injection of hot holes in the gate oxide of LDMOS transistors | |
US6750673B1 (en) | Method for measuring an effective channel length of a MOSFET | |
US6275972B1 (en) | Method for accurate channel-length extraction in MOSFETs | |
CN205789954U (zh) | 一种半导体测试结构 | |
Pearman | Electrical characterisation and modelling of schottky barrier metal source/drain MOSFETs | |
Zerroumda et al. | Performance assessment of a novel 4H–SiC junctionless planar power MOSFET towards improving electrical properties | |
Park et al. | A study on the performance of metal-oxide-semiconductor-field-effect-transistors with asymmetric junction doping structure | |
JP4302287B2 (ja) | 半導体装置の評価方法及び評価装置 | |
Tomaszewski et al. | A simple method for characterization of MOSFET serial resistance asymmetry | |
Terada | Reconsideration of effective MOSFET channel length extracted from channel resistance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |