JP4895420B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4895420B2 JP4895420B2 JP2000242303A JP2000242303A JP4895420B2 JP 4895420 B2 JP4895420 B2 JP 4895420B2 JP 2000242303 A JP2000242303 A JP 2000242303A JP 2000242303 A JP2000242303 A JP 2000242303A JP 4895420 B2 JP4895420 B2 JP 4895420B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- groove
- capacitor
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、より特定的には、キャパシタ電極を備える半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体装置の一つとしてＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が知られている。図９は、従来の半導体装置を示す断面模式図である。図９を参照して、従来の半導体装置を説明する。
【０００３】
図９を参照して、半導体装置はＤＲＡＭであり、半導体基板１０１上に形成された電界効果トランジスタとキャパシタとを備える。キャパシタはメモリ信号としての電荷を蓄える。また、電界効果トランジスタは、キャパシタへの電荷の蓄積を制御するスイッチング素子として作用する。半導体基板１０１の主表面には間隔を隔てて導電領域１０２ａ〜１０２ｅが形成されている。導電領域１０２ａ〜１０２ｄは電界効果トランジスタのソースおよびドレイン領域となる。導電領域１０２ａ〜１０２ｄの間に位置するチャネル領域上には、半導体基板１０１上にゲート絶縁膜１０３ａ〜１０３ｃが形成されている。ゲート絶縁膜１０３ａ〜１０３ｃ上にはゲート電極１０４ａ〜１０４ｃが形成されている。ゲート電極１０４ａ〜１０４ｃの側壁上にはサイドウォール絶縁膜１０５ａ〜１０５ｆが形成されている。ゲート電極１０４ａ〜１０４ｃ上には被覆絶縁膜１０６ａ〜１０６ｃが形成されている。ゲート電極１０４ａとゲート絶縁膜１０３ａとソースおよびドレイン領域としての導電領域１０２ａ、１０２ｂとから電界効果トランジスタが構成されている。ゲート電極１０４ｂとゲート絶縁膜１０３ｂとソースおよびドレイン領域としての導電領域１０２ｂ、１０２ｃとから別の電界効果トランジスタが構成されている。ゲート電極１０４ｃとゲート絶縁膜１０３ｃとソースおよびドレイン領域としての導電領域１０２ｃ、１０２ｄとから他の電界効果トランジスタが構成されている。
【０００４】
被覆絶縁膜１０６ａ〜１０６ｃとサイドウォール絶縁膜１０５ａ〜１０５ｆと半導体基板１０１の主表面との上に第１の層間絶縁膜１０７が形成されている。第１の層間絶縁膜１０７には、導電領域１０２ｂ、１０２ｃ上に位置する領域にコンタクトホール１０８ａ、１０８ｂが形成されている。コンタクトホール１０８ａ、１０８ｂの内部にはドープトポリシリコン膜などの導電体膜１０９ａ、１０９ｂが充填されている。第１の層間絶縁膜１０７上には第２の層間絶縁膜１１０が形成されている。導電体膜１０９ｂ上に位置する領域においては、第２の層間絶縁膜１１０にコンタクトホール１１１ａが形成されている。また、半導体基板１０１の主表面における導電領域１０２ｅ上に位置する領域では、第１および第２の層間絶縁膜１０７、１１０の一部を除去することによりコンタクトホール１１１ｂが形成されている。コンタクトホール１１１ａ、１１１ｂの内部にはタングステン膜などの導電体膜１１５ａ、１１５ｂがそれぞれ充填されている。導電体膜１１５ａ、１１５ｂ上には第１の配線層１１２ａ、１１２ｂが形成されている。
【０００５】
第１の配線層１１２ａ、１１２ｂと第２の層間絶縁膜１１０との上には第３の層間絶縁膜１１３が形成されている。導電体膜１０９ａ上に位置する領域では、第２および第３の層間絶縁膜１１０、１１３の一部を除去することによりコンタクトホール１１４が形成されている。コンタクトホール１１４の内部には導電体膜１１６が充填されている。
【０００６】
第３の層間絶縁膜１１３上には第４の層間絶縁膜１１７が形成されている。第１の配線層１１２ｂ上に位置する領域では、第３および第４の層間絶縁膜１１３、１１７の一部を除去することによりコンタクトホール１５０が形成されている。コンタクトホール１５０の内部には導電体膜１５１が充填されている。
【０００７】
第４の層間絶縁膜１１７上には第５の層間絶縁膜１１８が形成されている。導電体膜１１６上に位置する領域では、第４および第５の層間絶縁膜１１７、１１８の一部を除去することにより、開口部１１９が形成されている。開口部１１９の内部には、導電体膜１１６に接続されたキャパシタ下部電極１２０が形成されている。キャパシタ下部電極１２０上から第５の層間絶縁膜１１８の上部表面上にまで延在するように、誘電体膜１２１が形成されている。誘電体膜１２１上には、開口部１１９の内部を充填するとともに、第５の層間絶縁膜１１８の上部表面上にまで延在するようにキャパシタ上部電極１２２が形成されている。キャパシタ下部電極１２０と誘電体膜１２１とキャパシタ上部電極１２２とからキャパシタは構成される。
【０００８】
キャパシタ上部電極１２２と第５の層間絶縁膜１１８との上には第６の層間絶縁膜１２３が形成されている。キャパシタ上部電極１２２上に位置する領域では、第６の層間絶縁膜１２３にコンタクトホール１５２ａが形成されている。また、導電体膜１５０上に位置する領域では、第５および６の層間絶縁膜１１８、１２３の一部を除去することにより、コンタクトホール１５２ｂが形成されている。コンタクトホール１５２ａ、１５２ｂの内部にはタングステン膜などの導電体膜１５３ａ、１５３ｂが充填されている。導電体膜１５３ａはキャパシタ上部電極１２２と接続されている。導電体膜１５３ｂは導電体膜１５１と接続されている。導電体膜１５２ａ、１５２ｂ上には、アルミニウムなどからなる第２の配線層１５４ａ、１５４ｂが形成されている。第２の配線層１５４ａは、キャパシタ上部電極１２２の電位を固定するために利用される。ＤＲＡＭのような半導体装置では、図９に示したように、基板１０１上にキャパシタを備えるメモリセルが複数個マトリックス状に配置されている。そして、第２の配線層１５４ａ、１５４ｂ上には、層間絶縁膜（図示せず）が形成される。
【０００９】
【発明が解決しようとする課題】
ＤＲＡＭに代表される半導体装置では、微細化・高集積化の要求がますます強まってきている。そのため、図９に示したようなＤＲＡＭのメモリセルのサイズはますます小さくなっている。しかし、メモリセルにおいて電荷を蓄積するキャパシタには一定量の電荷を蓄積する必要がある。そのため、メモリセルのサイズを小さくしながらキャパシタの容量を確保する目的で、図示したような円筒型キャパシタ、あるいは厚膜型キャパシタといった、高さ方向に延びるような形状のキャパシタ構造が採用されている。一方、キャパシタ上部電極１２２より下層に位置する導電領域１０２ｅなどに信号を供給する、あるいは電位を固定するなどの目的で、導電領域１０２ｅに接続された第１の配線１１２ｂと第２の配線層１５４ｂとをコンタクトホール１５２ｂ、１５０を介して接続する必要がある。このとき、キャパシタ上部電極１２２上に位置するコンタクトホール１５２ａと第２の配線層１５４ｂ下に位置するコンタクトホール１５２ｂとは、キャパシタの構造に起因してその深さが異なっている。そのため、このコンタクトホール１５２ａ、１５２ｂを１度のエッチング工程により形成した場合、コンタクトホール１５２ｂが所定の深さに到達するまでエッチングを続ける必要がある。この際、コンタクトホール１５２ａの底部にてキャパシタ上部電極１２２がエッチングを過剰に受けることになる。この結果、キャパシタ上部電極１２２が損傷を受ける、あるいはコンタクトホール１５２ａがキャパシタ上部電極１２２を突き抜けてしまうといった問題が発生する。このため、従来はコンタクトホール１５２ａを形成するためのエッチング工程と、コンタクトホール１５２ｂを形成するためのエッチング工程とを別々に行なっていた。この結果、半導体装置の製造工程数が増大することになり、半導体装置の製造コストが上昇する原因となっていた。
【００１０】
また、第２の配線層１５４ａ、１５４ｂを形成するための写真製版加工やコンタクトホール１５２ａ、１５２ｂを形成するための写真製版加工における、マスクの重ね合せ誤差などにより、第２の配線層１５４ａ、１５４ｂとコンタクトホール１５２ａ、１５２ｂとの位置がずれることがあった。この場合、第２の配線層１５４ａとキャパシタ上部電極１２２とが接続されず、半導体装置に不良が発生していた。
【００１１】
また、半導体装置の微細化に伴なって、第２の配線層１５４ａ、１５４ｂの配線幅や配線高さ（配線の断面積）および配線間の間隔も小さくする必要がある。しかし、このように配線の断面積が小さくなってくると、第２の配線層１５４ａ、１５４ｂの配線抵抗が増大する。このような配線抵抗の増大は配線遅延を招く。この結果、半導体装置において動作速度などの必要な特性を実現することができず、やはり不良品が発生する場合が有った。
【００１２】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、不良の発生を防止できると共に、製造コストを低減することが可能な半導体装置およびその製造方法を提供することである。
【００１３】
【課題を解決するための手段】
この発明の１の局面における半導体装置は、導電領域と第１の絶縁膜とキャパシタ電極と第２の絶縁膜と第１および第２の配線層とを備える。導電領域は半導体基板上に形成されている。第１の絶縁膜は導電領域上に形成されている。キャパシタ電極は第１の絶縁膜上に形成されている。第２の絶縁膜はキャパシタ電極上に形成され、キャパシタ電極の一部を露出させる第１の溝を有し、上部表面を有する。第１の配線層は、第１の溝の内部に充填され、上部表面を有し、キャパシタ電極と接続されている。第１および第２の絶縁膜には、導電領域にまで到達するコンタクトホールが形成され、第２の絶縁膜には、コンタクトホールと接続する第２の溝が形成されている。第２の配線層は、第２の溝とコンタクトホールとの内部に充填されている。第１の配線層の上部表面と、第２の配線層の上部表面と第２の絶縁膜の上部表面とはほぼ同一平面上に位置する。第１および第２の配線層は銅を含む。
【００１４】
このようにすれば、キャパシタ電極に接続される配線をいわゆるダマシン配線構造とすることができるので、従来より半導体装置の製造工程を簡略化できる。
【００１５】
また、従来はキャパシタ電極とアルミニウムなどからなる配線層とが、コンタクトホールの内部に形成されたタングステンプラグなどの導電体膜を介して接続されていた。そのため、配線層と導電体膜との接合界面は異種材料の接合界面となり、界面抵抗などが高くなるためにエレクトロマイグレーション耐性が低下していた。しかし、本発明では配線層がダマシン配線構造であり、また溝ではキャパシタ電極の一部が露出しているため、配線層の下面が直接キャパシタ電極と接続された状態となっている。このため、タングステンプラグを形成する必要がない。このため、配線層のエレクトロマイグレーション耐性が低下することを防止できる。
【００１６】
また、絶縁膜に溝を形成して、その溝の内部に導電体膜を充填することで配線層の形成およびその配線層とキャパシタ電極との接続を同時に実現するので、従来のようにコンタクトホールとこのコンタクトホール上に形成されるべき配線層との位置ずれといった問題は発生しない。したがって、このような位置ずれに起因する不良の発生を防止できる。
【００１７】
また、配線層の上部表面と絶縁膜の上部表面とがほぼ同一平面上に位置するので、この配線層の上部表面において配線層に起因する段差は存在しない。このため、絶縁膜上に他の絶縁膜などを形成する場合、配線層の上部表面の段差に起因して他の絶縁膜の上部表面に段差が形成されることはない。したがって、他の絶縁膜上に上層配線層などを形成する場合、上記段差に起因する上層配線層の断線といった不良が発生することを防止できる。
【００１８】
また、キャパシタ電極より下層に位置する導電領域に信号を供給するなどの目的で、配線層と同一レイヤに形成される別の配線層と上記導電領域とを接続する場合がある。この際、キャパシタ電極と平面的に重ならない領域において、絶縁膜に上記導電領域まで到達するような他のコンタクトホールと、他のコンタクトホールの内部に充填される導電体膜と、導電体膜に接続された別の配線層とを形成する必要がある。一方、従来は、キャパシタ電極と配線層との接続のためにコンタクトホールを形成していた。そして、このコンタクトホールと上記他のコンタクトホールとはその深さが異なっていたため、それぞれ別のエッチング工程により形成する必要があった。これは、半導体装置が微細化して、キャパシタが高さ方向に延在するような構造となり、コンタクトホールと上記他のコンタクトホールとの深さの差が益々大きくなっているためである。しかし、本発明においてはキャパシタ電極上にコンタクトホールは形成せず、直接配線層の下面をキャパシタ電極に接触させるようにしている。つまり、半導体装置が微細化されても、従来のように深さの異なる複数のコンタクトホールを形成する必要がないため、半導体装置の製造工程をより簡略化できる。
【００２０】
また、絶縁膜に形成された第２の配線層は、コンタクトホールの内部と第２の溝の内部とを導電体膜で充填する、いわゆるデュアル・ダマシン・プロセスで形成することができる。そして、後述する製造工程で説明するように、上記第２の配線層が位置する第２の溝と第１の配線層が位置する第１の溝とを、同じエッチング工程において形成すれば、上記のように第２の配線層を形成する場合に、製造工程数の増加を最低限に抑えることができる。このため、半導体装置の製造コストが増大することを抑制できる。
【００２１】
上記１の局面における半導体装置では、第２の絶縁膜の第１の溝と第２の溝とは、ほぼ平行に延びるように形成されていてもよい。
【００２２】
この場合、第１の配線層と平行に延び、キャパシタ電極に下面が接触する第２の配線層を形成できる。したがって、キャパシタ電極と第１の配線層との接触面積を増大させることができるので、キャパシタ電極と第１の配線層との電気的な接続をより確実に行なうことができる。
【００２７】
この場合、従来配線層の材料として用いられていたアルミニウムより、銅はその電気抵抗値が低い。したがって、配線層の材料として銅を用いれば、配線抵抗を従来より低減することができる。このため、配線遅延の発生を防止できる。
【００２８】
上記１の局面における半導体装置では、前記溝の内壁上にはバリアメタル層が形成されていることが好ましい。
【００２９】
この場合、配線層を構成する銅などの材料が絶縁膜やキャパシタ電極などに拡散することを、バリアメタル層により防止できる。
【００３０】
この発明の他の局面における半導体装置の製造方法では、半導体基板上に導電領域を形成する。導電領域の上に第１の絶縁膜を形成する。第１の絶縁膜上にキャパシタ電極を形成する。キャパシタ電極上に、上部表面を有する第２の絶縁膜を形成する。第１および第２の絶縁膜に、導電領域まで到達するコンタクトホールを形成する。第２の絶縁膜において、キャパシタ電極の一部を露出させるように第１の溝を形成するとともに、コンタクトホール上に位置する領域において第２の絶縁膜に第２の溝を形成する。第１の溝、コンタクトホールおよび第２の溝の内部を充填し、かつ第２の絶縁膜の上部表面上にまで延在するように導電体膜を形成する。第２の絶縁膜の上部表面上に位置する導電体膜を除去するとともに、第２の絶縁膜の第１の溝と前記第２の溝と上に位置する導電体膜の一部を除去することにより、第１の溝と第２の溝との内部を充填する導電体膜からなり、第２の絶縁膜の上部表面とほぼ同一平面上に位置する上部表面を有する第１および第２の配線層を形成する。
【００３１】
ここで、従来のキャパシタ電極に接続された配線層の製造工程では、絶縁膜にコンタクトホールを形成する工程、コンタクトホールの内部に導電体膜を形成する工程、絶縁膜の上部表面上に位置する余分な導電体膜を除去する工程、コンタクトホール上に配線層となる導電体膜を形成する工程、およびレジスト膜をマスクとしてこの導電体膜をエッチングにより部分的に除去することにより配線層を形成する工程を実施していた。つまり、従来の半導体装置の製造工程ではエッチング工程および成膜工程をそれぞれ２回実施していた。しかし、本発明のように、キャパシタ電極に電気的に接続された配線層をいわゆるダマシン配線構造とすることで、絶縁膜に溝を形成する工程、この溝の内部に配線層となる導電体膜を形成する工程、その後絶縁膜の上部表面上に位置する導電体膜を化学機械研磨法（ＣＭＰ法：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などを用いて除去する工程という、従来より少ない工程数で配線層を形成できる。この結果、半導体装置の製造工程を簡略化できる。また、このようにすれば、本発明による半導体装置を容易に製造できる。
【００３３】
また、コンタクトホールの上に位置する第２の溝を形成する工程と、キャパシタ電極にまで到達する第１の溝を形成する工程とを同時に行なうことができる。そして、第１の溝の内部に形成される第１の配線層は直接キャパシタ電極に接続されるので、従来のようにキャパシタ電極上に第１の配線層とは別にタングステンプラグなどを充填するためのコンタクトホールを形成する必要がない。このため、従来より半導体装置の製造工程を簡略化できる。
【００３４】
また、第２の絶縁膜に１回のエッチング工程にて形成される第１の溝および第２の溝の深さを、第２の絶縁膜の上部表面からキャパシタ電極の上部表面までの距離とほぼ等しく設定すれば、このエッチング工程において第１の溝の底面でキャパシタ電極が過剰にエッチングされることを防止できる。このため、キャパシタ電極が過剰なエッチングにより損傷を受けることを防止できる。
【００３５】
上記他の局面における半導体装置の製造方法では、第２の溝を形成する工程が、第１の溝とほぼ平行に延びるように第２の溝を形成することを含んでいてもよい。
【００３６】
この場合、第２の配線層と平行に延び、キャパシタ電極の上部表面に下面が接触する第１の配線層を形成できる。したがって、キャパシタ電極と第１の配線層との接触面積を増大させることができる。この結果、キャパシタ電極と第１の配線層との電気的な接続を確実に行なうことができる。
【００３９】
上記他の局面における半導体装置の製造方法では、導電体膜は銅を含むことが好ましい。
【００４０】
この場合、配線層の材料として、従来用いられていたアルミニウムより電気抵抗値の低い銅を配線層として用いることができる。
【００４１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００４２】
（実施の形態１）
図１は、本発明による半導体装置の実施の形態１を示す断面模式図である。また、図２は図１の線分ＩＩ−ＩＩにおける断面を示す模式図である。図１および２を参照して、半導体装置を説明する。
【００４３】
図１および２を参照して、半導体装置はＤＲＡＭであり、半導体基板１上に形成された電界効果トランジスタとキャパシタとを備える。キャパシタはメモリ信号としての電荷を蓄える。また、電界効果トランジスタは、キャパシタへの電荷の蓄積を制御するスイッチング素子として作用する。半導体基板１の主表面には間隔を隔てて導電領域２ａ〜２ｅが形成されている。導電領域２ａ〜２ｄは電界効果トランジスタのソースおよびドレイン領域となる。導電領域２ａ〜２ｄの間に位置するチャネル領域上には、半導体基板１上にゲート絶縁膜３ａ〜３ｃが形成されている。ゲート絶縁膜３ａ〜３ｃ上にはゲート電極４ａ〜４ｃが形成されている。ゲート電極４ａ〜４ｃの側壁上にはサイドウォール絶縁膜５ａ〜５ｆが形成されている。ゲート電極４ａ〜４ｃ上にはシリコン窒化膜からなる被覆絶縁膜６ａ〜６ｃが形成されている。ゲート電極４ａとゲート絶縁膜３ａとソースおよびドレイン領域としての導電領域２ａ、２ｂとから電界効果トランジスタが構成されている。ゲート電極４ｂとゲート絶縁膜３ｂとソースおよびドレイン領域としての導電領域２ｂ、２ｃとから別の電界効果トランジスタが構成されている。ゲート電極４ｃとゲート絶縁膜３ｃとソースおよびドレイン領域としての導電領域２ｃ、２ｄとから他の電界効果トランジスタが構成されている。
【００４４】
被覆絶縁膜６ａ〜６ｃとサイドウォール絶縁膜５ａ〜５ｆと半導体基板１の主表面との上に第１の層間絶縁膜７が形成されている。第１の層間絶縁膜７には、導電領域２ｂ、２ｃ上に位置する領域にコンタクトホール８ａ、８ｂが形成されている。コンタクトホール８ａ、８ｂの内部にはドープトポリシリコン膜などの導電体膜９ａ、９ｂが充填されている。第１の層間絶縁膜７上には第２の層間絶縁膜１０が形成されている。導電体膜９ｂ上に位置する領域においては、第２の層間絶縁膜１０にコンタクトホール１１ａが形成されている。また、半導体基板１の主表面における導電領域２ｅ上に位置する領域では、第１および第２の層間絶縁膜７、１０の一部をエッチングによって除去することによりコンタクトホール１１ｂが形成されている。コンタクトホール１１ａ、１１ｂの内部にはタングステン膜やドープトポリシリコン膜などの導電体膜１５ａ、１５ｂがそれぞれ充填されている。導電体膜１５ａ上にはドープトポリシリコンからなる第１の配線層１２ａが形成されている。また、導電体膜１５ｂ上にはドープトポリシリコンからなる導電領域としての第１の配線層１２ｂが形成されている。
【００４５】
第１の配線層１２ａ、１２ｂと第２の層間絶縁膜１０との上には第３の層間絶縁膜１３が形成されている。導電体膜９ａ上に位置する領域では、第２および第３の層間絶縁膜１０、１３の一部を除去することによりコンタクトホール１４が形成されている。コンタクトホール１４の内部には導電体膜１６が充填されている。
【００４６】
第３の層間絶縁膜１３上には第４の層間絶縁膜１７が形成されている。第４の層間絶縁膜１７上には第５の層間絶縁膜１８が形成されている。導電体膜１６上に位置する領域では、第４および第５の層間絶縁膜１７、１８の一部を除去することにより開口部１９が形成されている。開口部１９の内部には、導電体膜１６に接続されたキャパシタ下部電極２０が形成されている。キャパシタ下部電極２０上から第５の層間絶縁膜１８の上部表面上にまで延在するように、誘電体膜２１が形成されている。誘電体膜２１上には、開口部１９の内部を充填するとともに、第５の層間絶縁膜１８の上部表面上にまで延在するようにキャパシタ電極としてのキャパシタ上部電極２２が形成されている。キャパシタ下部電極２０と誘電体膜２１とキャパシタ電極２２とからキャパシタは構成される。
【００４７】
キャパシタ上部電極２２と第５の層間絶縁膜１８との上には絶縁膜としての第６の層間絶縁膜２３が形成されている。キャパシタ上部電極２２上に位置する領域では、第６の層間絶縁膜２３に溝としてのダマシン配線溝２５ａがキャパシタ上部電極２２の上部表面の一部を露出させるように形成されている。また、第１の配線層１２ｂ上に位置する領域では、第３〜６の層間絶縁膜１３、１７、１８、２３にコンタクトホール２４が形成されている。コンタクトホール２４上に位置する領域において、第６の層間絶縁膜２３に他の溝としてのダマシン配線溝２５ｂが形成されている。ダマシン配線溝２５ａ、２５ｂは互いにほぼ平行に延びるように形成されている。そして、ダマシン配線溝２５ａの底面では、キャパシタ上部電極２２の上部表面の一部が露出している。このため、キャパシタ上部電極２２とダマシン配線溝２５ａの内部に形成されるバリアメタル層３４ａとの接触面積を大きくすることができる。したがって、キャパシタ上部電極２２とダマシン配線層としての導電体膜２６ａとの電気的接続を、バリアメタル層３４ａを介して確実に行なうことができる。
【００４８】
ダマシン配線溝２５a、２５ｂおよびコンタクトホール２４の内部には、バリアメタル層３４ａ、３４ｂが形成されている。ダマシン配線溝２５ａの内部を充填するように、バリアメタル層３４ａ上に配線層としての導電体膜２６ａが形成されている。また、ダマシン配線溝２５ｂおよびコンタクトホール２４の内部を充填するように、バリアメタル層３４ｂ上に他の配線層としての導電体膜２６ｂが形成されている。この導電体膜２６ａ、２６ｂはいわゆるダマシン配線である。導電体膜２６ａ、２６ｂの上部表面と、第６の層間絶縁膜２３の上部表面とはほぼ同一平面上に位置する。導電体膜２６ａ、２６ｂとしては、たとえば銅を用いることができる。
【００４９】
このように、配線層としての導電体膜２６ａ、２６ｂの材料として銅を用いれば、従来の配線材料であるアルミニウムより銅はその電気抵抗値が低いため、配線抵抗を低減できる。このため、配線遅延の発生を防止できる。また、バリアメタル層３４ａ、３４ｂが形成されているので、導電体膜２６ａ、２６ｂを構成する銅などの材料が第６の層間絶縁膜２３などへと拡散することを防止できる。
【００５０】
なお、導電体膜２６ａはキャパシタ上部電極２２の電位を固定するために利用される。本発明による半導体装置では、図１に示したようなキャパシタと電界効果トランジスタとを備えるメモリセルが基板１上に複数個マトリックス状に配置されている。
【００５１】
ここで、図９に示したような従来のキャパシタ上部電極１２２に接続された配線層１５４ａの製造工程では、第６の層間絶縁膜１２３にコンタクトホール１５２ａを形成する工程、コンタクトホール１５２ａの内部に導電体膜を形成する工程、第６の層間絶縁膜１２３の上部表面上に位置する余分な導電体膜を除去して、コンタクトホール１５２ａの内部に充填されたタングステンプラグなどの導電体膜１５３ａを形成する工程、コンタクトホール１５２ａ上に配線層１５４ａとなる導電体膜を形成する工程、およびレジスト膜をマスクとしてこの導電体膜をエッチングにより部分的に除去することにより配線層１５４ａを形成する工程を実施していた。つまり、従来の半導体装置の製造工程ではエッチング工程および成膜工程をそれぞれ２回実施していた。
【００５２】
しかし、図１を参照して、本発明のようにキャパシタ上部電極２２に電気的に接続された導電体膜２６ａからなる配線層をいわゆるダマシン配線構造とすることで、後述する製造方法で示すように、第６の層間絶縁膜２３にダマシン配線溝２５ａを形成する工程、このダマシン配線溝２５ａの内部から第６の層間絶縁膜２３の上部表面上にまで延在するように配線層となる導電体膜を形成する工程、その後第６の層間絶縁膜２３の上部表面上に位置する導電体膜をＣＭＰ法などを用いて除去して導電体膜２６ａを形成する工程という、従来より少ない工程数で配線層を形成できる。この結果、半導体装置の製造工程を簡略化できる。
【００５３】
また、図１に示した本発明による半導体装置では、キャパシタ上部電極２２に接続する配線層として導電体膜２６ａを含むダマシン配線を用い、かつそのダマシン配線の下面がバリアメタル層３４ａを介してキャパシタ上部電極２２と接続された状態となっている。したがって、従来のようにコンタクトホール１５２ａ（図９参照）およびタングステンプラグなどの導電体膜１５３ａ（図９参照）を形成する必要がない。このため、従来の半導体装置において配線層１５４ａとタングステンプラグなどの導電体膜１５３ａとの間に形成されていた異種界面は、本発明による半導体装置では存在しない。したがって、キャパシタ上部電極２２に接続された配線層のエレクトロマイグレーション耐性が低下することを防止できる。
【００５４】
また、図１に示した半導体装置では、第６の層間絶縁膜２３にダマシン配線溝２５ａを形成して、そのダマシン配線溝２５ａの内部に導電体膜を充填することで配線層としての導電体膜２６ａの形成およびその導電体膜２６ａとキャパシタ上部電極２２との接続を同時に実現する。このため、従来のように写真製版加工工程での誤差に起因するコンタクトホール１５２ａ（図９参照）と配線層１５４ａ（図９参照）との位置ずれといった問題は発生しない。したがって、このような位置ずれに起因する不良の発生を防止できる。
【００５５】
また、導電体膜２６ａの上部表面と第６の層間絶縁膜２３の上部表面とがほぼ同一平面上に位置するので、この第６の層間絶縁膜２３の上部表面において導電体膜２６ａに起因する段差は形成されない。このため、第６の層間絶縁膜２３上に他の絶縁膜などを形成する場合、第６の層間絶縁膜２３の上部表面における段差に起因して、他の絶縁膜の上部表面の平坦性が劣化することを防止できる。したがって、他の絶縁膜上に上層配線層などを形成する場合、他の絶縁膜の上部表面における平坦性の劣化に起因する上層配線層の断線といった不良が発生することを防止できる。
【００５６】
次に、図１および２に示した半導体装置の製造工程を図３〜６を参照して説明する。図３〜６は、図１および２に示した半導体装置の製造工程の第１〜第４工程を説明するための断面模式図である。
【００５７】
まず、シリコンウェハなどの半導体基板１（図３参照）の主表面上にゲート絶縁膜３ａ〜３ｃ（図３参照）となるべき絶縁膜を形成する。この絶縁膜上にゲート電極４ａ〜４ｃ（図３参照）となるべき導電体膜を形成する。この導電体膜上にゲート電極パターンを有するレジスト膜を形成する。このレジスト膜をマスクとして、導電体膜と絶縁膜とを部分的に除去することにより、ゲート電極４ａ〜４ｃおよびゲート絶縁膜３ａ〜３ｃを形成する。次に、ゲート電極４ａ〜４ｃなどをマスクとして、半導体基板１の主表面に導電性不純物を注入することにより、導電領域２ａ〜２ｅ（図３参照）を形成する。また、導電領域２ｅはあらかじめレジスト膜などをマスクとして半導体基板１の主表面に導電性不純物を注入することにより形成しておいてもよい。
【００５８】
ゲート電極４ａ〜４ｃの側壁と上部表面との上にサイドウォール絶縁膜５ａ〜５ｆおよび被覆絶縁膜６ａ〜６ｃを形成する。被覆絶縁膜６ａ〜６ｃとサイドウォール絶縁膜５ａ〜５ｆとの上に第１の層間絶縁膜７（図３参照）をＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）などを用いて形成する。第１の層間絶縁膜７上にホールパターンを有するレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして用いて、エッチングにより第１の層間絶縁膜７の一部を部分的に除去する。その後レジスト膜を除去する。このようにしてコンタクトホール８ａ、８ｂ（図３参照）を形成する。コンタクトホール８ａ、８ｂの内部を充填し、かつ第１の層間絶縁膜７の上部表面上にまで延在するように導電体膜を形成する。第１の層間絶縁膜７の上部表面上に位置する導電体膜をエッチングなどにより除去することにより、導電体膜９ａ、９ｂ（図３参照）を形成する。
【００５９】
第１の層間絶縁膜７上に第２の層間絶縁膜１０（図３参照）をＣＶＤ法などを用いて堆積する。第２の層間絶縁膜１０上にホールパターンを有するレジスト膜を形成する。レジスト膜をマスクとして、第２の層間絶縁膜を部分的に除去することにより、コンタクトホール１１ａ、１１ｂ（図３参照）を形成する。コンタクトホール１１ａの底部では導電体膜９ａの上部表面が露出している。また、コンタクトホール１１ｂの底部では導電領域２ｅが露出している。その後、レジスト膜を除去する。コンタクトホール１１ａ、１１ｂの内部を充填し、かつ第２の層間絶縁膜１０の上部表面上にまで延在する導電体膜をスパッタリング法などを用いて形成する。導電体膜の材料としては、たとえばタングステンなどを用いることができる。第２の層間絶縁膜１０の上部表面上に位置する導電体膜の部分を除去する。このようにして導電体膜１５ａ、１５ｂを形成する。
【００６０】
その後、第２の層間絶縁膜１０上に導電体膜を形成する。この導電体膜上に配線パターンを有するレジスト膜を形成する。レジスト膜をマスクとして、導電体膜をエッチングにより部分的に除去することにより、第１の配線層１２ａ、１２ｂ（図３参照）を形成する。そのあと、レジスト膜を除去する。第１の配線層１２ａ、１２ｂ上に第３の層間絶縁膜１３をＣＶＤ法などを用いて形成する。第３の層間絶縁膜１３上にホールパターンを有するレジスト膜を形成する。レジスト膜をマスクとして、第２および第３の層間絶縁膜１０、１３を部分的にエッチングなどで除去することにより、コンタクトホール１４（図３参照）を形成する。その後、レジスト膜を除去する。次に、コンタクトホール１４の内部を充填し、かつ第３の層間絶縁膜１３の上部表面上にまで延在する導電体膜を形成する。第３の層間絶縁膜１３の上部表面上に位置する導電体膜を除去することにより、導電体膜１６を形成する。
【００６１】
第３の層間絶縁膜１３上に第４の層間絶縁膜１７をＣＶＤ法などを用いて形成する。第４の層間絶縁膜１７上にＣＶＤ法などを用いて第５の層間絶縁膜１８を形成する。第５の層間絶縁膜１８上にホールパターンを有するレジスト膜（図示せず）を形成する。レジスト膜をマスクとして用いて、第４および第５の層間絶縁膜１７、１８を部分的にエッチングにより除去することにより開口部１９を形成する。開口部１９の底部では導電体膜１６が露出している。その後レジスト膜を除去する。
【００６２】
開口部１９の内部から第５の層間絶縁膜１８の上部表面上にまで延在するように、キャパシタ下部電極となる導電体膜を形成する。次に、開口部１９の内部に位置する領域において、導電体膜上に開口部１９の内部を充填するようにレジスト膜（図示せず）を形成する。その後、ドライエッチングにより第５の層間絶縁膜１８の上部表面上に位置する導電体膜を除去する。なお、この導電体膜を除去する工程ではＣＭＰ法を用いていもよい。その後、レジスト膜を除去する。このようにして、開口部１９の内部に導電体膜からなるキャパシタ下部電極２０を形成する。
【００６３】
次に、開口部１９内部のキャパシタ下部電極２０上から第５の層間絶縁膜１８の上部表面上にまで延在するように誘電体膜を形成する。誘電体膜上にキャパシタ上部電極となる導電体膜を形成する。導電体膜上にマスクパターンを有するレジスト膜を形成する。レジスト膜をマスクとして、導電体膜と誘電体膜とを部分的に除去することにより、キャパシタを構成する誘電体膜２１とキャパシタ上部電極２２とを形成する。なお、キャパシタ下部電極２０、キャパシタ上部電極２２の材料としては、ポリシリコンやアモルファスシリコンなどを用いることができる。また、誘電体膜２１の材料として、ＢＳＴやＰＺＴなどの高誘電体膜を用いる場合には、キャパシタ下部電極２０、キャパシタ上部電極２２の材料として白金やルテニウムなどの金属、チタンなどの高融点金属、窒化チタン、さらにはこれらの複数の層からなる膜を用いてもよい。
【００６４】
次に、キャパシタ上部電極２２上に第６の層間絶縁膜２３を形成する。第６の層間絶縁膜２３上に、ホールパターンを有するレジスト膜２７を形成する。このようにして、図３に示すような構造を得る。
【００６５】
次に、図４に示すように、レジスト膜２７をマスクとして、第３〜第６の層間絶縁膜１３、１７、１８、２３をエッチングにより部分的に除去することによりコンタクトホール２４を形成する。その後、レジスト膜２７を除去する。
【００６６】
次に、図５に示すように、第６の層間絶縁膜２３上にダマシン配線溝用のパターンを有するレジスト膜２８を形成する。
【００６７】
次に、図６に示すように、レジスト膜２８をマスクとして、第６の層間絶縁膜２３を部分的にエッチングにより除去することにより、ダマシン配線溝２５ａ、２５ｂを形成する。ダマシン配線溝２５ａの底部では、キャパシタ上部電極２２の上部表面が露出している。その後、レジスト膜２８を除去する。
【００６８】
このように、ダマシン配線溝２５ａ、２５ｂを形成するためのエッチングにより、キャパシタ上部電極２２を露出させることで、従来のようにコンタクトホールを別途形成することなく、キャパシタ上部電極２２と電気的に接続される導電体膜２６ａからなるダマシン配線層を形成できる。したがって、従来より半導体装置の製造工程を簡略化できる。
【００６９】
また、従来はキャパシタ上部電極２２上に位置するコンタクトホール１５２ａ（図９参照）と、他の領域に位置し、深さの異なる他のコンタクトホール１５２ｂとを別々のエッチング工程で形成していたが、本発明では、コンタクトホール２４とダマシン配線溝２５ｂとの内部に位置する導電体膜２６ｂからなる配線層をいわゆるデュアル・ダマシン・プロセスにより形成し、さらに、キャパシタ上部電極に接続する配線層のためのダマシン配線溝２５ａと、コンタクトホール２４に接続されたダマシン配線溝２５ｂとを同じエッチング工程により形成することにより、半導体装置の製造工程を簡略化できる。このため、半導体装置の製造コストを低減できる。
【００７０】
また、ダマシン配線溝２５ａ、２５ｂの深さを、第６の層間絶縁膜２３の上部表面からキャパシタ上部電極２２の上部表面までの深さとほぼ等しくすることで、キャパシタ上部電極２２が過剰にエッチングされることを防止できる。また、ダマシン配線溝２５ａの底部では、キャパシタ上部電極２２の上部表面が露出しているため、後述するようにバリアメタル層３４ａとキャパシタ上部電極２２とを確実に接触させることができる。したがって、バリアメタル層３４ａを介してキャパシタ上部電極２２とダマシン配線層としての導電体膜２６の下面全体とをバリアメタル層３４ａを介して接続できる。この結果、キャパシタ上部電極２２とダマシン配線層としての導電体膜２６との電気的接続を確実に行なうことができる。
【００７１】
図６に示した工程に続いて、ダマシン配線溝２５ａ、２５ｂおよびコンタクトホール２４の内部にバリアメタル層を形成する。バリアメタル層上に、ダマシン配線溝２５ａ、２５ｂおよびコンタクトホール２４の内部を充填するとともに、第６の層間絶縁膜２３の上部表面上にまで延在するように銅などからなる導電体膜を形成する。そして、第６の層間絶縁膜２３の上部表面上に位置するバリアメタル層および導電体膜をＣＭＰ法などを用いて除去する。このようにして、バリアメタル層３４ａ、３４ｂおよびダマシン配線となる導電体膜２６ａ、２６ｂが形成される。
【００７２】
このようにして、図１および２に示した半導体装置を得ることができる。
（実施の形態２）
図７は、本発明による半導体装置の実施の形態２を示す断面模式図である。また、図８は、図７の線分ＶＩＩＩ−ＶＩＩＩにおける断面を示す模式図である。図７および８を参照して、本発明による半導体装置の実施の形態２を説明する。
【００７３】
図７および８を参照して、半導体装置はＤＲＡＭであり、基本的には図１および２に示した本発明による半導体装置の実施の形態１と同様の構造を備える。しかし、図７および８に示した半導体装置では、キャパシタ上部電極２２上にダマシン配線溝ではなく複数のコンタクトホール３２が形成されている。コンタクトホール３２の深さは、ダマシン配線溝２５ｂの深さとほぼ等しくなるように設定されている。このコンタクトホール３２の内部には、図１に示したダマシン配線溝２５ａと同様にバリアメタル層３４ａが形成されている。バリアメタル層３４ａ上には、コンタクトホール３２を充填するように銅などを含む導電体膜２６ａが形成されている。
【００７４】
そして、第６の層間絶縁膜上には、第７の層間絶縁膜２９が形成されている。第７の層間絶縁膜２９には、コンタクトホール３２上にコンタクトホール３０ａが形成されている。このコンタクトホール３０ａ上に、ダマシン配線溝３１が形成されている。コンタクトホール３０ａとダマシン配線溝３１との内部にはバリアメタル層３５ａが形成されている。バリアメタル層３５ａ上には、コンタクトホール３０ａとダマシン配線溝３１の内部を充填するように銅などの導電体膜３３が形成されている。ダマシン配線溝３１は、紙面にほぼ垂直な方向に延びるように形成されている。導電体膜３３は、紙面に垂直な方向に並ぶように形成された複数のコンタクトホール３２の内部に位置する導電体膜２６ａのそれぞれとコンタクトホール３０ａを介して接続されている。
【００７５】
また、導電体膜２６ｂ上に位置する領域には、コンタクトホール３０ｂが形成されている。コンタクトホール３０ｂの内部には、バリアメタル層３５ｂが形成されている。バリアメタル層３５ｂ上には、コンタクトホール３０ｂの内部を充填するように銅などの導電体膜３３が形成されている。
【００７６】
ここで、コンタクトホール３２の平面形状を変更することにより、導電体膜２６ａとキャパシタ上部電極２２との接触面積を変更できる。
【００７７】
図７および８に示した半導体装置は、基本的に図３〜６に示した本発明の実施の形態１による半導体装置の製造工程と同様の工程により製造できる。つまり、図３および４に示した工程を実施した後、図５に示した工程において、レジスト膜２８において、キャパシタ上部電極２２上に位置する領域に、ダマシン配線溝用のパターンではなく、コンタクトホール３２を形成するためのホールパターンを形成する。そのあと、図６に示した工程を実施する。そして、第７の層間絶縁膜２９、コンタクトホール３０ａ、３０ｂ、導電体膜３３を形成することにより、図７および８に示した半導体装置を得ることができる。
【００７８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７９】
【発明の効果】
このように、本発明によれば、キャパシタ電極に接続される配線層としてダマシン配線層を利用することにより、不良の発生を防止できる共に、製造コストを低減することが可能な半導体装置およびその製造方法を得ることができる。
【図面の簡単な説明】
【図１】 本発明による半導体装置の実施の形態１を示す断面模式図である。
【図２】 図１の線分ＩＩ−ＩＩにおける断面を示す模式図である。
【図３】 図１に示した半導体装置の製造工程の第１工程を説明するための断面模式図である。
【図４】 図１に示した半導体装置の製造工程の第２工程を説明するための断面模式図である。
【図５】 図１に示した半導体装置の製造工程の第３工程を説明するための断面模式図である。
【図６】 図１に示した半導体装置の製造工程の第４工程を説明するための断面模式図である。
【図７】 本発明による半導体装置の実施の形態２を示す断面模式図である。
【図８】 図７の線分ＶＩＩＩ−ＶＩＩＩにおける断面を示す模式図である。
【図９】 従来の半導体装置としてのＤＲＡＭを示す断面模式図である。
【符号の説明】
１ 基板、２ａ〜２ｅ 導電領域、３ａ〜３ｃ ゲート絶縁膜、４ａ〜４ｃ ゲート電極、５ａ〜５ｆ サイドウォール絶縁膜、６ａ〜６ｃ 被覆絶縁膜、７，１０，１３，１７，１８，２３，２９ 層間絶縁膜、８ａ，８ｂ，１１ａ，１１ｂ，１４，２４，３０ａ，３０ｂ，３２ コンタクトホール、９ａ，９ｂ，１５ａ，１５ｂ，１６，２６ａ，２６ｂ，３３ 導電体膜、１２ａ，１２ｂ 第１の配線層、１９ 開口部、２０ キャパシタ下部電極、２１ 誘電体膜、２２ キャパシタ上部電極、２５ａ，２５ｂ，３１ ダマシン配線溝、２７，２８ レジスト膜、３４ａ，３４ｂ，３５ａ，３５ｂ バリアメタル層。
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、より特定的には、キャパシタ電極を備える半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体装置の一つとしてＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が知られている。図９は、従来の半導体装置を示す断面模式図である。図９を参照して、従来の半導体装置を説明する。
【０００３】
図９を参照して、半導体装置はＤＲＡＭであり、半導体基板１０１上に形成された電界効果トランジスタとキャパシタとを備える。キャパシタはメモリ信号としての電荷を蓄える。また、電界効果トランジスタは、キャパシタへの電荷の蓄積を制御するスイッチング素子として作用する。半導体基板１０１の主表面には間隔を隔てて導電領域１０２ａ〜１０２ｅが形成されている。導電領域１０２ａ〜１０２ｄは電界効果トランジスタのソースおよびドレイン領域となる。導電領域１０２ａ〜１０２ｄの間に位置するチャネル領域上には、半導体基板１０１上にゲート絶縁膜１０３ａ〜１０３ｃが形成されている。ゲート絶縁膜１０３ａ〜１０３ｃ上にはゲート電極１０４ａ〜１０４ｃが形成されている。ゲート電極１０４ａ〜１０４ｃの側壁上にはサイドウォール絶縁膜１０５ａ〜１０５ｆが形成されている。ゲート電極１０４ａ〜１０４ｃ上には被覆絶縁膜１０６ａ〜１０６ｃが形成されている。ゲート電極１０４ａとゲート絶縁膜１０３ａとソースおよびドレイン領域としての導電領域１０２ａ、１０２ｂとから電界効果トランジスタが構成されている。ゲート電極１０４ｂとゲート絶縁膜１０３ｂとソースおよびドレイン領域としての導電領域１０２ｂ、１０２ｃとから別の電界効果トランジスタが構成されている。ゲート電極１０４ｃとゲート絶縁膜１０３ｃとソースおよびドレイン領域としての導電領域１０２ｃ、１０２ｄとから他の電界効果トランジスタが構成されている。
【０００４】
被覆絶縁膜１０６ａ〜１０６ｃとサイドウォール絶縁膜１０５ａ〜１０５ｆと半導体基板１０１の主表面との上に第１の層間絶縁膜１０７が形成されている。第１の層間絶縁膜１０７には、導電領域１０２ｂ、１０２ｃ上に位置する領域にコンタクトホール１０８ａ、１０８ｂが形成されている。コンタクトホール１０８ａ、１０８ｂの内部にはドープトポリシリコン膜などの導電体膜１０９ａ、１０９ｂが充填されている。第１の層間絶縁膜１０７上には第２の層間絶縁膜１１０が形成されている。導電体膜１０９ｂ上に位置する領域においては、第２の層間絶縁膜１１０にコンタクトホール１１１ａが形成されている。また、半導体基板１０１の主表面における導電領域１０２ｅ上に位置する領域では、第１および第２の層間絶縁膜１０７、１１０の一部を除去することによりコンタクトホール１１１ｂが形成されている。コンタクトホール１１１ａ、１１１ｂの内部にはタングステン膜などの導電体膜１１５ａ、１１５ｂがそれぞれ充填されている。導電体膜１１５ａ、１１５ｂ上には第１の配線層１１２ａ、１１２ｂが形成されている。
【０００５】
第１の配線層１１２ａ、１１２ｂと第２の層間絶縁膜１１０との上には第３の層間絶縁膜１１３が形成されている。導電体膜１０９ａ上に位置する領域では、第２および第３の層間絶縁膜１１０、１１３の一部を除去することによりコンタクトホール１１４が形成されている。コンタクトホール１１４の内部には導電体膜１１６が充填されている。
【０００６】
第３の層間絶縁膜１１３上には第４の層間絶縁膜１１７が形成されている。第１の配線層１１２ｂ上に位置する領域では、第３および第４の層間絶縁膜１１３、１１７の一部を除去することによりコンタクトホール１５０が形成されている。コンタクトホール１５０の内部には導電体膜１５１が充填されている。
【０００７】
第４の層間絶縁膜１１７上には第５の層間絶縁膜１１８が形成されている。導電体膜１１６上に位置する領域では、第４および第５の層間絶縁膜１１７、１１８の一部を除去することにより、開口部１１９が形成されている。開口部１１９の内部には、導電体膜１１６に接続されたキャパシタ下部電極１２０が形成されている。キャパシタ下部電極１２０上から第５の層間絶縁膜１１８の上部表面上にまで延在するように、誘電体膜１２１が形成されている。誘電体膜１２１上には、開口部１１９の内部を充填するとともに、第５の層間絶縁膜１１８の上部表面上にまで延在するようにキャパシタ上部電極１２２が形成されている。キャパシタ下部電極１２０と誘電体膜１２１とキャパシタ上部電極１２２とからキャパシタは構成される。
【０００８】
キャパシタ上部電極１２２と第５の層間絶縁膜１１８との上には第６の層間絶縁膜１２３が形成されている。キャパシタ上部電極１２２上に位置する領域では、第６の層間絶縁膜１２３にコンタクトホール１５２ａが形成されている。また、導電体膜１５０上に位置する領域では、第５および６の層間絶縁膜１１８、１２３の一部を除去することにより、コンタクトホール１５２ｂが形成されている。コンタクトホール１５２ａ、１５２ｂの内部にはタングステン膜などの導電体膜１５３ａ、１５３ｂが充填されている。導電体膜１５３ａはキャパシタ上部電極１２２と接続されている。導電体膜１５３ｂは導電体膜１５１と接続されている。導電体膜１５２ａ、１５２ｂ上には、アルミニウムなどからなる第２の配線層１５４ａ、１５４ｂが形成されている。第２の配線層１５４ａは、キャパシタ上部電極１２２の電位を固定するために利用される。ＤＲＡＭのような半導体装置では、図９に示したように、基板１０１上にキャパシタを備えるメモリセルが複数個マトリックス状に配置されている。そして、第２の配線層１５４ａ、１５４ｂ上には、層間絶縁膜（図示せず）が形成される。
【０００９】
【発明が解決しようとする課題】
ＤＲＡＭに代表される半導体装置では、微細化・高集積化の要求がますます強まってきている。そのため、図９に示したようなＤＲＡＭのメモリセルのサイズはますます小さくなっている。しかし、メモリセルにおいて電荷を蓄積するキャパシタには一定量の電荷を蓄積する必要がある。そのため、メモリセルのサイズを小さくしながらキャパシタの容量を確保する目的で、図示したような円筒型キャパシタ、あるいは厚膜型キャパシタといった、高さ方向に延びるような形状のキャパシタ構造が採用されている。一方、キャパシタ上部電極１２２より下層に位置する導電領域１０２ｅなどに信号を供給する、あるいは電位を固定するなどの目的で、導電領域１０２ｅに接続された第１の配線１１２ｂと第２の配線層１５４ｂとをコンタクトホール１５２ｂ、１５０を介して接続する必要がある。このとき、キャパシタ上部電極１２２上に位置するコンタクトホール１５２ａと第２の配線層１５４ｂ下に位置するコンタクトホール１５２ｂとは、キャパシタの構造に起因してその深さが異なっている。そのため、このコンタクトホール１５２ａ、１５２ｂを１度のエッチング工程により形成した場合、コンタクトホール１５２ｂが所定の深さに到達するまでエッチングを続ける必要がある。この際、コンタクトホール１５２ａの底部にてキャパシタ上部電極１２２がエッチングを過剰に受けることになる。この結果、キャパシタ上部電極１２２が損傷を受ける、あるいはコンタクトホール１５２ａがキャパシタ上部電極１２２を突き抜けてしまうといった問題が発生する。このため、従来はコンタクトホール１５２ａを形成するためのエッチング工程と、コンタクトホール１５２ｂを形成するためのエッチング工程とを別々に行なっていた。この結果、半導体装置の製造工程数が増大することになり、半導体装置の製造コストが上昇する原因となっていた。
【００１０】
また、第２の配線層１５４ａ、１５４ｂを形成するための写真製版加工やコンタクトホール１５２ａ、１５２ｂを形成するための写真製版加工における、マスクの重ね合せ誤差などにより、第２の配線層１５４ａ、１５４ｂとコンタクトホール１５２ａ、１５２ｂとの位置がずれることがあった。この場合、第２の配線層１５４ａとキャパシタ上部電極１２２とが接続されず、半導体装置に不良が発生していた。
【００１１】
また、半導体装置の微細化に伴なって、第２の配線層１５４ａ、１５４ｂの配線幅や配線高さ（配線の断面積）および配線間の間隔も小さくする必要がある。しかし、このように配線の断面積が小さくなってくると、第２の配線層１５４ａ、１５４ｂの配線抵抗が増大する。このような配線抵抗の増大は配線遅延を招く。この結果、半導体装置において動作速度などの必要な特性を実現することができず、やはり不良品が発生する場合が有った。
【００１２】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、不良の発生を防止できると共に、製造コストを低減することが可能な半導体装置およびその製造方法を提供することである。
【００１３】
【課題を解決するための手段】
この発明の１の局面における半導体装置は、導電領域と第１の絶縁膜とキャパシタ電極と第２の絶縁膜と第１および第２の配線層とを備える。導電領域は半導体基板上に形成されている。第１の絶縁膜は導電領域上に形成されている。キャパシタ電極は第１の絶縁膜上に形成されている。第２の絶縁膜はキャパシタ電極上に形成され、キャパシタ電極の一部を露出させる第１の溝を有し、上部表面を有する。第１の配線層は、第１の溝の内部に充填され、上部表面を有し、キャパシタ電極と接続されている。第１および第２の絶縁膜には、導電領域にまで到達するコンタクトホールが形成され、第２の絶縁膜には、コンタクトホールと接続する第２の溝が形成されている。第２の配線層は、第２の溝とコンタクトホールとの内部に充填されている。第１の配線層の上部表面と、第２の配線層の上部表面と第２の絶縁膜の上部表面とはほぼ同一平面上に位置する。第１および第２の配線層は銅を含む。
【００１４】
このようにすれば、キャパシタ電極に接続される配線をいわゆるダマシン配線構造とすることができるので、従来より半導体装置の製造工程を簡略化できる。
【００１５】
また、従来はキャパシタ電極とアルミニウムなどからなる配線層とが、コンタクトホールの内部に形成されたタングステンプラグなどの導電体膜を介して接続されていた。そのため、配線層と導電体膜との接合界面は異種材料の接合界面となり、界面抵抗などが高くなるためにエレクトロマイグレーション耐性が低下していた。しかし、本発明では配線層がダマシン配線構造であり、また溝ではキャパシタ電極の一部が露出しているため、配線層の下面が直接キャパシタ電極と接続された状態となっている。このため、タングステンプラグを形成する必要がない。このため、配線層のエレクトロマイグレーション耐性が低下することを防止できる。
【００１６】
また、絶縁膜に溝を形成して、その溝の内部に導電体膜を充填することで配線層の形成およびその配線層とキャパシタ電極との接続を同時に実現するので、従来のようにコンタクトホールとこのコンタクトホール上に形成されるべき配線層との位置ずれといった問題は発生しない。したがって、このような位置ずれに起因する不良の発生を防止できる。
【００１７】
また、配線層の上部表面と絶縁膜の上部表面とがほぼ同一平面上に位置するので、この配線層の上部表面において配線層に起因する段差は存在しない。このため、絶縁膜上に他の絶縁膜などを形成する場合、配線層の上部表面の段差に起因して他の絶縁膜の上部表面に段差が形成されることはない。したがって、他の絶縁膜上に上層配線層などを形成する場合、上記段差に起因する上層配線層の断線といった不良が発生することを防止できる。
【００１８】
また、キャパシタ電極より下層に位置する導電領域に信号を供給するなどの目的で、配線層と同一レイヤに形成される別の配線層と上記導電領域とを接続する場合がある。この際、キャパシタ電極と平面的に重ならない領域において、絶縁膜に上記導電領域まで到達するような他のコンタクトホールと、他のコンタクトホールの内部に充填される導電体膜と、導電体膜に接続された別の配線層とを形成する必要がある。一方、従来は、キャパシタ電極と配線層との接続のためにコンタクトホールを形成していた。そして、このコンタクトホールと上記他のコンタクトホールとはその深さが異なっていたため、それぞれ別のエッチング工程により形成する必要があった。これは、半導体装置が微細化して、キャパシタが高さ方向に延在するような構造となり、コンタクトホールと上記他のコンタクトホールとの深さの差が益々大きくなっているためである。しかし、本発明においてはキャパシタ電極上にコンタクトホールは形成せず、直接配線層の下面をキャパシタ電極に接触させるようにしている。つまり、半導体装置が微細化されても、従来のように深さの異なる複数のコンタクトホールを形成する必要がないため、半導体装置の製造工程をより簡略化できる。
【００２０】
また、絶縁膜に形成された第２の配線層は、コンタクトホールの内部と第２の溝の内部とを導電体膜で充填する、いわゆるデュアル・ダマシン・プロセスで形成することができる。そして、後述する製造工程で説明するように、上記第２の配線層が位置する第２の溝と第１の配線層が位置する第１の溝とを、同じエッチング工程において形成すれば、上記のように第２の配線層を形成する場合に、製造工程数の増加を最低限に抑えることができる。このため、半導体装置の製造コストが増大することを抑制できる。
【００２１】
上記１の局面における半導体装置では、第２の絶縁膜の第１の溝と第２の溝とは、ほぼ平行に延びるように形成されていてもよい。
【００２２】
この場合、第１の配線層と平行に延び、キャパシタ電極に下面が接触する第２の配線層を形成できる。したがって、キャパシタ電極と第１の配線層との接触面積を増大させることができるので、キャパシタ電極と第１の配線層との電気的な接続をより確実に行なうことができる。
【００２７】
この場合、従来配線層の材料として用いられていたアルミニウムより、銅はその電気抵抗値が低い。したがって、配線層の材料として銅を用いれば、配線抵抗を従来より低減することができる。このため、配線遅延の発生を防止できる。
【００２８】
上記１の局面における半導体装置では、前記溝の内壁上にはバリアメタル層が形成されていることが好ましい。
【００２９】
この場合、配線層を構成する銅などの材料が絶縁膜やキャパシタ電極などに拡散することを、バリアメタル層により防止できる。
【００３０】
この発明の他の局面における半導体装置の製造方法では、半導体基板上に導電領域を形成する。導電領域の上に第１の絶縁膜を形成する。第１の絶縁膜上にキャパシタ電極を形成する。キャパシタ電極上に、上部表面を有する第２の絶縁膜を形成する。第１および第２の絶縁膜に、導電領域まで到達するコンタクトホールを形成する。第２の絶縁膜において、キャパシタ電極の一部を露出させるように第１の溝を形成するとともに、コンタクトホール上に位置する領域において第２の絶縁膜に第２の溝を形成する。第１の溝、コンタクトホールおよび第２の溝の内部を充填し、かつ第２の絶縁膜の上部表面上にまで延在するように導電体膜を形成する。第２の絶縁膜の上部表面上に位置する導電体膜を除去するとともに、第２の絶縁膜の第１の溝と前記第２の溝と上に位置する導電体膜の一部を除去することにより、第１の溝と第２の溝との内部を充填する導電体膜からなり、第２の絶縁膜の上部表面とほぼ同一平面上に位置する上部表面を有する第１および第２の配線層を形成する。
【００３１】
ここで、従来のキャパシタ電極に接続された配線層の製造工程では、絶縁膜にコンタクトホールを形成する工程、コンタクトホールの内部に導電体膜を形成する工程、絶縁膜の上部表面上に位置する余分な導電体膜を除去する工程、コンタクトホール上に配線層となる導電体膜を形成する工程、およびレジスト膜をマスクとしてこの導電体膜をエッチングにより部分的に除去することにより配線層を形成する工程を実施していた。つまり、従来の半導体装置の製造工程ではエッチング工程および成膜工程をそれぞれ２回実施していた。しかし、本発明のように、キャパシタ電極に電気的に接続された配線層をいわゆるダマシン配線構造とすることで、絶縁膜に溝を形成する工程、この溝の内部に配線層となる導電体膜を形成する工程、その後絶縁膜の上部表面上に位置する導電体膜を化学機械研磨法（ＣＭＰ法：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などを用いて除去する工程という、従来より少ない工程数で配線層を形成できる。この結果、半導体装置の製造工程を簡略化できる。また、このようにすれば、本発明による半導体装置を容易に製造できる。
【００３３】
また、コンタクトホールの上に位置する第２の溝を形成する工程と、キャパシタ電極にまで到達する第１の溝を形成する工程とを同時に行なうことができる。そして、第１の溝の内部に形成される第１の配線層は直接キャパシタ電極に接続されるので、従来のようにキャパシタ電極上に第１の配線層とは別にタングステンプラグなどを充填するためのコンタクトホールを形成する必要がない。このため、従来より半導体装置の製造工程を簡略化できる。
【００３４】
また、第２の絶縁膜に１回のエッチング工程にて形成される第１の溝および第２の溝の深さを、第２の絶縁膜の上部表面からキャパシタ電極の上部表面までの距離とほぼ等しく設定すれば、このエッチング工程において第１の溝の底面でキャパシタ電極が過剰にエッチングされることを防止できる。このため、キャパシタ電極が過剰なエッチングにより損傷を受けることを防止できる。
【００３５】
上記他の局面における半導体装置の製造方法では、第２の溝を形成する工程が、第１の溝とほぼ平行に延びるように第２の溝を形成することを含んでいてもよい。
【００３６】
この場合、第２の配線層と平行に延び、キャパシタ電極の上部表面に下面が接触する第１の配線層を形成できる。したがって、キャパシタ電極と第１の配線層との接触面積を増大させることができる。この結果、キャパシタ電極と第１の配線層との電気的な接続を確実に行なうことができる。
【００３９】
上記他の局面における半導体装置の製造方法では、導電体膜は銅を含むことが好ましい。
【００４０】
この場合、配線層の材料として、従来用いられていたアルミニウムより電気抵抗値の低い銅を配線層として用いることができる。
【００４１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００４２】
（実施の形態１）
図１は、本発明による半導体装置の実施の形態１を示す断面模式図である。また、図２は図１の線分ＩＩ−ＩＩにおける断面を示す模式図である。図１および２を参照して、半導体装置を説明する。
【００４３】
図１および２を参照して、半導体装置はＤＲＡＭであり、半導体基板１上に形成された電界効果トランジスタとキャパシタとを備える。キャパシタはメモリ信号としての電荷を蓄える。また、電界効果トランジスタは、キャパシタへの電荷の蓄積を制御するスイッチング素子として作用する。半導体基板１の主表面には間隔を隔てて導電領域２ａ〜２ｅが形成されている。導電領域２ａ〜２ｄは電界効果トランジスタのソースおよびドレイン領域となる。導電領域２ａ〜２ｄの間に位置するチャネル領域上には、半導体基板１上にゲート絶縁膜３ａ〜３ｃが形成されている。ゲート絶縁膜３ａ〜３ｃ上にはゲート電極４ａ〜４ｃが形成されている。ゲート電極４ａ〜４ｃの側壁上にはサイドウォール絶縁膜５ａ〜５ｆが形成されている。ゲート電極４ａ〜４ｃ上にはシリコン窒化膜からなる被覆絶縁膜６ａ〜６ｃが形成されている。ゲート電極４ａとゲート絶縁膜３ａとソースおよびドレイン領域としての導電領域２ａ、２ｂとから電界効果トランジスタが構成されている。ゲート電極４ｂとゲート絶縁膜３ｂとソースおよびドレイン領域としての導電領域２ｂ、２ｃとから別の電界効果トランジスタが構成されている。ゲート電極４ｃとゲート絶縁膜３ｃとソースおよびドレイン領域としての導電領域２ｃ、２ｄとから他の電界効果トランジスタが構成されている。
【００４４】
被覆絶縁膜６ａ〜６ｃとサイドウォール絶縁膜５ａ〜５ｆと半導体基板１の主表面との上に第１の層間絶縁膜７が形成されている。第１の層間絶縁膜７には、導電領域２ｂ、２ｃ上に位置する領域にコンタクトホール８ａ、８ｂが形成されている。コンタクトホール８ａ、８ｂの内部にはドープトポリシリコン膜などの導電体膜９ａ、９ｂが充填されている。第１の層間絶縁膜７上には第２の層間絶縁膜１０が形成されている。導電体膜９ｂ上に位置する領域においては、第２の層間絶縁膜１０にコンタクトホール１１ａが形成されている。また、半導体基板１の主表面における導電領域２ｅ上に位置する領域では、第１および第２の層間絶縁膜７、１０の一部をエッチングによって除去することによりコンタクトホール１１ｂが形成されている。コンタクトホール１１ａ、１１ｂの内部にはタングステン膜やドープトポリシリコン膜などの導電体膜１５ａ、１５ｂがそれぞれ充填されている。導電体膜１５ａ上にはドープトポリシリコンからなる第１の配線層１２ａが形成されている。また、導電体膜１５ｂ上にはドープトポリシリコンからなる導電領域としての第１の配線層１２ｂが形成されている。
【００４５】
第１の配線層１２ａ、１２ｂと第２の層間絶縁膜１０との上には第３の層間絶縁膜１３が形成されている。導電体膜９ａ上に位置する領域では、第２および第３の層間絶縁膜１０、１３の一部を除去することによりコンタクトホール１４が形成されている。コンタクトホール１４の内部には導電体膜１６が充填されている。
【００４６】
第３の層間絶縁膜１３上には第４の層間絶縁膜１７が形成されている。第４の層間絶縁膜１７上には第５の層間絶縁膜１８が形成されている。導電体膜１６上に位置する領域では、第４および第５の層間絶縁膜１７、１８の一部を除去することにより開口部１９が形成されている。開口部１９の内部には、導電体膜１６に接続されたキャパシタ下部電極２０が形成されている。キャパシタ下部電極２０上から第５の層間絶縁膜１８の上部表面上にまで延在するように、誘電体膜２１が形成されている。誘電体膜２１上には、開口部１９の内部を充填するとともに、第５の層間絶縁膜１８の上部表面上にまで延在するようにキャパシタ電極としてのキャパシタ上部電極２２が形成されている。キャパシタ下部電極２０と誘電体膜２１とキャパシタ電極２２とからキャパシタは構成される。
【００４７】
キャパシタ上部電極２２と第５の層間絶縁膜１８との上には絶縁膜としての第６の層間絶縁膜２３が形成されている。キャパシタ上部電極２２上に位置する領域では、第６の層間絶縁膜２３に溝としてのダマシン配線溝２５ａがキャパシタ上部電極２２の上部表面の一部を露出させるように形成されている。また、第１の配線層１２ｂ上に位置する領域では、第３〜６の層間絶縁膜１３、１７、１８、２３にコンタクトホール２４が形成されている。コンタクトホール２４上に位置する領域において、第６の層間絶縁膜２３に他の溝としてのダマシン配線溝２５ｂが形成されている。ダマシン配線溝２５ａ、２５ｂは互いにほぼ平行に延びるように形成されている。そして、ダマシン配線溝２５ａの底面では、キャパシタ上部電極２２の上部表面の一部が露出している。このため、キャパシタ上部電極２２とダマシン配線溝２５ａの内部に形成されるバリアメタル層３４ａとの接触面積を大きくすることができる。したがって、キャパシタ上部電極２２とダマシン配線層としての導電体膜２６ａとの電気的接続を、バリアメタル層３４ａを介して確実に行なうことができる。
【００４８】
ダマシン配線溝２５a、２５ｂおよびコンタクトホール２４の内部には、バリアメタル層３４ａ、３４ｂが形成されている。ダマシン配線溝２５ａの内部を充填するように、バリアメタル層３４ａ上に配線層としての導電体膜２６ａが形成されている。また、ダマシン配線溝２５ｂおよびコンタクトホール２４の内部を充填するように、バリアメタル層３４ｂ上に他の配線層としての導電体膜２６ｂが形成されている。この導電体膜２６ａ、２６ｂはいわゆるダマシン配線である。導電体膜２６ａ、２６ｂの上部表面と、第６の層間絶縁膜２３の上部表面とはほぼ同一平面上に位置する。導電体膜２６ａ、２６ｂとしては、たとえば銅を用いることができる。
【００４９】
このように、配線層としての導電体膜２６ａ、２６ｂの材料として銅を用いれば、従来の配線材料であるアルミニウムより銅はその電気抵抗値が低いため、配線抵抗を低減できる。このため、配線遅延の発生を防止できる。また、バリアメタル層３４ａ、３４ｂが形成されているので、導電体膜２６ａ、２６ｂを構成する銅などの材料が第６の層間絶縁膜２３などへと拡散することを防止できる。
【００５０】
なお、導電体膜２６ａはキャパシタ上部電極２２の電位を固定するために利用される。本発明による半導体装置では、図１に示したようなキャパシタと電界効果トランジスタとを備えるメモリセルが基板１上に複数個マトリックス状に配置されている。
【００５１】
ここで、図９に示したような従来のキャパシタ上部電極１２２に接続された配線層１５４ａの製造工程では、第６の層間絶縁膜１２３にコンタクトホール１５２ａを形成する工程、コンタクトホール１５２ａの内部に導電体膜を形成する工程、第６の層間絶縁膜１２３の上部表面上に位置する余分な導電体膜を除去して、コンタクトホール１５２ａの内部に充填されたタングステンプラグなどの導電体膜１５３ａを形成する工程、コンタクトホール１５２ａ上に配線層１５４ａとなる導電体膜を形成する工程、およびレジスト膜をマスクとしてこの導電体膜をエッチングにより部分的に除去することにより配線層１５４ａを形成する工程を実施していた。つまり、従来の半導体装置の製造工程ではエッチング工程および成膜工程をそれぞれ２回実施していた。
【００５２】
しかし、図１を参照して、本発明のようにキャパシタ上部電極２２に電気的に接続された導電体膜２６ａからなる配線層をいわゆるダマシン配線構造とすることで、後述する製造方法で示すように、第６の層間絶縁膜２３にダマシン配線溝２５ａを形成する工程、このダマシン配線溝２５ａの内部から第６の層間絶縁膜２３の上部表面上にまで延在するように配線層となる導電体膜を形成する工程、その後第６の層間絶縁膜２３の上部表面上に位置する導電体膜をＣＭＰ法などを用いて除去して導電体膜２６ａを形成する工程という、従来より少ない工程数で配線層を形成できる。この結果、半導体装置の製造工程を簡略化できる。
【００５３】
また、図１に示した本発明による半導体装置では、キャパシタ上部電極２２に接続する配線層として導電体膜２６ａを含むダマシン配線を用い、かつそのダマシン配線の下面がバリアメタル層３４ａを介してキャパシタ上部電極２２と接続された状態となっている。したがって、従来のようにコンタクトホール１５２ａ（図９参照）およびタングステンプラグなどの導電体膜１５３ａ（図９参照）を形成する必要がない。このため、従来の半導体装置において配線層１５４ａとタングステンプラグなどの導電体膜１５３ａとの間に形成されていた異種界面は、本発明による半導体装置では存在しない。したがって、キャパシタ上部電極２２に接続された配線層のエレクトロマイグレーション耐性が低下することを防止できる。
【００５４】
また、図１に示した半導体装置では、第６の層間絶縁膜２３にダマシン配線溝２５ａを形成して、そのダマシン配線溝２５ａの内部に導電体膜を充填することで配線層としての導電体膜２６ａの形成およびその導電体膜２６ａとキャパシタ上部電極２２との接続を同時に実現する。このため、従来のように写真製版加工工程での誤差に起因するコンタクトホール１５２ａ（図９参照）と配線層１５４ａ（図９参照）との位置ずれといった問題は発生しない。したがって、このような位置ずれに起因する不良の発生を防止できる。
【００５５】
また、導電体膜２６ａの上部表面と第６の層間絶縁膜２３の上部表面とがほぼ同一平面上に位置するので、この第６の層間絶縁膜２３の上部表面において導電体膜２６ａに起因する段差は形成されない。このため、第６の層間絶縁膜２３上に他の絶縁膜などを形成する場合、第６の層間絶縁膜２３の上部表面における段差に起因して、他の絶縁膜の上部表面の平坦性が劣化することを防止できる。したがって、他の絶縁膜上に上層配線層などを形成する場合、他の絶縁膜の上部表面における平坦性の劣化に起因する上層配線層の断線といった不良が発生することを防止できる。
【００５６】
次に、図１および２に示した半導体装置の製造工程を図３〜６を参照して説明する。図３〜６は、図１および２に示した半導体装置の製造工程の第１〜第４工程を説明するための断面模式図である。
【００５７】
まず、シリコンウェハなどの半導体基板１（図３参照）の主表面上にゲート絶縁膜３ａ〜３ｃ（図３参照）となるべき絶縁膜を形成する。この絶縁膜上にゲート電極４ａ〜４ｃ（図３参照）となるべき導電体膜を形成する。この導電体膜上にゲート電極パターンを有するレジスト膜を形成する。このレジスト膜をマスクとして、導電体膜と絶縁膜とを部分的に除去することにより、ゲート電極４ａ〜４ｃおよびゲート絶縁膜３ａ〜３ｃを形成する。次に、ゲート電極４ａ〜４ｃなどをマスクとして、半導体基板１の主表面に導電性不純物を注入することにより、導電領域２ａ〜２ｅ（図３参照）を形成する。また、導電領域２ｅはあらかじめレジスト膜などをマスクとして半導体基板１の主表面に導電性不純物を注入することにより形成しておいてもよい。
【００５８】
ゲート電極４ａ〜４ｃの側壁と上部表面との上にサイドウォール絶縁膜５ａ〜５ｆおよび被覆絶縁膜６ａ〜６ｃを形成する。被覆絶縁膜６ａ〜６ｃとサイドウォール絶縁膜５ａ〜５ｆとの上に第１の層間絶縁膜７（図３参照）をＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）などを用いて形成する。第１の層間絶縁膜７上にホールパターンを有するレジスト膜（図示せず）を形成する。このレジスト膜をマスクとして用いて、エッチングにより第１の層間絶縁膜７の一部を部分的に除去する。その後レジスト膜を除去する。このようにしてコンタクトホール８ａ、８ｂ（図３参照）を形成する。コンタクトホール８ａ、８ｂの内部を充填し、かつ第１の層間絶縁膜７の上部表面上にまで延在するように導電体膜を形成する。第１の層間絶縁膜７の上部表面上に位置する導電体膜をエッチングなどにより除去することにより、導電体膜９ａ、９ｂ（図３参照）を形成する。
【００５９】
第１の層間絶縁膜７上に第２の層間絶縁膜１０（図３参照）をＣＶＤ法などを用いて堆積する。第２の層間絶縁膜１０上にホールパターンを有するレジスト膜を形成する。レジスト膜をマスクとして、第２の層間絶縁膜を部分的に除去することにより、コンタクトホール１１ａ、１１ｂ（図３参照）を形成する。コンタクトホール１１ａの底部では導電体膜９ａの上部表面が露出している。また、コンタクトホール１１ｂの底部では導電領域２ｅが露出している。その後、レジスト膜を除去する。コンタクトホール１１ａ、１１ｂの内部を充填し、かつ第２の層間絶縁膜１０の上部表面上にまで延在する導電体膜をスパッタリング法などを用いて形成する。導電体膜の材料としては、たとえばタングステンなどを用いることができる。第２の層間絶縁膜１０の上部表面上に位置する導電体膜の部分を除去する。このようにして導電体膜１５ａ、１５ｂを形成する。
【００６０】
その後、第２の層間絶縁膜１０上に導電体膜を形成する。この導電体膜上に配線パターンを有するレジスト膜を形成する。レジスト膜をマスクとして、導電体膜をエッチングにより部分的に除去することにより、第１の配線層１２ａ、１２ｂ（図３参照）を形成する。そのあと、レジスト膜を除去する。第１の配線層１２ａ、１２ｂ上に第３の層間絶縁膜１３をＣＶＤ法などを用いて形成する。第３の層間絶縁膜１３上にホールパターンを有するレジスト膜を形成する。レジスト膜をマスクとして、第２および第３の層間絶縁膜１０、１３を部分的にエッチングなどで除去することにより、コンタクトホール１４（図３参照）を形成する。その後、レジスト膜を除去する。次に、コンタクトホール１４の内部を充填し、かつ第３の層間絶縁膜１３の上部表面上にまで延在する導電体膜を形成する。第３の層間絶縁膜１３の上部表面上に位置する導電体膜を除去することにより、導電体膜１６を形成する。
【００６１】
第３の層間絶縁膜１３上に第４の層間絶縁膜１７をＣＶＤ法などを用いて形成する。第４の層間絶縁膜１７上にＣＶＤ法などを用いて第５の層間絶縁膜１８を形成する。第５の層間絶縁膜１８上にホールパターンを有するレジスト膜（図示せず）を形成する。レジスト膜をマスクとして用いて、第４および第５の層間絶縁膜１７、１８を部分的にエッチングにより除去することにより開口部１９を形成する。開口部１９の底部では導電体膜１６が露出している。その後レジスト膜を除去する。
【００６２】
開口部１９の内部から第５の層間絶縁膜１８の上部表面上にまで延在するように、キャパシタ下部電極となる導電体膜を形成する。次に、開口部１９の内部に位置する領域において、導電体膜上に開口部１９の内部を充填するようにレジスト膜（図示せず）を形成する。その後、ドライエッチングにより第５の層間絶縁膜１８の上部表面上に位置する導電体膜を除去する。なお、この導電体膜を除去する工程ではＣＭＰ法を用いていもよい。その後、レジスト膜を除去する。このようにして、開口部１９の内部に導電体膜からなるキャパシタ下部電極２０を形成する。
【００６３】
次に、開口部１９内部のキャパシタ下部電極２０上から第５の層間絶縁膜１８の上部表面上にまで延在するように誘電体膜を形成する。誘電体膜上にキャパシタ上部電極となる導電体膜を形成する。導電体膜上にマスクパターンを有するレジスト膜を形成する。レジスト膜をマスクとして、導電体膜と誘電体膜とを部分的に除去することにより、キャパシタを構成する誘電体膜２１とキャパシタ上部電極２２とを形成する。なお、キャパシタ下部電極２０、キャパシタ上部電極２２の材料としては、ポリシリコンやアモルファスシリコンなどを用いることができる。また、誘電体膜２１の材料として、ＢＳＴやＰＺＴなどの高誘電体膜を用いる場合には、キャパシタ下部電極２０、キャパシタ上部電極２２の材料として白金やルテニウムなどの金属、チタンなどの高融点金属、窒化チタン、さらにはこれらの複数の層からなる膜を用いてもよい。
【００６４】
次に、キャパシタ上部電極２２上に第６の層間絶縁膜２３を形成する。第６の層間絶縁膜２３上に、ホールパターンを有するレジスト膜２７を形成する。このようにして、図３に示すような構造を得る。
【００６５】
次に、図４に示すように、レジスト膜２７をマスクとして、第３〜第６の層間絶縁膜１３、１７、１８、２３をエッチングにより部分的に除去することによりコンタクトホール２４を形成する。その後、レジスト膜２７を除去する。
【００６６】
次に、図５に示すように、第６の層間絶縁膜２３上にダマシン配線溝用のパターンを有するレジスト膜２８を形成する。
【００６７】
次に、図６に示すように、レジスト膜２８をマスクとして、第６の層間絶縁膜２３を部分的にエッチングにより除去することにより、ダマシン配線溝２５ａ、２５ｂを形成する。ダマシン配線溝２５ａの底部では、キャパシタ上部電極２２の上部表面が露出している。その後、レジスト膜２８を除去する。
【００６８】
このように、ダマシン配線溝２５ａ、２５ｂを形成するためのエッチングにより、キャパシタ上部電極２２を露出させることで、従来のようにコンタクトホールを別途形成することなく、キャパシタ上部電極２２と電気的に接続される導電体膜２６ａからなるダマシン配線層を形成できる。したがって、従来より半導体装置の製造工程を簡略化できる。
【００６９】
また、従来はキャパシタ上部電極２２上に位置するコンタクトホール１５２ａ（図９参照）と、他の領域に位置し、深さの異なる他のコンタクトホール１５２ｂとを別々のエッチング工程で形成していたが、本発明では、コンタクトホール２４とダマシン配線溝２５ｂとの内部に位置する導電体膜２６ｂからなる配線層をいわゆるデュアル・ダマシン・プロセスにより形成し、さらに、キャパシタ上部電極に接続する配線層のためのダマシン配線溝２５ａと、コンタクトホール２４に接続されたダマシン配線溝２５ｂとを同じエッチング工程により形成することにより、半導体装置の製造工程を簡略化できる。このため、半導体装置の製造コストを低減できる。
【００７０】
また、ダマシン配線溝２５ａ、２５ｂの深さを、第６の層間絶縁膜２３の上部表面からキャパシタ上部電極２２の上部表面までの深さとほぼ等しくすることで、キャパシタ上部電極２２が過剰にエッチングされることを防止できる。また、ダマシン配線溝２５ａの底部では、キャパシタ上部電極２２の上部表面が露出しているため、後述するようにバリアメタル層３４ａとキャパシタ上部電極２２とを確実に接触させることができる。したがって、バリアメタル層３４ａを介してキャパシタ上部電極２２とダマシン配線層としての導電体膜２６の下面全体とをバリアメタル層３４ａを介して接続できる。この結果、キャパシタ上部電極２２とダマシン配線層としての導電体膜２６との電気的接続を確実に行なうことができる。
【００７１】
図６に示した工程に続いて、ダマシン配線溝２５ａ、２５ｂおよびコンタクトホール２４の内部にバリアメタル層を形成する。バリアメタル層上に、ダマシン配線溝２５ａ、２５ｂおよびコンタクトホール２４の内部を充填するとともに、第６の層間絶縁膜２３の上部表面上にまで延在するように銅などからなる導電体膜を形成する。そして、第６の層間絶縁膜２３の上部表面上に位置するバリアメタル層および導電体膜をＣＭＰ法などを用いて除去する。このようにして、バリアメタル層３４ａ、３４ｂおよびダマシン配線となる導電体膜２６ａ、２６ｂが形成される。
【００７２】
このようにして、図１および２に示した半導体装置を得ることができる。
（実施の形態２）
図７は、本発明による半導体装置の実施の形態２を示す断面模式図である。また、図８は、図７の線分ＶＩＩＩ−ＶＩＩＩにおける断面を示す模式図である。図７および８を参照して、本発明による半導体装置の実施の形態２を説明する。
【００７３】
図７および８を参照して、半導体装置はＤＲＡＭであり、基本的には図１および２に示した本発明による半導体装置の実施の形態１と同様の構造を備える。しかし、図７および８に示した半導体装置では、キャパシタ上部電極２２上にダマシン配線溝ではなく複数のコンタクトホール３２が形成されている。コンタクトホール３２の深さは、ダマシン配線溝２５ｂの深さとほぼ等しくなるように設定されている。このコンタクトホール３２の内部には、図１に示したダマシン配線溝２５ａと同様にバリアメタル層３４ａが形成されている。バリアメタル層３４ａ上には、コンタクトホール３２を充填するように銅などを含む導電体膜２６ａが形成されている。
【００７４】
そして、第６の層間絶縁膜上には、第７の層間絶縁膜２９が形成されている。第７の層間絶縁膜２９には、コンタクトホール３２上にコンタクトホール３０ａが形成されている。このコンタクトホール３０ａ上に、ダマシン配線溝３１が形成されている。コンタクトホール３０ａとダマシン配線溝３１との内部にはバリアメタル層３５ａが形成されている。バリアメタル層３５ａ上には、コンタクトホール３０ａとダマシン配線溝３１の内部を充填するように銅などの導電体膜３３が形成されている。ダマシン配線溝３１は、紙面にほぼ垂直な方向に延びるように形成されている。導電体膜３３は、紙面に垂直な方向に並ぶように形成された複数のコンタクトホール３２の内部に位置する導電体膜２６ａのそれぞれとコンタクトホール３０ａを介して接続されている。
【００７５】
また、導電体膜２６ｂ上に位置する領域には、コンタクトホール３０ｂが形成されている。コンタクトホール３０ｂの内部には、バリアメタル層３５ｂが形成されている。バリアメタル層３５ｂ上には、コンタクトホール３０ｂの内部を充填するように銅などの導電体膜３３が形成されている。
【００７６】
ここで、コンタクトホール３２の平面形状を変更することにより、導電体膜２６ａとキャパシタ上部電極２２との接触面積を変更できる。
【００７７】
図７および８に示した半導体装置は、基本的に図３〜６に示した本発明の実施の形態１による半導体装置の製造工程と同様の工程により製造できる。つまり、図３および４に示した工程を実施した後、図５に示した工程において、レジスト膜２８において、キャパシタ上部電極２２上に位置する領域に、ダマシン配線溝用のパターンではなく、コンタクトホール３２を形成するためのホールパターンを形成する。そのあと、図６に示した工程を実施する。そして、第７の層間絶縁膜２９、コンタクトホール３０ａ、３０ｂ、導電体膜３３を形成することにより、図７および８に示した半導体装置を得ることができる。
【００７８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７９】
【発明の効果】
このように、本発明によれば、キャパシタ電極に接続される配線層としてダマシン配線層を利用することにより、不良の発生を防止できる共に、製造コストを低減することが可能な半導体装置およびその製造方法を得ることができる。
【図面の簡単な説明】
【図１】 本発明による半導体装置の実施の形態１を示す断面模式図である。
【図２】 図１の線分ＩＩ−ＩＩにおける断面を示す模式図である。
【図３】 図１に示した半導体装置の製造工程の第１工程を説明するための断面模式図である。
【図４】 図１に示した半導体装置の製造工程の第２工程を説明するための断面模式図である。
【図５】 図１に示した半導体装置の製造工程の第３工程を説明するための断面模式図である。
【図６】 図１に示した半導体装置の製造工程の第４工程を説明するための断面模式図である。
【図７】 本発明による半導体装置の実施の形態２を示す断面模式図である。
【図８】 図７の線分ＶＩＩＩ−ＶＩＩＩにおける断面を示す模式図である。
【図９】 従来の半導体装置としてのＤＲＡＭを示す断面模式図である。
【符号の説明】
１ 基板、２ａ〜２ｅ 導電領域、３ａ〜３ｃ ゲート絶縁膜、４ａ〜４ｃ ゲート電極、５ａ〜５ｆ サイドウォール絶縁膜、６ａ〜６ｃ 被覆絶縁膜、７，１０，１３，１７，１８，２３，２９ 層間絶縁膜、８ａ，８ｂ，１１ａ，１１ｂ，１４，２４，３０ａ，３０ｂ，３２ コンタクトホール、９ａ，９ｂ，１５ａ，１５ｂ，１６，２６ａ，２６ｂ，３３ 導電体膜、１２ａ，１２ｂ 第１の配線層、１９ 開口部、２０ キャパシタ下部電極、２１ 誘電体膜、２２ キャパシタ上部電極、２５ａ，２５ｂ，３１ ダマシン配線溝、２７，２８ レジスト膜、３４ａ，３４ｂ，３５ａ，３５ｂ バリアメタル層。
Claims (5)
- 半導体基板上に形成された導電領域と、
前記導電領域上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成されたキャパシタ電極と、
前記キャパシタ電極上に形成され、前記キャパシタ電極の一部を露出させる第１の溝を有し、上部表面を有する第２の絶縁膜と、
前記第１の溝の内部に充填され、上部表面を有し、前記キャパシタ電極と接続された第１の配線層とを備え、
前記第１および第２の絶縁膜には、前記導電領域にまで到達するコンタクトホールが形成され、前記第２の絶縁膜には、前記コンタクトホールと接続する第２の溝が形成され、さらに、
前記第２の溝と前記コンタクトホールとの内部に充填された第２の配線層を備え、
前記第１の配線層の上部表面と、前記第２の配線層の上部表面と前記第２の絶縁膜の上部表面とはほぼ同一平面上に位置し、
前記第１および第２の配線層は銅を含む、半導体装置。 - 前記第２の絶縁膜の前記第１の溝と前記第２の溝とは、ほぼ平行に延びるように形成されている、請求項１に記載の半導体装置。
- 半導体基板上に導電領域を形成する工程と、
前記導電領域の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上にキャパシタ電極を形成する工程と、
前記キャパシタ電極上に、上部表面を有する第２の絶縁膜を形成する工程と、
前記第１および第２の絶縁膜に、前記導電領域まで到達するコンタクトホールを形成する工程と、
前記第２の絶縁膜において、前記キャパシタ電極の一部を露出させるように第１の溝を形成するとともに、前記コンタクトホール上に位置する領域において前記第２の絶縁膜に第２の溝を形成する工程と、
前記第１の溝、前記コンタクトホールおよび前記第２の溝の内部を充填し、かつ前記第２の絶縁膜の上部表面上にまで延在するように導電体膜を形成する工程と、
前記第２の絶縁膜の上部表面上に位置する前記導電体膜を除去するとともに、前記第２の絶縁膜の前記第１の溝と前記第２の溝との上に位置する前記導電体膜の一部を除去することにより、前記第１の溝と前記第２の溝との内部を充填する前記導電体膜からなり、前記第２の絶縁膜の上部表面とほぼ同一平面上に位置する上部表面を有する第１および第２の配線層を形成する工程とを備える、半導体装置の製造方法。 - 前記第２の溝を形成する工程は、前記第１の溝とほぼ平行に延びるように前記第２の溝を形成することを含む、請求項３に記載の半導体装置の製造方法。
- 前記導電体膜は銅を含む、請求項３または４に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242303A JP4895420B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体装置およびその製造方法 |
| US09/903,735 US6630705B2 (en) | 2000-08-10 | 2001-07-13 | Semiconductor device with capacitor electrodes |
| TW090118289A TW533459B (en) | 2000-08-10 | 2001-07-26 | Semiconductor device and method of manufacturing thereof |
| KR10-2001-0045129A KR100444115B1 (ko) | 2000-08-10 | 2001-07-26 | 캐패시터 전극을 포함한 반도체 장치 및 그 제조 방법 |
| US10/633,576 US6890817B2 (en) | 2000-08-10 | 2003-08-05 | Method of manufacturing a semiconductor device with capacitor electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242303A JP4895420B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057305A JP2002057305A (ja) | 2002-02-22 |
| JP4895420B2 true JP4895420B2 (ja) | 2012-03-14 |
Family
ID=18733340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000242303A Expired - Fee Related JP4895420B2 (ja) | 2000-08-10 | 2000-08-10 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6630705B2 (ja) |
| JP (1) | JP4895420B2 (ja) |
| KR (1) | KR100444115B1 (ja) |
| TW (1) | TW533459B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4340040B2 (ja) | 2002-03-28 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2004104012A (ja) * | 2002-09-12 | 2004-04-02 | Renesas Technology Corp | 半導体装置 |
| JP4173374B2 (ja) * | 2003-01-08 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US20070048447A1 (en) * | 2005-08-31 | 2007-03-01 | Alan Lee | System and method for forming patterned copper lines through electroless copper plating |
| US7268383B2 (en) * | 2003-02-20 | 2007-09-11 | Infineon Technologies Ag | Capacitor and method of manufacturing a capacitor |
| JP2004273920A (ja) * | 2003-03-11 | 2004-09-30 | Toshiba Corp | 半導体装置 |
| JP5058597B2 (ja) | 2003-06-20 | 2012-10-24 | エヌエックスピー ビー ヴィ | 電子デバイス、アセンブリ、電子デバイスの製造方法 |
| JP2005031221A (ja) * | 2003-07-09 | 2005-02-03 | Hitachi Displays Ltd | 表示装置 |
| US7282757B2 (en) * | 2003-10-20 | 2007-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM capacitor structure and method of manufacture |
| JP2005191345A (ja) * | 2003-12-26 | 2005-07-14 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US7119399B2 (en) * | 2004-02-27 | 2006-10-10 | Infineon Technologies Ag | LDMOS transistor |
| US7005379B2 (en) * | 2004-04-08 | 2006-02-28 | Micron Technology, Inc. | Semiconductor processing methods for forming electrical contacts |
| US8686486B2 (en) | 2011-03-31 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
| JP2018062235A (ja) * | 2016-10-12 | 2018-04-19 | トヨタ自動車株式会社 | ステアリング支持構造及びステアリング支持方法 |
| KR20210047043A (ko) * | 2019-10-21 | 2021-04-29 | 삼성전자주식회사 | 인터포저 구조체, 그를 포함하는 반도체 패키지 및 그 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242411A (ja) * | 1996-10-18 | 1998-09-11 | Sony Corp | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| US6424011B1 (en) * | 1997-04-14 | 2002-07-23 | International Business Machines Corporation | Mixed memory integration with NVRAM, dram and sram cell structures on same substrate |
| JP3641910B2 (ja) | 1997-08-20 | 2005-04-27 | 株式会社富士通ゼネラル | 送風ファン装置 |
| JP3697044B2 (ja) * | 1997-12-19 | 2005-09-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| JP2000058638A (ja) * | 1998-08-04 | 2000-02-25 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2002009248A (ja) * | 2000-06-26 | 2002-01-11 | Oki Electric Ind Co Ltd | キャパシタおよびその製造方法 |
-
2000
- 2000-08-10 JP JP2000242303A patent/JP4895420B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-13 US US09/903,735 patent/US6630705B2/en not_active Expired - Fee Related
- 2001-07-26 TW TW090118289A patent/TW533459B/zh active
- 2001-07-26 KR KR10-2001-0045129A patent/KR100444115B1/ko not_active IP Right Cessation
-
2003
- 2003-08-05 US US10/633,576 patent/US6890817B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW533459B (en) | 2003-05-21 |
| JP2002057305A (ja) | 2002-02-22 |
| KR100444115B1 (ko) | 2004-08-11 |
| US20020017673A1 (en) | 2002-02-14 |
| US6890817B2 (en) | 2005-05-10 |
| US6630705B2 (en) | 2003-10-07 |
| KR20020013392A (ko) | 2002-02-20 |
| US20040021165A1 (en) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5568494B2 (ja) | 集積回路キャパシタ構造 | |
| US6727542B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| JP4895420B2 (ja) | 半導体装置およびその製造方法 | |
| KR980012534A (ko) | 반도체장치의 제조방법 | |
| US5970340A (en) | Method for making semiconductor device incorporating an electrical contact to an internal conductive layer | |
| US20010019867A1 (en) | Non-volatile semiconductor memory and fabricating method therefor | |
| KR101082288B1 (ko) | 콘택트 형성 | |
| US5930621A (en) | Methods for forming vertical electrode structures and related structures | |
| US6198122B1 (en) | Semiconductor memory and method of fabricating the same | |
| KR20010089214A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| JP2000022112A (ja) | キャパシタ及びその製造方法 | |
| US20080001250A1 (en) | Semiconductor device and fabrication method therefor | |
| US6924524B2 (en) | Integrated circuit memory devices | |
| US20040145057A1 (en) | Capacitor and method for fabricating the same | |
| US6372571B2 (en) | Method of manufacturing semiconductor device | |
| US20050121755A1 (en) | Methods of fabricating integrated circuit conductive contact structures including grooves | |
| WO2023137835A1 (zh) | 半导体结构的制作方法及半导体结构 | |
| US7074725B2 (en) | Method for forming a storage node of a capacitor | |
| KR100439038B1 (ko) | 스터드형태의 캡핑층을 구비한 반도체 장치의 비트라인 및그의 형성방법 | |
| US20070246769A1 (en) | Semiconductor device including adjacent two interconnection lines having different distances therebetween | |
| CN114256153A (zh) | 半导体结构形成方法以及半导体结构 | |
| JP2002319632A (ja) | 半導体装置及びその製造方法 | |
| KR20040025535A (ko) | 반도체 장치 | |
| EP4092725A1 (en) | Memory production method | |
| JP2003007855A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091201 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |