JP2005031221A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2005031221A JP2005031221A JP2003194124A JP2003194124A JP2005031221A JP 2005031221 A JP2005031221 A JP 2005031221A JP 2003194124 A JP2003194124 A JP 2003194124A JP 2003194124 A JP2003194124 A JP 2003194124A JP 2005031221 A JP2005031221 A JP 2005031221A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- insulating film
- metal layer
- hole
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】画素の縮小化が図れる液晶表示装置を得る。
【解決手段】基板の画素領域に、絶縁膜を介して第１導電層、第２導電層、および第３導電層がそれぞれ絶縁膜を介して積層され、
第３導電層は、その一部において各絶縁膜に形成されたスルーホールおよび第２導電層に形成された孔を通して第１導電層に電気的に接続され、
第１導電層と第２導電層との間に介在された絶縁膜の前記スルーホールには導電体が埋め込まれ、第３導電層はその下層の絶縁膜に形成されたスルーホールを通して前記導電体に接続されている。
【選択図】 図１
【解決手段】基板の画素領域に、絶縁膜を介して第１導電層、第２導電層、および第３導電層がそれぞれ絶縁膜を介して積層され、
第３導電層は、その一部において各絶縁膜に形成されたスルーホールおよび第２導電層に形成された孔を通して第１導電層に電気的に接続され、
第１導電層と第２導電層との間に介在された絶縁膜の前記スルーホールには導電体が埋め込まれ、第３導電層はその下層の絶縁膜に形成されたスルーホールを通して前記導電体に接続されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は表示装置に係り、たとえばプロジェクタに用いられる液晶表示装置に関する。
【０００２】
【従来の技術】
プロジェクタに用いられる液晶表示装置は、いわゆる反射型と称されるものが知られ、各画素の画素電極を反射板として兼用させている。
【０００３】
すなわち、液晶を介して対向配置される各基板の一方の基板の液晶側の面に、各画素毎に反射板を兼ねる画素電極が形成され、この画素電極と他方の透明からなる基板の液晶側の面において各画素に共通に形成されたやはり透明からなる対向電極との間に電界を発生せしめ、この電界によって液晶の光透過率を画素ごとに制御させるようになっている。
【０００４】
光源からの光は他方の基板から入射され、この入射された光は各画素の液晶を通過し、画素電極に反射された後に、再び液晶、他方の基板を通過してスクリーン上に投影されるようになっている。
【０００５】
ここで、前記画素電極が不透光性の材料で形成されていることから、該画素電極と一方の基板との間に比較的容量の大きな容量素子を形成することができる。この容量素子は、画素電極に供給された映像信号を比較的長い時間蓄積させるために設けられるものである。
【０００６】
このため、該画素電極と一方の基板との間に、導体層と絶縁膜とが交互に積層された層構造が形成され、異なる層の各導体層同士がスルーホールを通して互いに電気的接続させる必要が生じる。
【０００７】
この場合、第１絶縁膜、第１導電膜、第２絶縁膜、第２導電膜、第３絶縁膜、および第３導電膜が順次積層され、第１導電膜と第３導電膜との電気的接続が必要となり、第２導電膜に形成された孔の個所において、中心軸を同じにして第２絶縁膜に形成したスルーホールおよび第３絶縁膜に形成したスルーホールを通して接続を図ることが免れないことがある。
【０００８】
従来では、第２導電膜に形成された孔の部分において、該第２導電膜と電気的に独立した該第２導電膜と同一かつ導工程で形成される材料を、第１導電膜と第３導電膜との電気的接続に要する介在層として用いた構成のものが知られている。
【０００９】
【発明が解決しようとする課題】
しかし、前記介在層は第２絶縁膜に形成したスルーホールの底面（第１導電膜が露出されている）および側壁面を被覆するとともに該第２絶縁膜の該スルーホールの周辺にまで及んで形成させなければならないものであった。
【００１０】
第３導電膜をその下層の第３絶縁膜に形成したスルーホールを通して前記介在層と接続させなければならないからである。
【００１１】
このため、第１導電膜と第３導電膜との信頼性ある接続を図るには、前記介在層の第２絶縁膜のスルーホールの中心を中心とした径を比較的大きく形成することが免れず、該接続部の面積が大きくなってしまう不都合が指摘されるに至った。
【００１２】
画素領域の縮小化の妨げになるからである。また、第２導電膜は容量素子の一方の電極を兼ねる場合が多く、第１導電膜と第３導電膜との接続個所において大きな孔を形成することは、容量素子の容量を小さくせざるを得ず、該容量素子の容量を大きくするには、画素領域（画素電極）を大きくせざるを得なくなるからである。
【００１３】
本発明は、このような事情に基づいてなされたものであり、画素の縮小化が図れる表示装置を提供することにある。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１５】
手段１．
本発明による表示装置は、たとえば、基板の面の画素領域に、第１導電層、第２導電層、および第３導電層がそれぞれ絶縁膜を介して積層され、
第３導電層は、その一部において各絶縁膜に形成されたスルーホールおよび第２導電層に形成された孔を通して第１導電層に電気的に接続され、
第１導電層と第２導電層との間に介在された絶縁膜の前記スルーホールには導電体が埋め込まれ、第３導電層はその下層の絶縁膜に形成されたスルーホールを通して前記導電体に接続されていることを特徴とするものである。
【００１６】
手段２．
本発明による表示装置は、たとえば、手段１の構成を前提とし、第２導電層は容量素子の一方の電極を構成することを特徴とするものである。
【００１７】
手段３．
本発明による表示装置は、たとえば、手段１の構成を前提とし、第３導電層の上方に絶縁膜を介して画素電極が光反射効率の良好な材料で形成されていることを特徴とするものである。
【００１８】
手段４．
本発明による表示装置は、たとえば、手段１の構成を前提とし、基板は半導体で形成された基板からなることを特徴とするものである。
【００１９】
手段５．
本発明による表示装置は、たとえば、手段１の構成を前提とし、第１導電層と第２導電層の間の絶縁膜に形成されたスルーホール、第２導電層に形成された孔、第２導電層と第３導電層の間の絶縁膜に形成されたスルーホールは、それぞれ中心軸がほぼ一致づけられていることを特徴とするものである。
【００２０】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００２１】
【発明の実施の形態】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
【００２２】
本発明の一実施例として示す表示装置は液晶表示装置であり、また、プロジェクタに用いられるそれで、いわゆる反射型と称される液晶表示装置である。
【００２３】
すなわち、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面であってマトリクス状に配置された各画素領域のそれぞれに画素電極が形成され、この画素電極は反射効率の良好な導電層から構成されている。また、他方の基板の液晶側の面にはその各画素領域に共通に光透光性の良好な対向電極が形成されている。
【００２４】
該対向電極に映像信号に対して基準となる信号が印加されるのに対し、各画素領域の画素電極にはそれぞれ独立に映像信号が供給されるようになっている。画素電極と対向電極との間に生じる電圧差に応じた電界が該各電極間の液晶に印加され、この電界の強弱に応じて該液晶の光透過率を制御されるようになっている。
【００２５】
光源は、前記他方の基板側から照射され、該他方の基板、液晶を透過し、一方の基板側に形成された各画素領域毎の画素電極に反射され、再び液晶、他方の基板を透過して、集合された各画素によって形成される画像がスクリーン上に投影されるようになる。
【００２６】
また、画素電極が形成されている基板（前記一方の基板）はたとえばＳｉからなる半導体基板から構成され、この基板内には液晶表示装置を駆動させる回路が形成され、これにより液晶表示装置自体を小さく形成できるようになっている。
【００２７】
前記回路としては、マトリクス状に配置された各画素のうちたとえばｘ方向に並設される各画素の画素群にそれぞれ対応してゲート信号線が形成され、このゲート信号線に供給される走査信号によってオンされるスイッチング素子を各画素毎に備えるとともに、このスイッチング素子を介してｙ方向に並設される各画素の画素群に対応してそれぞれ映像信号が各画素毎に備える前記画素電極に供給されるドレイン信号線が形成されて構成されている。また、各ゲート信号線に走査信号を供給する走査信号駆動回路、各ドレイン信号線に映像信号を供給する映像信号駆動回路も含む。
【００２８】
図１は、該画素電極が形成されている基板ＳＵＢ１の一部破断図を示したものである。前記回路が組み込まれた半導体基板ＳＵＢ１の表面にはたとえばシリコン酸化膜等からなる第１絶縁膜ＩＮＳ１が形成され、この第１絶縁膜ＩＮＳ１の上面には、幾つかの導体層と絶縁膜との積層構造が形成されている。
【００２９】
すなわち、前記第１絶縁膜ＩＮＳ１の表面に、第１金属層ＭＴＬ１が所定のパターンで形成されている。この第１金属層ＭＴＬ１は前記基板ＳＵＢ内に形成された前記回路からの信号が伝達され、最終的には後述する画素電極ＰＸへ該信号を伝達させる導電層として機能する。
【００３０】
前記第１絶縁膜ＩＮＳ１の表面には、該第１金属層ＭＴＬ１をも被って第２絶縁膜ＩＮＳ２が形成されており、この第２絶縁膜ＩＮＳ２の表面には、第２金属層ＭＴＬ２が所定のパターンで形成されている。
【００３１】
ここで、この第２金属層ＭＴＬ２は第２絶縁膜ＩＮＳ２に形成したスルーホールＴＨ１に埋め込まれた導体層からなるいわゆるプラグＷを介して前記第１金属層ＭＴＬ１に電気的に接続されている。第１金属層ＭＴＬ１に供給された信号を第２金属層ＭＴＬ２に伝達させるためである。なお、ここで、スルーホールＴＨ１に導体層が埋め込まれているとは、該スルーホールＴＨ１の底面およびその側壁面に導体層が被覆されているのみでは充分でなく、スルーホールＴＨ１内に導体層が充填されている状態となっているとともに、該導体層の表面は該スルーホールＴＨ１が形成された絶縁膜の表面とほぼ面一になっていることを意味する。
【００３２】
第２金属層ＭＴＬ２は、たとえば後述する第３金属層ＭＴＬ３との間に容量素子を形成する一方の電極としての機能を有し、その面積は比較的広く形成されている。該容量素子は、後述する画素電極ＰＸに映像信号が供給された場合、その蓄積を行なうために設けられるものである。
【００３３】
また、この第２金属層ＭＴＬ２はその一部において孔ＨＬが形成されている。この孔ＨＬは後述する第３金属層ＭＴＬ３と前記第１金属層ＭＴＬ１との接続を図る個所に形成され、この接続個所に電気的な導通を回避するに充分な径を有して形成されている。
【００３４】
第２金属層ＭＴＬ２をも被って第２絶縁膜ＩＮＳ２の上面には第３絶縁膜ＩＮＳ３が形成され、この第３絶縁膜ＩＮＳ３の表面には第３金属層ＭＴＬ３が所定のパターンで形成されている。この第３金属層ＭＴＬ３はその一部において第３絶縁膜ＩＮＳ３に形成したスルーホールを通して前記第２金属層ＭＴＬ２に電気的に接続されている。第２金属層ＭＴＬ２に供給された信号を第３金属層ＭＴＬ３に伝達させるためである。
【００３５】
また、この第３金属層ＭＴＬ３はその一部分において、前記第１金属層ＭＴＬ１に電気的に接続されている。この接続個所は第２金属層ＭＴＬ２の前記孔ＨＬが形成された個所にてなされている。すなわち、この個所において、第３絶縁膜ＩＮＳ３に形成したスルーホールＴＨ２から露出される第２絶縁膜ＩＮＳ２の表面に前記第３金属層ＭＴＬ３が形成されるとともに、該スルーホールＴＨ２から露出される第２絶縁膜ＩＮＳ２の表面のほぼ中央において、該第２絶縁膜ＩＮＳ２に形成したスルーホールＴＨ１に埋め込まれた導体層からなるプラグＷを介して前記第１金属層ＭＴＬ１に電気的に接続されている。これにより、第１金属層ＭＴＬ１に供給された信号を第３金属層ＭＴＬ３に伝達できるようになる。
【００３６】
なお、この第３金属層ＭＴＬ３は、比較的広い範囲にわたって前記第２金属層ＭＴＬ２と重ね合わされて形成され、該第２金属層ＭＴＬ２との間に第３絶縁膜ＩＮＳ３を誘電体膜とする前記容量素子の一方の電極を構成するようになっている。
【００３７】
第３金属層ＭＴＬ３をも被って第３絶縁膜ＩＮＳ３の表面には第４絶縁膜ＩＮＳ４が形成され、この第４絶縁膜ＩＮＳ４の表面には画素電極ＰＸが形成されている。この画素電極ＰＸは上述したように光反射率の良好な金属層で構成されるようになっている。また、この画素電極ＰＸは、該第４絶縁膜ＩＮＳ４に形成したスルーホールＴＨ３に埋め込まれた導体層からなるプラグＷを介して前記第３金属層ＭＴＬ３に電気的に接続されている。これにより、第３金属層ＭＴＬ３に供給された信号を画素電極ＰＸに伝達できるようになる。
【００３８】
なお、このように構成された半導体基板ＳＵＢ１の表面には、前記画素電極ＰＸをも被って配向膜（図示せず）が形成されるようになっている。この配向膜は液晶と直接に接触する膜で該液晶の分子の初期配向方向を決定づけるようになっている。
【００３９】
また、この半導体基板ＳＵＢ１は該液晶を介して他の透明な基板と対向配置され、この透明な基板の液晶側の面に形成した透明導電膜からなる対向電極と前記画素電極ＰＸとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【００４０】
図２は、マトリクス状に配置された各画素のうち、互いに隣接する同士の４個の画素を示した平面図である。図中において前記第１金属層の図示は省略しており、第２金属層ＭＴＬ２、第３金属層ＭＴＬ３、画素電極ＰＸ、スルーホールＴＨ１、スルーホールＴＨ２の位置関係を明確にしている。
【００４１】
上述したように、第１金属層ＭＴＬ１と第３金属層ＭＴＬ３との接続個所において、第２金属層ＭＴＬ２が該接続個所を回避するために設けられる孔ＨＬはその一辺が約１．７μｍとして構成することができる。すなわち、この１．７μｍ×１．７μｍの領域のほぼ中央において、第３絶縁膜ＩＮＳ３に形成したスルーホールＴＨ２と第２絶縁膜に形成したスルーホールＴＨ１とがそれぞれ中心軸をほぼ一致させて構成されている。
【００４２】
この場合、画素電極ＰＸの面積はたとえば８．１μｍ×８．１μｍであり、それに対して第２金属層ＭＴＬ２に設けられる孔ＨＬの径の面積は１．７μｍ×１．７μｍであることから、該孔ＨＬすなわち、第１金属層ＭＴＬ１と第３金属層ＭＴＬ３との接続個所の占める面積を大幅に小さくすることができる。
【００４３】
なお、図２において、第２金属層ＭＴＬ２は、ｘ方向に隣接する画素同士で共通に接続され、ｙ方向に隣接する画素同士のそれとは分離されて形成されているのは、容量素子の電極を信号線として形成しているためである。第２金属層ＭＴＬ２に形成する前記孔ＨＬは前記分離個所を跨いで形成されている。
【００４４】
ちなみに、従来の構成で見られるように、第２金属層ＭＴＬ２と電気的に独立させた他の第２金属層ＭＴＬ２を介在層とし、この第２金属層ＭＴＬ２を第２絶縁膜ＩＮＳ２に形成したスルーホールＴＨ１を通して第１金属層ＭＴＬ１と接続させ、第３金属層ＭＴＬ３を第３絶縁膜ＩＮＳ３に形成したスルーホールＴＨ２を通して第２金属層ＭＴＬ２と接続させた場合、前記第２金属層ＭＴＬ２と電気的に独立させるために形成する孔（この孔内に前記各スルーホールが中心軸を同じにして配置される）の径は３．１μｍ×３．１μｍとなってしまっていた。
なお、図２のＩＩＩ−ＩＩＩ線における断面図を図３に示している。
【００４５】
図４（ａ）ないし（ｅ）は、前記図３に対応する部分の製造方法の一実施例を示した工程図である。以下、工程順に説明する。
【００４６】
工程１．（図４（ａ））
基板ＳＵＢの表面に形成された第１絶縁膜ＩＮＳ１の表面に、所定のパターンで第１金属層ＭＴＬ１を形成する。そして、この第１金属層ＭＴＬ１をも被って前記第１絶縁膜ＩＮＳ１の表面に第２絶縁膜ＩＮＳ２を形成する。さらに、この第２絶縁膜ＩＮＳ２の所定の個所にたとえばプラズマエッチングによりスルーホールＴＨ１を形成し、前記第１金属層ＭＴＬ１の一部を露出させる。この場合、スルーホールＴＨ１はその径を約０．５μｍの大きさで形成することが好ましい。
【００４７】
工程２．（図４（ｂ））
前記第２絶縁膜ＩＮＳ２のスルーホールＴＨ１に導体層を埋め込んで形成する。たとえばタングステン（Ｗ）をＣＶＤ法によりデポした後に、バックエッチすることにより、該導体層を形成することができる。
【００４８】
工程３．（図４（ｃ））
第２金属層ＭＴＬ２を所定のパターンで形成する。この場合、第２金属層ＭＴＬ２は前記導体層を露呈させる孔ＨＬが形成され、該孔ＨＬの中心には前記導体層が位置づけられるようにする。この場合、該孔はその径を約０．９μｍの大きさで形成することが好ましい。
【００４９】
工程４．（図４（ｄ））
第２金属層ＭＴＬ２を被って第２絶縁膜ＩＮＳ２の表面に第３絶縁膜ＩＮＳ３を形成し、この第３絶縁膜ＩＮＳ３に前記導体層を露出させるスルーホールＴＨ２を形成する。
【００５０】
工程５．（図４（ｅ））
第３絶縁膜ＩＮＳ３の表面に前記スルーホールＴＨ２をも被って第３金属層ＭＴＬ３を形成し、この第３金属層ＭＴＬ３を所定のパターンに形成する。
【００５１】
前記スルーホールＴＨ２の個所において、前記第３金属層ＭＴＬ３は該スルーホールＴＨ２の底面および側壁面に被着して形成されるとともに、該スルーホールＴＨ２の底面において第２絶縁膜ＩＮＳ２に埋め込まれたプラグＷと電気的接続が図れるようになる。
【００５２】
上述した実施例は、たとえば液晶表示装置を示したものであるが、たとえば有機ＥＬ表示装置等の他の表示装置においても適用できるものである。このような表示装置において、基板の画素領域に、絶縁膜を介して第１導電層、第２導電層、および第３導電層がそれぞれ絶縁膜を介して積層され、第１導電層と第３の導電層との接続を第２導電層に形成された孔を通してなされることがあるからである。
【００５３】
【発明の効果】
以上説明したことから明らかとなるように、本発明による表示装置によれば、画素の縮小化が図れるようになる。
【図面の簡単な説明】
【図１】本発明による表示装置の一実施例を示す一部破断図である。
【図２】本発明による表示装置のマトリクス状に配置された各画素のうち、互いに隣接する同士の４個の画素を示した平面図である。
【図３】図２のＩＩＩ−ＩＩＩ線における断面図である。
【図４】本発明による表示装置の製造方法の一実施例を示す断面工程図である。
【符号の説明】
ＳＵＢ……基板、ＩＮＳ１……第１絶縁膜、ＩＮＳ２……第２絶縁膜、ＩＮＳ３……第３絶縁膜、ＭＴＬ１……第１金属層、ＭＴＬ２……第２金属層、ＭＴＬ３……第３金属層、ＴＨ１、ＴＨ２……スルーホール、ＨＬ……孔、ＰＸ……画素電極。
【発明の属する技術分野】
本発明は表示装置に係り、たとえばプロジェクタに用いられる液晶表示装置に関する。
【０００２】
【従来の技術】
プロジェクタに用いられる液晶表示装置は、いわゆる反射型と称されるものが知られ、各画素の画素電極を反射板として兼用させている。
【０００３】
すなわち、液晶を介して対向配置される各基板の一方の基板の液晶側の面に、各画素毎に反射板を兼ねる画素電極が形成され、この画素電極と他方の透明からなる基板の液晶側の面において各画素に共通に形成されたやはり透明からなる対向電極との間に電界を発生せしめ、この電界によって液晶の光透過率を画素ごとに制御させるようになっている。
【０００４】
光源からの光は他方の基板から入射され、この入射された光は各画素の液晶を通過し、画素電極に反射された後に、再び液晶、他方の基板を通過してスクリーン上に投影されるようになっている。
【０００５】
ここで、前記画素電極が不透光性の材料で形成されていることから、該画素電極と一方の基板との間に比較的容量の大きな容量素子を形成することができる。この容量素子は、画素電極に供給された映像信号を比較的長い時間蓄積させるために設けられるものである。
【０００６】
このため、該画素電極と一方の基板との間に、導体層と絶縁膜とが交互に積層された層構造が形成され、異なる層の各導体層同士がスルーホールを通して互いに電気的接続させる必要が生じる。
【０００７】
この場合、第１絶縁膜、第１導電膜、第２絶縁膜、第２導電膜、第３絶縁膜、および第３導電膜が順次積層され、第１導電膜と第３導電膜との電気的接続が必要となり、第２導電膜に形成された孔の個所において、中心軸を同じにして第２絶縁膜に形成したスルーホールおよび第３絶縁膜に形成したスルーホールを通して接続を図ることが免れないことがある。
【０００８】
従来では、第２導電膜に形成された孔の部分において、該第２導電膜と電気的に独立した該第２導電膜と同一かつ導工程で形成される材料を、第１導電膜と第３導電膜との電気的接続に要する介在層として用いた構成のものが知られている。
【０００９】
【発明が解決しようとする課題】
しかし、前記介在層は第２絶縁膜に形成したスルーホールの底面（第１導電膜が露出されている）および側壁面を被覆するとともに該第２絶縁膜の該スルーホールの周辺にまで及んで形成させなければならないものであった。
【００１０】
第３導電膜をその下層の第３絶縁膜に形成したスルーホールを通して前記介在層と接続させなければならないからである。
【００１１】
このため、第１導電膜と第３導電膜との信頼性ある接続を図るには、前記介在層の第２絶縁膜のスルーホールの中心を中心とした径を比較的大きく形成することが免れず、該接続部の面積が大きくなってしまう不都合が指摘されるに至った。
【００１２】
画素領域の縮小化の妨げになるからである。また、第２導電膜は容量素子の一方の電極を兼ねる場合が多く、第１導電膜と第３導電膜との接続個所において大きな孔を形成することは、容量素子の容量を小さくせざるを得ず、該容量素子の容量を大きくするには、画素領域（画素電極）を大きくせざるを得なくなるからである。
【００１３】
本発明は、このような事情に基づいてなされたものであり、画素の縮小化が図れる表示装置を提供することにある。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１５】
手段１．
本発明による表示装置は、たとえば、基板の面の画素領域に、第１導電層、第２導電層、および第３導電層がそれぞれ絶縁膜を介して積層され、
第３導電層は、その一部において各絶縁膜に形成されたスルーホールおよび第２導電層に形成された孔を通して第１導電層に電気的に接続され、
第１導電層と第２導電層との間に介在された絶縁膜の前記スルーホールには導電体が埋め込まれ、第３導電層はその下層の絶縁膜に形成されたスルーホールを通して前記導電体に接続されていることを特徴とするものである。
【００１６】
手段２．
本発明による表示装置は、たとえば、手段１の構成を前提とし、第２導電層は容量素子の一方の電極を構成することを特徴とするものである。
【００１７】
手段３．
本発明による表示装置は、たとえば、手段１の構成を前提とし、第３導電層の上方に絶縁膜を介して画素電極が光反射効率の良好な材料で形成されていることを特徴とするものである。
【００１８】
手段４．
本発明による表示装置は、たとえば、手段１の構成を前提とし、基板は半導体で形成された基板からなることを特徴とするものである。
【００１９】
手段５．
本発明による表示装置は、たとえば、手段１の構成を前提とし、第１導電層と第２導電層の間の絶縁膜に形成されたスルーホール、第２導電層に形成された孔、第２導電層と第３導電層の間の絶縁膜に形成されたスルーホールは、それぞれ中心軸がほぼ一致づけられていることを特徴とするものである。
【００２０】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００２１】
【発明の実施の形態】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
【００２２】
本発明の一実施例として示す表示装置は液晶表示装置であり、また、プロジェクタに用いられるそれで、いわゆる反射型と称される液晶表示装置である。
【００２３】
すなわち、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面であってマトリクス状に配置された各画素領域のそれぞれに画素電極が形成され、この画素電極は反射効率の良好な導電層から構成されている。また、他方の基板の液晶側の面にはその各画素領域に共通に光透光性の良好な対向電極が形成されている。
【００２４】
該対向電極に映像信号に対して基準となる信号が印加されるのに対し、各画素領域の画素電極にはそれぞれ独立に映像信号が供給されるようになっている。画素電極と対向電極との間に生じる電圧差に応じた電界が該各電極間の液晶に印加され、この電界の強弱に応じて該液晶の光透過率を制御されるようになっている。
【００２５】
光源は、前記他方の基板側から照射され、該他方の基板、液晶を透過し、一方の基板側に形成された各画素領域毎の画素電極に反射され、再び液晶、他方の基板を透過して、集合された各画素によって形成される画像がスクリーン上に投影されるようになる。
【００２６】
また、画素電極が形成されている基板（前記一方の基板）はたとえばＳｉからなる半導体基板から構成され、この基板内には液晶表示装置を駆動させる回路が形成され、これにより液晶表示装置自体を小さく形成できるようになっている。
【００２７】
前記回路としては、マトリクス状に配置された各画素のうちたとえばｘ方向に並設される各画素の画素群にそれぞれ対応してゲート信号線が形成され、このゲート信号線に供給される走査信号によってオンされるスイッチング素子を各画素毎に備えるとともに、このスイッチング素子を介してｙ方向に並設される各画素の画素群に対応してそれぞれ映像信号が各画素毎に備える前記画素電極に供給されるドレイン信号線が形成されて構成されている。また、各ゲート信号線に走査信号を供給する走査信号駆動回路、各ドレイン信号線に映像信号を供給する映像信号駆動回路も含む。
【００２８】
図１は、該画素電極が形成されている基板ＳＵＢ１の一部破断図を示したものである。前記回路が組み込まれた半導体基板ＳＵＢ１の表面にはたとえばシリコン酸化膜等からなる第１絶縁膜ＩＮＳ１が形成され、この第１絶縁膜ＩＮＳ１の上面には、幾つかの導体層と絶縁膜との積層構造が形成されている。
【００２９】
すなわち、前記第１絶縁膜ＩＮＳ１の表面に、第１金属層ＭＴＬ１が所定のパターンで形成されている。この第１金属層ＭＴＬ１は前記基板ＳＵＢ内に形成された前記回路からの信号が伝達され、最終的には後述する画素電極ＰＸへ該信号を伝達させる導電層として機能する。
【００３０】
前記第１絶縁膜ＩＮＳ１の表面には、該第１金属層ＭＴＬ１をも被って第２絶縁膜ＩＮＳ２が形成されており、この第２絶縁膜ＩＮＳ２の表面には、第２金属層ＭＴＬ２が所定のパターンで形成されている。
【００３１】
ここで、この第２金属層ＭＴＬ２は第２絶縁膜ＩＮＳ２に形成したスルーホールＴＨ１に埋め込まれた導体層からなるいわゆるプラグＷを介して前記第１金属層ＭＴＬ１に電気的に接続されている。第１金属層ＭＴＬ１に供給された信号を第２金属層ＭＴＬ２に伝達させるためである。なお、ここで、スルーホールＴＨ１に導体層が埋め込まれているとは、該スルーホールＴＨ１の底面およびその側壁面に導体層が被覆されているのみでは充分でなく、スルーホールＴＨ１内に導体層が充填されている状態となっているとともに、該導体層の表面は該スルーホールＴＨ１が形成された絶縁膜の表面とほぼ面一になっていることを意味する。
【００３２】
第２金属層ＭＴＬ２は、たとえば後述する第３金属層ＭＴＬ３との間に容量素子を形成する一方の電極としての機能を有し、その面積は比較的広く形成されている。該容量素子は、後述する画素電極ＰＸに映像信号が供給された場合、その蓄積を行なうために設けられるものである。
【００３３】
また、この第２金属層ＭＴＬ２はその一部において孔ＨＬが形成されている。この孔ＨＬは後述する第３金属層ＭＴＬ３と前記第１金属層ＭＴＬ１との接続を図る個所に形成され、この接続個所に電気的な導通を回避するに充分な径を有して形成されている。
【００３４】
第２金属層ＭＴＬ２をも被って第２絶縁膜ＩＮＳ２の上面には第３絶縁膜ＩＮＳ３が形成され、この第３絶縁膜ＩＮＳ３の表面には第３金属層ＭＴＬ３が所定のパターンで形成されている。この第３金属層ＭＴＬ３はその一部において第３絶縁膜ＩＮＳ３に形成したスルーホールを通して前記第２金属層ＭＴＬ２に電気的に接続されている。第２金属層ＭＴＬ２に供給された信号を第３金属層ＭＴＬ３に伝達させるためである。
【００３５】
また、この第３金属層ＭＴＬ３はその一部分において、前記第１金属層ＭＴＬ１に電気的に接続されている。この接続個所は第２金属層ＭＴＬ２の前記孔ＨＬが形成された個所にてなされている。すなわち、この個所において、第３絶縁膜ＩＮＳ３に形成したスルーホールＴＨ２から露出される第２絶縁膜ＩＮＳ２の表面に前記第３金属層ＭＴＬ３が形成されるとともに、該スルーホールＴＨ２から露出される第２絶縁膜ＩＮＳ２の表面のほぼ中央において、該第２絶縁膜ＩＮＳ２に形成したスルーホールＴＨ１に埋め込まれた導体層からなるプラグＷを介して前記第１金属層ＭＴＬ１に電気的に接続されている。これにより、第１金属層ＭＴＬ１に供給された信号を第３金属層ＭＴＬ３に伝達できるようになる。
【００３６】
なお、この第３金属層ＭＴＬ３は、比較的広い範囲にわたって前記第２金属層ＭＴＬ２と重ね合わされて形成され、該第２金属層ＭＴＬ２との間に第３絶縁膜ＩＮＳ３を誘電体膜とする前記容量素子の一方の電極を構成するようになっている。
【００３７】
第３金属層ＭＴＬ３をも被って第３絶縁膜ＩＮＳ３の表面には第４絶縁膜ＩＮＳ４が形成され、この第４絶縁膜ＩＮＳ４の表面には画素電極ＰＸが形成されている。この画素電極ＰＸは上述したように光反射率の良好な金属層で構成されるようになっている。また、この画素電極ＰＸは、該第４絶縁膜ＩＮＳ４に形成したスルーホールＴＨ３に埋め込まれた導体層からなるプラグＷを介して前記第３金属層ＭＴＬ３に電気的に接続されている。これにより、第３金属層ＭＴＬ３に供給された信号を画素電極ＰＸに伝達できるようになる。
【００３８】
なお、このように構成された半導体基板ＳＵＢ１の表面には、前記画素電極ＰＸをも被って配向膜（図示せず）が形成されるようになっている。この配向膜は液晶と直接に接触する膜で該液晶の分子の初期配向方向を決定づけるようになっている。
【００３９】
また、この半導体基板ＳＵＢ１は該液晶を介して他の透明な基板と対向配置され、この透明な基板の液晶側の面に形成した透明導電膜からなる対向電極と前記画素電極ＰＸとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【００４０】
図２は、マトリクス状に配置された各画素のうち、互いに隣接する同士の４個の画素を示した平面図である。図中において前記第１金属層の図示は省略しており、第２金属層ＭＴＬ２、第３金属層ＭＴＬ３、画素電極ＰＸ、スルーホールＴＨ１、スルーホールＴＨ２の位置関係を明確にしている。
【００４１】
上述したように、第１金属層ＭＴＬ１と第３金属層ＭＴＬ３との接続個所において、第２金属層ＭＴＬ２が該接続個所を回避するために設けられる孔ＨＬはその一辺が約１．７μｍとして構成することができる。すなわち、この１．７μｍ×１．７μｍの領域のほぼ中央において、第３絶縁膜ＩＮＳ３に形成したスルーホールＴＨ２と第２絶縁膜に形成したスルーホールＴＨ１とがそれぞれ中心軸をほぼ一致させて構成されている。
【００４２】
この場合、画素電極ＰＸの面積はたとえば８．１μｍ×８．１μｍであり、それに対して第２金属層ＭＴＬ２に設けられる孔ＨＬの径の面積は１．７μｍ×１．７μｍであることから、該孔ＨＬすなわち、第１金属層ＭＴＬ１と第３金属層ＭＴＬ３との接続個所の占める面積を大幅に小さくすることができる。
【００４３】
なお、図２において、第２金属層ＭＴＬ２は、ｘ方向に隣接する画素同士で共通に接続され、ｙ方向に隣接する画素同士のそれとは分離されて形成されているのは、容量素子の電極を信号線として形成しているためである。第２金属層ＭＴＬ２に形成する前記孔ＨＬは前記分離個所を跨いで形成されている。
【００４４】
ちなみに、従来の構成で見られるように、第２金属層ＭＴＬ２と電気的に独立させた他の第２金属層ＭＴＬ２を介在層とし、この第２金属層ＭＴＬ２を第２絶縁膜ＩＮＳ２に形成したスルーホールＴＨ１を通して第１金属層ＭＴＬ１と接続させ、第３金属層ＭＴＬ３を第３絶縁膜ＩＮＳ３に形成したスルーホールＴＨ２を通して第２金属層ＭＴＬ２と接続させた場合、前記第２金属層ＭＴＬ２と電気的に独立させるために形成する孔（この孔内に前記各スルーホールが中心軸を同じにして配置される）の径は３．１μｍ×３．１μｍとなってしまっていた。
なお、図２のＩＩＩ−ＩＩＩ線における断面図を図３に示している。
【００４５】
図４（ａ）ないし（ｅ）は、前記図３に対応する部分の製造方法の一実施例を示した工程図である。以下、工程順に説明する。
【００４６】
工程１．（図４（ａ））
基板ＳＵＢの表面に形成された第１絶縁膜ＩＮＳ１の表面に、所定のパターンで第１金属層ＭＴＬ１を形成する。そして、この第１金属層ＭＴＬ１をも被って前記第１絶縁膜ＩＮＳ１の表面に第２絶縁膜ＩＮＳ２を形成する。さらに、この第２絶縁膜ＩＮＳ２の所定の個所にたとえばプラズマエッチングによりスルーホールＴＨ１を形成し、前記第１金属層ＭＴＬ１の一部を露出させる。この場合、スルーホールＴＨ１はその径を約０．５μｍの大きさで形成することが好ましい。
【００４７】
工程２．（図４（ｂ））
前記第２絶縁膜ＩＮＳ２のスルーホールＴＨ１に導体層を埋め込んで形成する。たとえばタングステン（Ｗ）をＣＶＤ法によりデポした後に、バックエッチすることにより、該導体層を形成することができる。
【００４８】
工程３．（図４（ｃ））
第２金属層ＭＴＬ２を所定のパターンで形成する。この場合、第２金属層ＭＴＬ２は前記導体層を露呈させる孔ＨＬが形成され、該孔ＨＬの中心には前記導体層が位置づけられるようにする。この場合、該孔はその径を約０．９μｍの大きさで形成することが好ましい。
【００４９】
工程４．（図４（ｄ））
第２金属層ＭＴＬ２を被って第２絶縁膜ＩＮＳ２の表面に第３絶縁膜ＩＮＳ３を形成し、この第３絶縁膜ＩＮＳ３に前記導体層を露出させるスルーホールＴＨ２を形成する。
【００５０】
工程５．（図４（ｅ））
第３絶縁膜ＩＮＳ３の表面に前記スルーホールＴＨ２をも被って第３金属層ＭＴＬ３を形成し、この第３金属層ＭＴＬ３を所定のパターンに形成する。
【００５１】
前記スルーホールＴＨ２の個所において、前記第３金属層ＭＴＬ３は該スルーホールＴＨ２の底面および側壁面に被着して形成されるとともに、該スルーホールＴＨ２の底面において第２絶縁膜ＩＮＳ２に埋め込まれたプラグＷと電気的接続が図れるようになる。
【００５２】
上述した実施例は、たとえば液晶表示装置を示したものであるが、たとえば有機ＥＬ表示装置等の他の表示装置においても適用できるものである。このような表示装置において、基板の画素領域に、絶縁膜を介して第１導電層、第２導電層、および第３導電層がそれぞれ絶縁膜を介して積層され、第１導電層と第３の導電層との接続を第２導電層に形成された孔を通してなされることがあるからである。
【００５３】
【発明の効果】
以上説明したことから明らかとなるように、本発明による表示装置によれば、画素の縮小化が図れるようになる。
【図面の簡単な説明】
【図１】本発明による表示装置の一実施例を示す一部破断図である。
【図２】本発明による表示装置のマトリクス状に配置された各画素のうち、互いに隣接する同士の４個の画素を示した平面図である。
【図３】図２のＩＩＩ−ＩＩＩ線における断面図である。
【図４】本発明による表示装置の製造方法の一実施例を示す断面工程図である。
【符号の説明】
ＳＵＢ……基板、ＩＮＳ１……第１絶縁膜、ＩＮＳ２……第２絶縁膜、ＩＮＳ３……第３絶縁膜、ＭＴＬ１……第１金属層、ＭＴＬ２……第２金属層、ＭＴＬ３……第３金属層、ＴＨ１、ＴＨ２……スルーホール、ＨＬ……孔、ＰＸ……画素電極。
Claims (5)
- 基板の画素領域に、第１導電層、第２導電層、および第３導電層がそれぞれ絶縁膜を介して積層され、
第３導電層は、その一部において各絶縁膜に形成されたスルーホールおよび第２導電層に形成された孔を通して第１導電層に電気的に接続され、
第１導電層と第２導電層との間に介在された絶縁膜の前記スルーホールには導電体が埋め込まれ、第３導電層はその下層の絶縁膜に形成されたスルーホールを通して前記導電体に接続されていることを特徴とする表示装置。 - 第２導電層は容量素子の一方の電極を構成することを特徴とする請求項１に記載の表示装置。
- 第３導電層の上方に絶縁膜を介して画素電極が光反射効率の良好な材料で形成されていることを特徴とする請求項１に記載の表示装置。
- 基板は半導体で形成された基板からなることを特徴とする請求項１に記載の表示装置。
- 第１導電層と第２導電層の間の絶縁膜に形成されたスルーホール、第２導電層に形成された孔、第２導電層と第３導電層の間の絶縁膜に形成されたスルーホールは、それぞれ中心軸がほぼ一致づけられていることを特徴とする請求項１に記載の表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194124A JP2005031221A (ja) | 2003-07-09 | 2003-07-09 | 表示装置 |
| US10/886,636 US20050007508A1 (en) | 2003-07-09 | 2004-07-09 | Display device having an improved through-hole connection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003194124A JP2005031221A (ja) | 2003-07-09 | 2003-07-09 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005031221A true JP2005031221A (ja) | 2005-02-03 |
| JP2005031221A5 JP2005031221A5 (ja) | 2006-04-20 |
Family
ID=33562501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003194124A Withdrawn JP2005031221A (ja) | 2003-07-09 | 2003-07-09 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050007508A1 (ja) |
| JP (1) | JP2005031221A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456740B (zh) * | 2013-08-22 | 2016-02-24 | 京东方科技集团股份有限公司 | 像素单元及其制造方法、阵列基板和显示装置 |
| KR102239170B1 (ko) * | 2015-01-29 | 2021-04-12 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461501A (en) * | 1992-10-08 | 1995-10-24 | Hitachi, Ltd. | Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate |
| US6081305A (en) * | 1995-05-30 | 2000-06-27 | Hitachi, Ltd. | Liquid crystal light valve and projection type liquid crystal display using such valve |
| JPH10268360A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US6556265B1 (en) * | 1998-03-19 | 2003-04-29 | Seiko Epson Corporation | LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes |
| US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4895420B2 (ja) * | 2000-08-10 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7002176B2 (en) * | 2002-05-31 | 2006-02-21 | Ricoh Company, Ltd. | Vertical organic transistor |
-
2003
- 2003-07-09 JP JP2003194124A patent/JP2005031221A/ja not_active Withdrawn
-
2004
- 2004-07-09 US US10/886,636 patent/US20050007508A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20050007508A1 (en) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6602913B2 (ja) | 表示装置 | |
| JP4139346B2 (ja) | 平板表示装置及びその製造方法 | |
| JP5710165B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| WO2020173261A1 (zh) | 显示面板及其制造方法和显示装置 | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| CN111211145A (zh) | 显示装置 | |
| JP2019110038A (ja) | 表示装置 | |
| JP7119180B2 (ja) | 表示装置 | |
| KR20080060400A (ko) | 어레이 기판의 제조 방법 및 이를 이용한 유기 광 발생장치의 제조 방법 | |
| JP2001274371A (ja) | 撮像装置構造物 | |
| US20050110019A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| TWI512582B (zh) | 觸控面板與觸控顯示面板 | |
| CN111599823B (zh) | 阵列基板及显示装置 | |
| JP4235611B2 (ja) | 液晶表示装置用薄膜トランジスタアレイ基板 | |
| WO2017140056A1 (zh) | 层堆叠结构、阵列基板和显示装置 | |
| JP4368769B2 (ja) | 薄膜トランジスタアレイとその製造方法 | |
| JPH1124094A (ja) | 液晶表示装置 | |
| JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
| JP3245527B2 (ja) | 液晶表示装置 | |
| WO2020020353A1 (zh) | 触控基板及其制备方法、触控装置 | |
| US10241628B2 (en) | Touch panel, manufacturing method thereof, and display device | |
| JP2012215907A (ja) | 接続端子及び該接続端子を備えた表示装置 | |
| JP2011003650A (ja) | 多層配線基板及びそれを備えた半導体装置 | |
| JP2005031221A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060302 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071119 |