JP4893947B2 - 半導体装置用テープキャリアの製造方法 - Google Patents

半導体装置用テープキャリアの製造方法 Download PDF

Info

Publication number
JP4893947B2
JP4893947B2 JP2007038110A JP2007038110A JP4893947B2 JP 4893947 B2 JP4893947 B2 JP 4893947B2 JP 2007038110 A JP2007038110 A JP 2007038110A JP 2007038110 A JP2007038110 A JP 2007038110A JP 4893947 B2 JP4893947 B2 JP 4893947B2
Authority
JP
Japan
Prior art keywords
pattern
inspection
wiring
resist
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007038110A
Other languages
English (en)
Other versions
JP2008205103A (ja
Inventor
浩史 石川
弘明 谷野
孝 佐々木
正徳 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2007038110A priority Critical patent/JP4893947B2/ja
Publication of JP2008205103A publication Critical patent/JP2008205103A/ja
Application granted granted Critical
Publication of JP4893947B2 publication Critical patent/JP4893947B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、例えば超微細な配線パターンの形成が要求されるCOF(Chip On Film)技術を用いてなる液晶表示装置に実装される半導体装置用のTABテープのような、半導体装置用テープキャリアの製造方法に関する。
従来、COF用の半導体装置用テープキャリア(COF用TABテープ、あるいはCOF用テープ等とも云う)は、一例を図6の断面図に示すような構造を有しており、例えばLCD(Liquid Crystal Display;液晶表示装置)用の半導体チップの実装などに用いられる。
そのようなCOF用TABテープは、ポリイミド樹脂フィルムからなる絶縁性基板51の片面上に、Cr等(図示省略)を介してCuめっきなどにより銅層52を形成し、他の片面上には、製造工程中における搬送を容易なものとするために、接着剤層等(図示省略)を介して補強フィルム53を貼り付けたものを用意し、フォトエッチングプロセスを用いたサブトラクティブ法により銅層52をパターン加工することによって、その配線パターンを中心とした主要部が製造される。
より具体的には、詳細な図示は省略するが、絶縁性基板51の所定位置にパーフォレーションと呼ばれるテープ搬送用送り穴をプレス加工等によって打ち抜き形成した後、銅層52上にレジストをコーティングし、その露光および現像を行ってレジストパターンを形成する。それをエッチングレジストとして用いて銅層52をエッチング加工し、配線パターン等を形成する。その後、レジストを剥離して、実装用の搬送穴をプレス加工等により打ち抜き形成し、半導体チップおよび液晶用ガラスの接続用のSnめっきを施す。続いて、絶縁性基板51から補強フィルム53を引き剥がし、配線パターン上の絶縁性確保および機械的強度補強のためのソルダーレジストを形成する。そして、スリット・検査等を経て、製品が出荷される。
ところで、近年では、LCDの高精細化・カラー化に伴って、LCD用TABテープの配線パターンには、さらなる超微細化が要請されるようになって来ており、それに対応するために中空配線等が不要なCOF技術が開発されて、超微細配線パターンを有するTABテープの製造が可能となることが期待されている(特許文献1参照)。
またその他にも、上記のような超微細配線パターンの安定的な作製を可能とするべく種々の技術開発・研究や提案が行われている(特許文献2参照)。
特開2006−130747号公報 特開2005−303089号公報
しかしながら、従来の技術による半導体装置用テープキャリアの製造方法では、上記のような超微細配線パターンを安定的に製造することは容易ではなく、多数の不良品を出してしまう虞があり、それが延いては製造コストの低廉化や製造工程における材料資源的および時間的な無駄の削減に対する著しい妨げとなるという問題があった。
すなわち、配線の超微細化を促進するに当たり、いわゆるフォトエッチングプロセスで用いられるエッチングレジストには、エッチング液の浸透性を向上させるために、薄膜化が要請される。また、超微細パターンを高精度にパターニングするために高解像度であることが要求される。従って、一般に、薄膜化および高解像度の両方のファクタに適合可能な液状レジストが好適なものとして用いられる。
ところが、液状レジストをキャリアテープの全面に亘って極めて精確に均一な膜厚でコーティングすることは困難である。このため、レジスト膜の膜厚には不可避的にばらつきが発生するが、そのばらつきが、露光〜現像後のレジストパターンの寸法誤差、特にパターン幅の寸法誤差を発生させる主要因となる傾向にある。また、露光装置における露光照度の面内ばらつき等もパターン幅の誤差発生要因となり得る。このような要因によって、超微細配線パターンを安定的に製造することが困難となり、延いては製造コストの低廉化や製造工程における材料資源的および時間的な無駄の削減に対する著しい妨げとなっている。
また、上記のような超微細配線パターンの寸法や形状等を迅速かつ精確に検査することが容易ではないという問題があった。
本発明は、このような問題に鑑みて成されたもので、その目的は、超微細配線パターンを有するLCD用TABテープのような半導体装置用テープキャリアを、材料資源的および時間的な無駄を削減して、安定的に製造することを可能とした製造方法を提供することにある。
本発明の第1の半導体装置用テープキャリアの製造方法は、絶縁性フィルム基板上に形成された銅層上に液状レジストを塗付してレジスト膜を形成する工程と、前記レジスト膜を露光し、現像して、配線パターン形成用の配線レジストパターンを形成すると共に、前記配線レジストパターンの最小パターン幅よりも小さいパターン幅を有する検査用レジストパターンを形成する工程と、前記検査用レジストパターンを用いて前記配線レジストパターンの寸法検査を行う工程と、前記配線レジストパターンをエッチングレジストとして用いたエッチングプロセスにより前記銅層をパターン加工して、配線パターンを形成する工程と、前記エッチングプロセスにより前記検査用レジストパターンに従って前記銅層をパターン加工して検査用パターンを形成し、当該検査用パターンを用いて前記配線パターンの寸法検査を行う工程とを含むことを特徴としている。
本発明の第の半導体装置用テープキャリアの製造方法は、上記第の半導体装置用テープキャリアの製造方法において、前記配線パターンを形成した後、前記絶縁性フィルム基板に実装搬送用送り穴をプレス加工によって打ち抜いて形成する工程を、さらに含むと共に、前記検査用レジストパターンを、前記実装搬送用送り穴が形成される位置に設けておき、前記検査用レジストパターンに従って形成された前記検査用パターンを、前記プレス加工による前記実装搬送用送り穴の打ち抜きと共に除去することを特徴としている。
本発明の第の半導体装置用テープキャリアの製造方法は、上記第1または2に記載の半導体装置用テープキャリアの製造方法において、前記配線レジストパターンの寸法検査にて規格外と判定された場合には、当該規格外の半導体装置用テープキャリア上のレジストパターンを一旦除去して、再度前記レジスト膜の形成、露光、現像、検査を行うことを特徴としている。
本発明の第の半導体装置用テープキャリアの製造方法は、上記第1ないしのうちいずれかに記載の半導体装置用テープキャリアの製造方法において、前記銅層の厚さを12μm以下とすることを特徴としている。
本発明の第の半導体装置用テープキャリアの製造方法は、上記第1ないしのうちいずれかに記載の半導体装置用テープキャリアの製造方法において、前記レジスト膜の露光を、投影露光装置によって行うことを特徴としている。
本発明によれば、レジスト膜を露光・現像して、配線パターン形成用の配線レジストパターンを形成すると共に、配線レジストパターンの最小パターン幅よりも小さいパターン幅を有する検査用レジストパターンを形成し、その検査用レジストパターンを用いて配線レジストパターンの寸法検査を行うようにしたので、配線パターンを形成する以前の段階で、そのとき製造途中の半導体装置用テープキャリアの品質管理を行うことができ、延いては材料資源的および時間的な無駄を削減して、安定的に超微細配線パターンを有する半導体装置用テープキャリアを製造することが可能となる。
以下、本実施の形態に係る半導体装置用テープキャリアの製造方法について、図面を参照して説明する。
図1は、この半導体装置用テープキャリアの製造方法における主要な各工程を示す断面図、図2は、その主要な流れを示す図、図3は、この製造方法で用いられるレジスト露光用マスクのマスクパターンを示す図、図4は、図3に示したマスクパターンのうち、配線レジストパターンの部分(a)および検査用レジストパターンの部分(b)を、特に抽出し拡大して示す図、図5は、本発明の実施例で確認された工程能力Cpk向上の具体的数値を示す図である。
この製造方法を開始するに当たり、まず、図1(a)に示したような、絶縁性フィルム基板1の表面上に銅層2を形成すると共に裏面には補強用フィルム3を貼り合わせてなる、いわゆる銅付絶縁基材4を用意する(図2のS1)。
絶縁性フィルム基板1は、例えばポリイミド樹脂フィルムなどからなる一般的な材質のもので構わない。銅層2は、絶縁性フィルム基板1の表面上に、例えばCrスパッタ層(図示省略)を介して銅めっきなどにより形成することが可能である。
この銅付絶縁基材4では、銅層2の厚さを12μm以下とすることが望ましい。これは、微細配線を形成するためには銅厚を12μm以下とすることが有効だからである。例えば、銅めっきの積み上げが、微細配線のピッチ30μm(銅配線幅:15μm、スペース:15μm)の形成の限界値であり、それ以上厚いと微細配線の直線性が無くなり、欠陥(配線の欠け、細り、太り)が多くなり、歩留まりが悪くなり、製造が不可能になるためである。また、銅層の厚みは、0.1μm以上にすることがより望ましい。銅層の厚みを0.1μm未満とすると、銅層にピンホールが多発する。そこで、銅層の厚みを0.1μm以上にすることで効果的にピンポールを抑制することができる。
また、一般に半導体装置用テープキャリアは屈曲させて使用される場合が多いので、この銅付絶縁基材4においても、絶縁性フィルム基板1の厚さを50μm以下とすることが望ましく、さらには38μm以下とすることが望ましい。
そして、図1(b)に示したように、製造用搬送送り穴(PH;パーフォレーション穴)5をプレス加工により打ち抜き形成し(図2のS2)、その後、図1(c)に示したように、銅層2の表面ほぼ全面上を覆うように液状レジストを塗付してレジスト膜6のコーティングを行う(図2のS3)。
続いて、図1(d)に示したように、レジスト露光用マスク(図1では図示省略)を用いて投影露光装置によってレジスト膜6を露光し(図2のS4)、そのレジスト膜6を現像して、図1(e)に示したように、配線レジストパターン7および検査用レジストパターン8を得る(図2のS5)。
配線レジストパターン7は、図3に示したレジスト露光用マスクの配線レジストマスクパターン11を転写してなるもので、図4(a)に示すように縦方向の複数本の直線的パターンからなり、各配線領域9内に形成されている。
検査用レジストパターン8は、図3に示したレジスト露光用マスクの検査用レジストマスクパターン12を転写してなるもので、一つの配線領域9に対してその左右にそれぞれ所定の個数ずつ、後の工程で実装搬送用送り穴10が形成される位置に配置されている。この検査用レジストパターン8は、図4(b)に示したように、配線レジストパターン7の最小パターン幅よりも小さい(未満の)幅の縦方向パターンおよび横方向パターンを有するように設定されており、この検査用レジストパターン8を用いて配線レジストパターン7の寸法精度(あるいは寸法信頼性)の検査を簡易かつ高い信頼性で行うことができるものとなっている。また、後の工程で実装搬送用送り穴10が形成される位置に配置するようにしているので、この検査用レジストパターン8を設けることに起因して配線領域9の面積が犠牲になることを実質的に回避することができるようになっている。
引き続いて、検査用レジストパターン8を用いて、その検査用レジストパターン8に対応して隣接している配線領域9内の配線レジストパターン7の寸法検査を行う。
すなわち、まず検査用レジストパターン8のパターン幅を測定する(図2のS6)。そしてその測定されたパターン幅が所定の寸法精度許容範囲内(寸法の管理規格値の上限と下限との間の範囲内)にあるか否かを判定する(図2のS7)。このとき検査用レジストパターン8のパターン幅が所定の寸法精度許容範囲内にあった場合には(図2のS7のYES)、配線領域9内の配線レジストパターン7の寸法精度が所定の許容範囲内にあるものと見做して、そのとき検査したレジストパターン付き半導体装置用テープキャリアを、次工程であるエッチング工程へと投入する(図2のS9)。
しかし検査用レジストパターン8のパターン幅が許容範囲を逸脱していた場合には(図2のS7のNO)、配線領域9内の配線レジストパターン7の寸法精度が所定の許容範囲を逸脱しているものと見做して、その規格外の半導体装置用テープキャリア上のレジストパターン全体を一旦除去し(図2のS8)、再び液状レジスト塗付・レジスト膜形成〜露光〜現像〜検査を行う(図2のS3〜S5)。
こうして再び現像して得られたレジストパターンのうちから検査用レジストパターン8のパターン幅をまた測定し(図2のS6)、それが所定の寸法精度許容範囲内にあった場合には(図2のS7のYES)、そのとき検査したレジストパターン付きの半導体装置用テープキャリアを、次工程であるエッチング工程へと投入する(図2のS9)。
この検査工程では、後のエッチング加工で形成される配線パターン13のパターン幅が所定の寸法精度を満たすことができ、かつ所定の高い工程能力を示すことになるように、検査用レジストパターン8のパターン幅の寸法管理規格値を設定しておく。
続いて、図1(f)に示したように、サブトラクティブ法によるエッチングプロセスを用いたエッチング工程で、配線レジストパターン7をエッチングレジストとして用いた銅層2のパターン加工を行って、配線パターン13を形成すると共に、同じエッチング工程で検査用レジストパターン8をエッチングレジストとして用いた銅層2のパターン加工を行って、検査用パターン14を形成する(図2のS9)。その後、図1(g)に示したように、レジスト剥離を行う(図2のS10)。
そして、上記のエッチング工程によって得られた検査用パターン14を用いて、その検査用パターン14に対応して隣接している配線領域9内の配線パターン13の寸法検査を行う。
すなわち、まず検査用パターン14のパターン幅を測定する(図2のS11)。そしてその測定されたパターン幅が所定の寸法精度許容範囲内にあるか否かを判定する(図2のS12)。このとき、所望の寸法精度でエッチング加工が為されていた場合には、検査用パターン14のパターン幅は、配線パターン13の最小パターン幅よりも小さくなっており、かつその寸法精度は所定の許容範囲内に収まっているはずである。換言すれば、検査用パターン14のパターン幅が所定の許容範囲内に収まっていない場合には、極めて高い確率で、配線パターン13のパターン幅も所定の許容範囲内に収まっていないものと判定することができる(このことは、上記の検査用レジストパターン8の検査工程における配線レジストパターン7の判定についても同様である)。
従って、測定された検査用パターン14のパターン幅が、所定の寸法精度許容範囲内にあった場合には(図2のS12のYES)、配線領域9内の配線パターン13の寸法精度が所定の許容範囲内にあるものと見做して、そのとき検査した半導体装置用テープキャリアを良品と判定し、次工程である実装搬送用送り穴(実装用PH)打ち抜き工程へと投入する(図2のS13)。
しかし許容範囲を逸脱していた場合には(図2のS12のNO)、配線領域9内の配線パターン13の寸法精度が所定の許容範囲を逸脱しているものと見做して、そのとき検査した配線パターン付きの半導体装置用テープキャリアを不良品と判定する(図2のS20)。
続いて、図1(h)に示したように、良品と判定された配線パターン付きの半導体装置用テープキャリアの絶縁性フィルム基板1の所定位置に、実装搬送用送り穴10をプレス加工によって打ち抜いて形成する(図2のS13)。このとき、実装搬送用送り穴10が打ち抜き形成される位置に検査用パターン14が設けられているので、実装搬送用送り穴10の打ち抜きと共に検査用パターン14も除去される。
その後、図1(i)に示したように、ICチップおよび液晶用ガラス(いずれも図示省略)の接続用のSnめっき15を施す(図2のS14)。
続いて、図1(j)に示したように、絶縁性フィルム基板1から補強フィルム3を引き剥がす(図2のS15)。そして、図1(k)に示したように、配線パターン13上の絶縁性確保および機械的強度補強のためのソルダーレジスト16を印刷形成する(図2のS16)。続いて、図1(l)に示したように、スリット切断を行う(図2のS17)。図3に示したように1本の絶縁性フィルム基板1に3条の半導体装置用テープキャリアを形成するようにしている場合には、このスリット工程で1本の絶縁性フィルム基板1が3条の半導体装置用テープキャリアに分割されることとなる。
そして最終検査等を経て(図2のS18)、良品の半導体装置用テープキャリアが製品として出荷される(図2のS19)。
このような本実施の形態に係る半導体装置用テープキャリアの製造方法によれば、レジスト膜6を露光・現像して、配線パターン形成用の配線レジストパターン7を形成すると共に、配線レジストパターン7の最小パターン幅よりも小さいパターン幅を有する検査用レジストパターン8を形成し、その検査用レジストパターン8を用いて配線レジストパターン7の寸法検査を行うようにしたので、配線レジストパターン7が形成された時点(銅層をエッチング法によりパターン加工して配線パターン13を形成する以前の段階)から、そのとき製造途中の半導体装置用テープキャリアの品質管理を行うことが可能となり、延いては安定的に超微細配線パターンを有する半導体装置用テープキャリアを製造することが可能となる。
また、その検査用レジストパターン8を用いた配線レジストパターン7の寸法検査で規格外と判定された場合には、その検査用レジストパターン8および配線レジストパターン7を有する規格外の半導体装置用テープキャリア上のレジストパターンを一旦除去して、再びレジスト膜6の形成〜露光〜現像〜検査を行うようにしたので、レジストパターンの形成工程では不良品質と判定された場合でも、それを再利用して良品を製造することが可能となり、延いては材料資源的および時間的な無駄を削減して、安定的に超微細配線パターンを有する半導体装置用テープキャリアを製造することが可能となる。
また、上記の検査用レジストパターン8を用いた検査で良品と判定された場合には、さらにその良品の半導体装置用テープキャリアの銅像2をエッチングによりパターン加工して、検査用レジストパターン8に従って検査用パターン14を形成すると共に配線レジストパターン7に従って配線パターン13を形成し、その配線パターン13の最小パターン幅よりもさらに小さなパターン幅に設定された検査用パターン14を用いて配線パターン13の寸法検査を行うようにしたので、エッチングによって実際に形成された配線パターン13の寸法精度を、より高い信頼性を以て確実に検査することが可能となる。
また、検査用レジストパターン8を、実装搬送用送り穴10が形成される位置に設けておき、その実装搬送用送り穴10の打ち抜きと共に検査用パターン14を除去するようにしたので、配線領域9の面積を犠牲にすることなく検査用レジストパターン8を設けることができ、かつ良品と判定されて製品として出荷される半導体装置用テープキャリアにとっては用済みとなった検査用パターン14を、工程数を全く追加することなく除去することができる。
しかも、検査用レジストパターン8を、実装搬送用送り穴10が形成される位置のような一定の位置に配置しているので、そのような位置に設けられている検査用レジストパターン8や検査用パターン14を測定するだけで配線レジストパターン7や配線パターン13の検査を確実に行うことができる。従って、配線パターン13や配線領域9の寸法や外形等が種々に異なる複数品種の半導体装置用テープキャリアを、その各々ごとに検査の際の測定位置を変更して検査する、といった極めて煩雑で検査ミス等を引き起こす要因となる手間を回避して、飛躍的に簡易に、かつ確実に、配線レジストパターン7や配線パターン13の寸法検査を行うことが可能となる。
また、銅層2の厚さを12μm以下に設定したので、微細配線を精確に形成することが可能となる。
また、レジスト膜6の露光を、投影露光装置によって行うようにしたので、歩留まり等を良好なものとすることが可能となる。但しその反面、投影露光装置におけるレンズの色収差等に起因して、レジスト膜6に対する露光解像度に平面的分布誤差などが生じる虞がある。しかし、そのような誤差も含めて、検査用レジストパターン8や検査用パターン14を用いた寸法検査を行うことによって、寸法不良等の発生を精確かつ確実に判定することができ、延いては安定的に超微細配線パターンを有する半導体装置用テープキャリアを製造することが可能となる。
上記の実施の形態で説明したような製造方法に従って、半導体装置用テープキャリアを製造した。
絶縁性フィルム基板1は、厚さを38μmとし、その全体の幅を158mmとした。そして銅層2の厚さを12μmとした。
配線領域9における配線パターン13のパターン幅は、実配線でいわゆるパターンルールを30μmピッチ(配線形成後のパターン幅/ギャップ=15μm/15μm)に設定した。その配線パターン13の最小パターン幅は8μmに設定した。そしてそれに対応して、検査用レジストパターン8のパターン幅を7μmに設定した。
他方、比較例として、検査用レジストパターン8や検査用パターン14を有さない、従来の製造方法による半導体装置用テープキャリアを作製した。
それらをそれぞれ30ロット作製し、エッチング加工によって得られた配線パターンのパターン幅の寸法を測定し、その値に基づいて本実施例の製造方法による場合と従来の製造方法による場合とでの、各々の工程能力Cpkを算出して比較した。
この比較実験における配線パターン13の規格管理値については、パターン幅のターゲット寸法を15μmとし、許容誤差を5μm(レンジで10μm)とした。なお、比較例については、検査用レジストパターン8を有していないので、現像後の配線レジストパターンを数箇所測定し、所定の寸法精度許容範囲内に適合したものについてエッチング加工して配線パターンを形成し、その寸法を測定した。
ここで、工程能力Cpkとしては、配線パターン13について、上限側(管理規格上限値−測定値の平均値/3σ)と下限側(管理規格下限値−測定値の平均値/3σ)とを算出し、そのうちの低い方の値とすることなどが可能である。一般に、Cpkの値が1.33以上であれば、工程能力が高く、安定的な工程であると判定することができる。
この比較実験の結果を、図5に示す。本実施例の場合には、Cpkが1.58となり、一般的にCpkの良否の判断基準となる値の1.33を大幅に上回るものとなり、また比較例の場合のCpk=1.07と比較しても大幅に上回っており、極めて高い工程能力を示すことが確認された。
このように、本実施例の製造方法によれば、工程能力を大幅に向上させることが可能となることが確認された。
なお、検査用レジストパターン8、検査用パターン14を用いた検査は、抜取検査方式で行ってもよく、あるいは全品検査方式で行ってもよい。
また、検査用パターン14を用いた検査を省略することも可能である。但しその場合には、エッチング加工によって得られた配線パターン13の寸法検査は別の方法で行うか、またはその検査自体を省略することになることは云うまでもない。
また、検査用レジストパターン8および検査用パターン14の形状は、上記のような直線状のみには限定されず、その他にも種々の形状が可能であることは勿論である。
本発明の一実施の形態に係る半導体装置用テープキャリアの製造方法における主要な各工程を示す断面図である。 本発明の一実施の形態に係る半導体装置用テープキャリアの製造方法における主要な流れを示す図である。 レジスト露光用マスクのマスクパターンを示す図である。 図3のマスクパターンのうち、配線レジストパターンの部分(a)および検査用レジストパターンの部分(b)を、特に抽出し拡大して示す図である。 本発明の実施例で確認された工程能力Cp向上の具体的数値の一例を示す図である。 従来のCOF用の半導体装置用テープキャリアの主要部の構造を示す断面図である。
符号の説明
1 絶縁性フィルム基板
2 銅層
3 補強用フィルム
4 銅付絶縁基材
5 製造用搬送送り穴
6 レジスト膜
7 配線レジストパターン
8 検査用レジストパターン
9 配線領域
10 実装搬送用送り穴
13 配線パターン
14 検査用パターン

Claims (5)

  1. 絶縁性フィルム基板上に形成された銅層上に液状レジストを塗付してレジスト膜を形成する工程と、
    前記レジスト膜を露光し、現像して、配線パターン形成用の配線レジストパターンを形成すると共に、前記配線レジストパターンの最小パターン幅よりも小さいパターン幅を有する検査用レジストパターンを形成する工程と、
    前記検査用レジストパターンを用いて前記配線レジストパターンの寸法検査を行う工程と、
    前記配線レジストパターンをエッチングレジストとして用いたエッチングプロセスにより前記銅層をパターン加工して、配線パターンを形成する工程と
    前記エッチングプロセスにより前記検査用レジストパターンに従って前記銅層をパターン加工して検査用パターンを形成し、当該検査用パターンを用いて前記配線パターンの寸法検査を行う工程と
    を含むことを特徴とする半導体装置用テープキャリアの製造方法。
  2. 請求項記載の半導体装置用テープキャリアの製造方法において、
    前記配線パターンを形成した後、前記絶縁性フィルム基板に実装搬送用送り穴をプレス加工によって打ち抜いて形成する工程を、さらに含むと共に、
    前記検査用レジストパターンを、前記実装搬送用送り穴が形成される位置に設けておき、前記検査用レジストパターンに従って形成された前記検査用パターンを、前記プレス加工による前記実装搬送用送り穴の打ち抜きと共に除去する
    ことを特徴とする半導体装置用テープキャリアの製造方法。
  3. 請求項1または2に記載の半導体装置用テープキャリアの製造方法において、
    前記配線レジストパターンの寸法検査で規格外と判定された場合には、当該規格外の半導体装置用テープキャリア上のレジストパターンを一旦除去して、再度前記レジスト膜の形成、露光、現像、検査を行う
    ことを特徴とする半導体装置用テープキャリアの製造方法。
  4. 請求項1ないしのうちいずれか1項に記載の半導体装置用テープキャリアの製造方法において、
    前記銅層の厚さを12μm以下とする
    ことを特徴とする半導体装置用テープキャリアの製造方法。
  5. 請求項1ないしのうちいずれか1項に記載の半導体装置用テープキャリアの製造方法において、
    前記レジスト膜の露光を、投影露光装置によって行う
    ことを特徴とする半導体装置用テープキャリアの製造方法。
JP2007038110A 2007-02-19 2007-02-19 半導体装置用テープキャリアの製造方法 Expired - Fee Related JP4893947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007038110A JP4893947B2 (ja) 2007-02-19 2007-02-19 半導体装置用テープキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007038110A JP4893947B2 (ja) 2007-02-19 2007-02-19 半導体装置用テープキャリアの製造方法

Publications (2)

Publication Number Publication Date
JP2008205103A JP2008205103A (ja) 2008-09-04
JP4893947B2 true JP4893947B2 (ja) 2012-03-07

Family

ID=39782318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007038110A Expired - Fee Related JP4893947B2 (ja) 2007-02-19 2007-02-19 半導体装置用テープキャリアの製造方法

Country Status (1)

Country Link
JP (1) JP4893947B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104899366B (zh) * 2015-05-28 2017-12-08 苏州波特尼电气***有限公司 一种线束制板的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343392A (ja) * 1986-08-08 1988-02-24 セイコーエプソン株式会社 回路基板の製造方法
JPH06196529A (ja) * 1992-12-25 1994-07-15 Sumitomo Metal Mining Co Ltd 2層tabの製造方法
JP3328858B2 (ja) * 1993-12-16 2002-09-30 三菱瓦斯化学株式会社 プリント配線板の製造法および現像液
JP2003017830A (ja) * 2001-06-28 2003-01-17 Nitto Denko Corp 配線回路基板の製造方法および検査方法
JP2003140335A (ja) * 2001-11-02 2003-05-14 Asahi Kasei Corp 感光性樹脂積層体及びその用途

Also Published As

Publication number Publication date
JP2008205103A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
KR100614864B1 (ko) 프린트 배선판 및 반도체 장치
US7358619B2 (en) Tape carrier for TAB
US20070087457A1 (en) Method for inspecting and mending defect of photo-resist and manufacturing process of printed circuit board
US20080223612A1 (en) Wiring substrate and manufacturing method thereof
CN101022699A (zh) 布线电路基板及其制造方法
US6744123B2 (en) Film carrier tape for mounting electronic devices thereon and method of manufacturing the same
JPH1041634A (ja) 多層パターン形成方法および電子部品
US7795722B2 (en) Substrate strip and substrate structure and method for manufacturing the same
JP4893947B2 (ja) 半導体装置用テープキャリアの製造方法
US20060054349A1 (en) Cof film carrier tape and its manufacturing method
JP3628273B2 (ja) 多条電子部品実装用フィルムキャリアテープの製造方法
JP4752788B2 (ja) 半導体装置用テープキャリアの製造方法
US7560650B2 (en) Substrate structure and method for manufacturing the same
JP4645908B2 (ja) 半導体装置用テープキャリアの製造方法
JPH1027950A (ja) プリント配線板
CN110797323A (zh) 一种cof卷带及其制造方法
JP2010192610A (ja) 多面付け現像パターン形成済プリント配線板用基材の製造方法および検査方法、多面付けプリント配線板の製造方法および検査方法、半導体装置の製造方法、ならびに露光マスク
KR100599549B1 (ko) 전자부품 실장용 필름 캐리어 테이프
JP7002238B2 (ja) 配線基板用テープ基材、及び配線基板用テープ基材の製造方法
JP2010135461A (ja) 電子部品実装用フィルムキャリアテープの製造方法
JP2003258405A (ja) 配線基板の製造方法及び製造装置
KR20230102925A (ko) 인쇄회로기판 및 그 제조 방법
JP2006156856A (ja) Cofテープの製造方法、およびcofテープ
KR100660154B1 (ko) 필름 캐리어 테이프의 제조 방법 및 그 제조 장치
JP2010192530A (ja) 半導体装置用テープキャリアの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees