JP4892215B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4892215B2 JP4892215B2 JP2005282416A JP2005282416A JP4892215B2 JP 4892215 B2 JP4892215 B2 JP 4892215B2 JP 2005282416 A JP2005282416 A JP 2005282416A JP 2005282416 A JP2005282416 A JP 2005282416A JP 4892215 B2 JP4892215 B2 JP 4892215B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- memory device
- semiconductor memory
- layer
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
該メモリセルの列方向に伸びるビットライン、または行方向に伸びるワードラインであって、前記アレイの途中で切断されたビットライン、またはワードラインを備えることを特徴とする半導体記憶装置。
(付記2) 前記半導体記憶装置がリード・オンリ・メモリであり、
前記切断されたビットラインの接続が前記リード・オンリ・メモリのデータ記憶内容の変更に用いられるレイヤと同一のレイヤを用いて行われることを特徴とする付記1記載の半導体記憶装置。
(付記3) 前記同一レイヤが、メタルレイヤであることを特徴とする付記2記載の半導体記憶装置。
(付記4) 前記同一レイヤが、コンタクトレイヤであることを特徴とする付記2記載の半導体記憶装置。
(付記5) 前記半導体記憶装置がリード・オンリ・メモリであり、
前記ビットラインが該リード・オンリ・メモリのデータ記憶領域とデータ記憶用予備領域との境界で切断されることを特徴とする付記1記載の半導体記憶装置。
(付記6) 前記切断されたビットラインの接続が、前記リード・オンリ・メモリのデータ記憶内容の変更に用いられるレイヤと同一のレイヤを用いて行われることを特徴とする付記5記載の半導体記憶装置。
(付記7) 前記同一レイヤがメタルレイヤであることを特徴とする付記6記載の半導体記憶装置。
(付記8) 前記同一レイヤがコンタクトレイヤであることを特徴とする付記6記載の半導体記憶装置。
(付記9) 前記ビットラインが、前記アレイ状のメモリセルの列毎に異なる位置で切断されることを特徴とする付記1記載の半導体記憶装置。
(付記10) 前記半導体記憶装置がリード・オンリ・メモリであり、
前記切断されたビットラインの接続が、該リード・オンリ・メモリのデータ記憶内容の変更に用いられるレイヤと同一のレイヤを用いて行われることを特徴とする付記9記載の半導体記憶装置。
(付記11) 前記同一レイヤがメタルレイヤであることを特徴とする付記10記載の半導体記憶装置。
(付記12) 前記同一レイヤがコンタクトレイヤであることを特徴とする付記10記載の半導体記憶装置。
(付記13) 前記ビットラインが、前記アレイ状のメモリセルの複数の行毎に切断されることを特徴とする付記1記載の半導体記憶装置。
(付記14) 前記半導体記憶装置がリード・オンリ・メモリであり、
前記切断されたビットラインの接続が、該リード・オンリ・メモリのデータ記憶内容の変更に用いられるレイヤと同一のレイヤを用いて行われることを特徴とする付記13記載の半導体記憶装置。
(付記15) 前記同一レイヤがメタルレイヤであることを特徴とする付記14記載の半導体記憶装置。
(付記16) 前記同一レイヤがコンタクトレイヤであることを特徴とする付記14記載の半導体記憶装置。
(付記17) 前記半導体記憶装置がリード・オンリ・メモリであり、前記切断されたビットラインの接続がメタルレイヤを用いて行われ、
該リード・オンリ・メモリのデータ記憶内容の変更がコンタクトレイヤを用いて行われることを特徴とする付記1記載の半導体記憶装置。
(付記18) 前記ワードラインが、前記アレイ状のメモリセルの行毎に異なる位置で切断されることを特徴とする付記1記載の半導体記憶装置。
(付記19) 前記半導体記憶装置が、前記アレイ状のメモリセルの複数の列毎を接続し、前記ワードラインに接続されるべき複数のサブワードラインをさらに備え、
複数のサブワードラインの一部として、前記ワードラインに接続されないサブワードラインを備えることを特徴とする付記1記載の半導体記憶装置。
2 ビットライン
3 ワードライン
10 半導体集積回路
11、12 CPU
13、14 ROM
Claims (7)
- 行方向、および列方向に対してアレイ状に配置された複数のメモリセルと、
該メモリセルの列方向に伸びる複数のビットライン、および行方向に伸びる複数のワードラインを備え、
前記アレイ状のメモリセルはリード・オンリ・メモリでありデータ記憶領域とデータ記憶用予備領域を備え、
前記複数のビットラインのうち少なくとも一部は前記データ記憶領域のメモリセルに接続された第1の部分と前記データ記憶用予備領域のメモリセルに接続された第2の部分とに切断されており、
前記第1の部分と前記第2の部分の接続が所定のレイヤを用いて行われる、
ことを特徴とする半導体記憶装置。 - 前記所定のレイヤが前記リード・オンリ・メモリのデータ記憶内容の変更に用いられるレイヤと同一のレイヤであることを特徴とする請求項1記載の半導体記憶装置。
- 前記同一のレイヤが、メタルレイヤであることを特徴とする請求項2記載の半導体記憶装置。
- 前記同一のレイヤが、コンタクトレイヤであることを特徴とする請求項2記載の半導体記憶装置。
- 前記ビットラインが、前記アレイ状のメモリセルの列毎に異なる位置で前記第1の部分と前記第2の部分に切断されることを特徴とする請求項1記載の半導体記憶装置。
- 前記ビットラインが、前記アレイ状のメモリセルの複数の行毎に前記第1の部分と前記第2の部分に切断されることを特徴とする請求項1記載の半導体記憶装置。
- 前記所定のレイヤがメタルレイヤであり、
前記リード・オンリ・メモリのデータ記憶内容の変更に用いられるレイヤがコンタクトレイヤであることを特徴とする請求項1記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282416A JP4892215B2 (ja) | 2005-09-28 | 2005-09-28 | 半導体記憶装置 |
US11/312,587 US7440305B2 (en) | 2005-09-28 | 2005-12-21 | Semiconductor storage device with bit line structure disconnected in the middle of the array for reducing power consumption |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282416A JP4892215B2 (ja) | 2005-09-28 | 2005-09-28 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007095940A JP2007095940A (ja) | 2007-04-12 |
JP4892215B2 true JP4892215B2 (ja) | 2012-03-07 |
Family
ID=37893641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005282416A Expired - Fee Related JP4892215B2 (ja) | 2005-09-28 | 2005-09-28 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7440305B2 (ja) |
JP (1) | JP4892215B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9773546B2 (en) | 2015-05-20 | 2017-09-26 | Samsung Electronics Co., Ltd. | Semiconductor devices including auxiliary bit lines |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5340713B2 (ja) * | 2008-12-08 | 2013-11-13 | シチズンホールディングス株式会社 | 半導体記憶装置 |
CN117546240A (zh) * | 2021-11-23 | 2024-02-09 | 华为技术有限公司 | 只读存储电路、只读存储器及电子设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5625296A (en) * | 1979-08-03 | 1981-03-11 | Nec Corp | Mask rom control circuit |
JP2845414B2 (ja) * | 1992-09-18 | 1999-01-13 | シャープ株式会社 | 半導体読み出し専用メモリ |
JP3557022B2 (ja) * | 1995-12-08 | 2004-08-25 | 株式会社東芝 | 半導体記憶装置 |
US5835396A (en) * | 1996-10-17 | 1998-11-10 | Zhang; Guobiao | Three-dimensional read-only memory |
JPH1153893A (ja) * | 1997-08-04 | 1999-02-26 | Nec Kyushu Ltd | 半導体装置 |
US6538270B1 (en) * | 2000-05-16 | 2003-03-25 | Advanced Micro Devices, Inc. | Staggered bitline strapping of a non-volatile memory cell |
JP2002057227A (ja) * | 2000-08-11 | 2002-02-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002150790A (ja) | 2000-08-28 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
JP2003086770A (ja) * | 2001-07-02 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
US6744681B2 (en) * | 2001-07-24 | 2004-06-01 | Hewlett-Packard Development Company, L.P. | Fault-tolerant solid state memory |
US6917544B2 (en) * | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
JP2004259348A (ja) * | 2003-02-25 | 2004-09-16 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2005005384A (ja) * | 2003-06-10 | 2005-01-06 | Toshiba Lsi System Support Kk | 半導体集積回路装置及びその製造方法 |
-
2005
- 2005-09-28 JP JP2005282416A patent/JP4892215B2/ja not_active Expired - Fee Related
- 2005-12-21 US US11/312,587 patent/US7440305B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9773546B2 (en) | 2015-05-20 | 2017-09-26 | Samsung Electronics Co., Ltd. | Semiconductor devices including auxiliary bit lines |
US10276237B2 (en) | 2015-05-20 | 2019-04-30 | Samsung Electronics Co., Ltd. | Semiconductor devices including auxiliary bit lines |
US10878901B2 (en) | 2015-05-20 | 2020-12-29 | Samsung Electronics Co., Ltd. | Semiconductor devices including auxiliary bit lines |
Also Published As
Publication number | Publication date |
---|---|
US20070070678A1 (en) | 2007-03-29 |
US7440305B2 (en) | 2008-10-21 |
JP2007095940A (ja) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100659211B1 (ko) | 반도체 집적 회로 장치 | |
US7342843B2 (en) | Semiconductor integrated circuit device | |
US20070133291A1 (en) | Nonvolatile semiconductor memory device | |
JP3778368B2 (ja) | Nand形セル構造を有する不揮発性半導体メモリ | |
JP2007102977A (ja) | 半導体記憶装置 | |
JP2006252624A (ja) | 半導体記憶装置 | |
JP2000022113A (ja) | 半導体記憶装置 | |
JP4060938B2 (ja) | 不揮発性半導体記憶装置 | |
TW202137508A (zh) | 半導體記憶裝置 | |
US9966150B2 (en) | Method to program bitcells of a ROM array | |
US8233325B2 (en) | NAND flash memory | |
JP4892215B2 (ja) | 半導体記憶装置 | |
US8942039B2 (en) | Nonvolatile semiconductor memory device | |
US7541654B2 (en) | Semiconductor memory device and semiconductor device including multilayer gate electrode | |
US5426608A (en) | Word line redundancy nonvolatile semiconductor memory | |
JP2006196700A (ja) | 不揮発性半導体記憶装置 | |
KR20110080278A (ko) | 프로그램이 가능한 퓨즈를 구비한 반도체 집적 회로 | |
US11152037B2 (en) | Semiconductor memory device | |
JP2009272000A (ja) | 不揮発性半導体記憶装置およびそのテスト方法 | |
CN101202116B (zh) | 半导体存储器件及其修复方法 | |
US8811078B2 (en) | Semiconductor memory device | |
JP2021150573A (ja) | 半導体記憶装置 | |
US11594288B2 (en) | Memory including a plurality of portions and used for reducing program disturbance and program method thereof | |
US10803936B2 (en) | Semiconductor memory device | |
JP2011198415A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4892215 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |