JP4891050B2 - 負荷駆動回路 - Google Patents
負荷駆動回路 Download PDFInfo
- Publication number
- JP4891050B2 JP4891050B2 JP2006341141A JP2006341141A JP4891050B2 JP 4891050 B2 JP4891050 B2 JP 4891050B2 JP 2006341141 A JP2006341141 A JP 2006341141A JP 2006341141 A JP2006341141 A JP 2006341141A JP 4891050 B2 JP4891050 B2 JP 4891050B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- power supply
- stabilized power
- control signal
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electronic Switches (AREA)
- Led Devices (AREA)
- Dc-Dc Converters (AREA)
Description
以下、同図を参照しつつ、この従来回路について説明する。
この従来回路は、直流安定化電源(図4においては「DC−REG」と表記)102Aの出力電圧を、負荷駆動回路101Aを介して、負荷としてのLEDへ印加できるようにしたものである。
直流安定化電源102Aは、スイッチングレギュレータやLDO等による公知・周知の構成を有してなる直流安定化電源である。
そして、負荷駆動回路101Aには、複数のLEDと、このLEDに直列接続された定電流源Irefとが負荷として接続されたものとなっている。
一方、NMOSトランジスタMN1のゲートに、負荷駆動信号として論理値Lowに相当するゲート電圧が印加されることにより、上述の場合とは逆に、負荷への電源電圧の印加は遮断されることとなる。
なお、このような直流安定化電源の出力電圧の負荷への安定した印加を目的としたものとしては、この他に、例えば、特許文献1等に開示されたようなものもある。
しかし、かかる直流安定化電源は、一般には、負荷変動時の出力電圧変動分を、誤差増幅器へ帰還し、出力電圧を制御する構成となっているため、出力電圧の変動が生じてから規定電圧へ復帰するまでに遅延を生ずる。この誤差増幅器による制御遅れにより、負荷変動時の出力電圧は、一定ではなく、制御遅れの期間中には電圧変動が生ずることとなる。
図4に示された回路において、負荷駆動信号としてPWM信号が入力されて、そのPWM信号が論理値Lowに相当する所定の電圧から論理値Highに相当する電圧となると(図5(A)参照)、直流安定化電源102Aの出力電圧がLEDに印加され、LEDは点灯状態となるが、上述したように、この出力電圧の立ち上がりの際に、制御遅れに起因して負荷電圧VLOADが低下する期間が生ずる(図5(B)及び図5(C)の符号Bの部分参照)。
かかる問題の解決策として、例えば、直流安定化電源102Aの出力とグランドとの間に、出力キャパシタを接続し、電圧降下を抑圧する方法が考えられるが、出力電圧の降下を完全に零とすることはできず、負荷に大きな負荷電流が必要とされる場合には、それに応じて大容量のキャパシタが必要となり、コストの増大を招くだけでなく、回路が大型化する等の欠点を生ずる。
仮に、負荷駆動回路101Aの動作を制御して負荷に出力電圧を供給しない状態で、直流安定化電源102Aを起動し、その出力電圧が安定した状態となった後に、負荷駆動回路101Aを介して負荷へ出力電圧を印加するようにしても、直流安定化電源102Aの負荷変動に対する制御遅れによって、やはり負荷電圧VLOADは急峻な立ち上がりとはならない。
外部からの第1の制御信号に応じて動作が制御される負荷駆動用スイッチ素子を直流安定化電源とグランドとの間に負荷と直列接続して前記直流安定化電源の出力電圧の負荷への印加を制御可能にするように構成されてなる負荷駆動回路であって、
前記直流安定化電源が接続される接続点とグランドとの間に、外部からの第2の制御信号によりオン・オフ制御可能な副スイッチ素子と、副負荷手段とを直列接続して設け、
前記直流安定化電源に接続される負荷の所望する駆動状態に対応して外部において生成される負荷駆動信号の論理値Highに相当するレベルへの立ち上がりから、前記直流安定化電源の負荷変動に対する制御遅れ以上の長さに設定された所定の遅延時間経過後に論理値Highに相当するレベルに立ち上がり、所定のパルス幅を有してなる前記第1の制御信号と、
前記負荷駆動信号の論理値Highに相当するレベルへの立ち上がりに同期して論理値Highに相当するレベルに立ち上がり、前記遅延時間に等しいパルス幅を有してなる前記第2の制御信号とを印加し、前記直流安定化電源の出力電圧の安定化後に当該出力電圧の前記負荷への印加を可能としてなるものである。
また、本発明の目的を達成するため、外部からの第1の制御信号に応じて動作が制御される負荷駆動用スイッチ素子を直流安定化電源とグランドとの間に負荷と直列接続して前記直流安定化電源の出力電圧の負荷への印加を制御可能にするように構成されてなる負荷駆動回路であって、
前記直流安定化電源が接続される接続点とグランドとの間に、外部からの第2の制御信号によりオン・オフ制御可能な副スイッチ素子と、副負荷手段とを直列接続して設け、
前記直流安定化電源への入力電圧の立ち上がりから、前記直流安定化電源の起動時に出力電圧が安定するまでの時間以上の長さに設定された所定の遅延時間経過後に論理値Highに相当するレベルに立ち上がり、所定のパルス幅を有してなる前記第1の制御信号と、
少なくとも前記直流安定化電源への入力電圧の立ち上がりに論理値Highに相当するレベルにあり、前記所定の遅延時間経過後に論理値Lowに相当するレベルとなる前記第2の制御信号を印加し、前記直流安定化電源の出力電圧の安定化後に当該出力電圧の前記負荷への印加を可能としてなるものも好適である。
また、負荷駆動回路の動作を考慮して、直流安定化電源が無負荷となる場合には、直流安定化電源を待機モードとすることができ、それによって、装置全体の消費電力の削減を行うことができる。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における負荷駆動回路の回路構成例について、図1を参照しつつ説明する。
本発明の実施の形態における負荷駆動回路101は、直流電圧出力端子15と負荷駆動端子16との間に、負荷駆動用スイッチ素子としてのPチャンネルMOS FET(図1においては「MP」と表記)1が直列接続されて設けられている。すなわち、PチャンネルMOS FET(以下「PMOS」と称する)1のソースは、直流電圧出力端子15に、ドレインは負荷駆動端子16に、それぞれ接続される一方、ゲートには、第1のNチャンネルMOS FET(図1においては「MN1」と表記)2のドレインが接続されたものとなっている。
また、PMOS1のゲートとソースの間には、ゲート・ソース間抵抗器4が接続されている。
また、PMOS1のソースとグランドとの間には、ソース側から順に、副負荷手段(以下「副負荷」と称する)としての副定電流源5と、副スイッチ素子としての第2のNチャンネルMOS FET(図1においては「MN2」と表記)3とが直列接続されている。
すなわち、第2のNチャンネルMOS FET(以下「第2のNMOS」と称する)3のドレインは、副定電流源5に接続される一方、ソースは、グランドに接続されている。また、第2のNMOS3のゲートには、後述するよう外部から第2の制御信号SW2が印加されるようになっている。
この直流安定化電源102の出力電圧は、直流電圧出力端子15を介して負荷駆動回路101へ入力されるようになっている。
また、直流安定化電源102の出力電圧は、直流電圧出力端子15とグランドとの間に直列接続されて設けられた分圧用第1及び第2の抵抗器7,8により分圧され、この抵抗器7,8の接続点における分圧電圧が直流安定化電源102へフィードバックされるよう構成されている。すなわち、直流安定化電源102において、上述のフィードバック電圧は、通常、直流安定化電源102内に設けられている誤差増幅器(図示せず)へ入力されて、出力電圧が一定電圧に保持されるよう制御されるものとなっている。
なお、複数のLED11−1〜11−nは、各々のアノードが負荷駆動端子16側に、各々のカソードがグランド側に、それぞれ位置するように直列接続されたものとなっている。
一方、第1の制御信号SW1が論理値Lowに相当するレベルとされると、第1のNMOS2がオフ状態になると共にPMOS1もオフ状態となり、直流安定化電源101の出力電圧の負荷への印加が遮断されることとなる。
ここで、副負荷としての副定電流源5の電流値IDは、主負荷である複数のLED11−1〜11−nに流れる電流を決定する主定電流源12の電流値IREFと同一に設定されたものとなっている。
なお、副負荷である副定電流源5は、主負荷、すなわち、複数のLED11−1〜11−nに流れる電流と同一電流が流れる抵抗器などに置換しても好適である。
まず、第1の制御信号SW1と第2の制御信号SW2は、外部の回路で発生される所定のデューティ比を有した繰り返しパルス信号である負荷駆動信号(図2(A))に対して、それぞれ次述するようなタイミングで生成されるものとされている。
ここで、負荷駆動信号は、主負荷であるLED11−1〜11−nの所望する駆動状態に対応して外部において生成されるパルス信号である。
ここで、遅延時間tDは、従来技術で説明したように直流安定化電源102における誤差増幅器の制御遅れ時間以上の長さに設定されたものである。
そして、直流安定化電源102の誤差増幅器の制御遅れ期間を過ぎると、出力電圧は規定電圧に復帰し(図2(D)参照)、第2の制御信号SW2は、論理値Highから論理値Lowに相当するレベルとなる(図2(B)参照)。これによって、第2のNMOS3は、オフ状態となり副負荷としての副定電流源5の直流安定化電源102の接続が断たれることとなる。
例えば、LED11−1〜11−nをPWM信号によって輝度制御する場合などには、第1の制御信号SW1を、負荷駆動信号の立ち上がり及び立ち下がりの双方に対して、それぞれ先の遅延時間tDを有する信号として第1のNMOS2のゲートに印加することで、LED11−1〜11−nに加わるる負荷電圧(負荷駆動端子16における電圧)のデューティ比は、負荷駆動信号と同一とすることができる。これにより、負荷駆動信号であるPWM信号のデューティ比とLED11−1〜11−nの輝度のリニアリティーを保つことができ、高精度の起動制御が可能となる。
この第2の実施例は、直流安定化電源102の起動時における動作制御例である。
まず、直流安定化電源102への入力電圧VIN が図3(A)に示されたように、ある時点で零から所定電圧へ立ち上がったとする。
これに対して、直流安定化電源102の出力電圧は、既に述べたように内部の誤差増幅器の制御遅れに起因して入力電圧印加後から徐々に上昇してゆき、所定の遅延時間tD経過後に規定電圧に達する(図3(D)参照)。
なお、直流安定化電源102の起動時以前から第1の制御信号SW1を論理値Lowに相当するレベルとし、第2の制御信号SW2を論理値Highに相当するレベルに設定しておくことが動作の安定性等の観点から好ましい。
そして、直流安定化電源102の起動時から遅延時間tD経過した時点、すなわち、直流安定化電源102の出力電圧が安定した時点において、第1の制御信号SW1を論理値Lowから論理値Highに相当するレベルとする一方、第2の制御信号SW2を論理値Highから論理値Lowに相当するレベルとする(図3(A)〜図3(D)参照)。
この場合、直流安定化電源102の負荷電流は、副定電流源5から主定電流源12へ切り換えられて流れるため、変化を生ずることがなく、安定した出力電圧となる。
なお、遅延時間tDは、直流安定化電源起動時から出力電圧が安定するまでの時間より大きな値に設定されたものである。
この第3の実施例は、直流安定化電源102の起動の仕方の例である。
まず、第1及び第2の制御信号SW1,SW2は、図2に示されたものとする。そして、直流安定化電源102に、副定電流源5又は主定電流源12のいずれかが接続されている(換言すれば、第1又は第2の制御信号SW1、SW2のいずれかが論理値Highに相当するレベルにある)ときにのみ、直流安定化電源102を動作させる一方、第1及び第2の制御信号SW1,SW2が共に論理値Lowに相当するレベルにある場合には、直流安定化電源102をスタンバイ(待機)等の消費電流を減ずることのできる動作モード、換言すれば、出力電圧が出力されていない状態とする。
2…第1のNチャンネルMOS FET
3…第2のNチャンネルMOS FET
5…副定電流源
12…主定電流源
101…負荷駆動回路
102…直流安定化電源
Claims (2)
- 外部からの第1の制御信号に応じて動作が制御される負荷駆動用スイッチ素子を直流安定化電源とグランドとの間に負荷と直列接続して前記直流安定化電源の出力電圧の負荷への印加を制御可能にするように構成されてなる負荷駆動回路であって、
前記直流安定化電源が接続される接続点とグランドとの間に、外部からの第2の制御信号によりオン・オフ制御可能な副スイッチ素子と、副負荷手段とを直列接続して設け、
前記直流安定化電源に接続される負荷の所望する駆動状態に対応して外部において生成される負荷駆動信号の論理値Highに相当するレベルへの立ち上がりから、前記直流安定化電源の負荷変動に対する制御遅れ以上の長さに設定された所定の遅延時間経過後に論理値Highに相当するレベルに立ち上がり、所定のパルス幅を有してなる前記第1の制御信号と、
前記負荷駆動信号の論理値Highに相当するレベルへの立ち上がりに同期して論理値Highに相当するレベルに立ち上がり、前記遅延時間に等しいパルス幅を有してなる前記第2の制御信号とを印加し、前記直流安定化電源の出力電圧の安定化後に当該出力電圧の前記負荷への印加を可能としてなることを特徴とする負荷駆動回路。 - 外部からの第1の制御信号に応じて動作が制御される負荷駆動用スイッチ素子を直流安定化電源とグランドとの間に負荷と直列接続して前記直流安定化電源の出力電圧の負荷への印加を制御可能にするように構成されてなる負荷駆動回路であって、
前記直流安定化電源が接続される接続点とグランドとの間に、外部からの第2の制御信号によりオン・オフ制御可能な副スイッチ素子と、副負荷手段とを直列接続して設け、
前記直流安定化電源への入力電圧の立ち上がりから、前記直流安定化電源の起動時に出力電圧が安定するまでの時間以上の長さに設定された所定の遅延時間経過後に論理値Highに相当するレベルに立ち上がり、所定のパルス幅を有してなる前記第1の制御信号と、
少なくとも前記直流安定化電源への入力電圧の立ち上がりに論理値Highに相当するレベルにあり、前記所定の遅延時間経過後に論理値Lowに相当するレベルとなる前記第2の制御信号を印加し、前記直流安定化電源の出力電圧の安定化後に当該出力電圧の前記負荷への印加を可能としてなることを特徴とする負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006341141A JP4891050B2 (ja) | 2006-12-19 | 2006-12-19 | 負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006341141A JP4891050B2 (ja) | 2006-12-19 | 2006-12-19 | 負荷駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008154052A JP2008154052A (ja) | 2008-07-03 |
JP4891050B2 true JP4891050B2 (ja) | 2012-03-07 |
Family
ID=39655745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006341141A Expired - Fee Related JP4891050B2 (ja) | 2006-12-19 | 2006-12-19 | 負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4891050B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5301923B2 (ja) * | 2008-08-20 | 2013-09-25 | ローム株式会社 | 負荷駆動装置、照明装置、表示装置 |
US8294388B2 (en) * | 2010-05-25 | 2012-10-23 | Texas Instruments Incorporated | Driving system with inductor pre-charging for LED systems with PWM dimming control or other loads |
JP6102377B2 (ja) * | 2013-03-15 | 2017-03-29 | オムロン株式会社 | センサ |
JP2020155351A (ja) | 2019-03-22 | 2020-09-24 | セイコーエプソン株式会社 | 発光制御装置、光源装置及び投写型映像表示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000299499A (ja) * | 1999-04-16 | 2000-10-24 | Nippon Seiki Co Ltd | 駆動回路 |
JP3529718B2 (ja) * | 2000-10-03 | 2004-05-24 | ローム株式会社 | 携帯形電話機の発光装置およびその駆動ic |
JP2003208993A (ja) * | 2002-01-11 | 2003-07-25 | Toyoda Gosei Co Ltd | Led照明装置 |
JP2003332623A (ja) * | 2002-05-07 | 2003-11-21 | Rohm Co Ltd | 発光素子駆動装置及び、発光素子を備えた電子機器 |
JP4306657B2 (ja) * | 2004-10-14 | 2009-08-05 | ソニー株式会社 | 発光素子駆動装置および表示装置 |
-
2006
- 2006-12-19 JP JP2006341141A patent/JP4891050B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008154052A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101255996B1 (ko) | 전압 레귤레이터 | |
US10459470B2 (en) | Voltage regulator and method for providing an output voltage with reduced voltage ripple | |
US8729876B2 (en) | Voltage regulator and related voltage regulating method thereof | |
US7932707B2 (en) | Voltage regulator with improved transient response | |
JP2016540493A (ja) | 電力コンバータソフトスタート回路 | |
KR20050007172A (ko) | 펄스 폭 변조 스위칭 레귤레이터 제어회로 | |
KR100706239B1 (ko) | 대기모드에서 소비 전력을 감소시킬 수 있는 전압레귤레이터 | |
KR102255543B1 (ko) | 볼티지 레귤레이터 | |
TW200503393A (en) | Switching regulator | |
US10534390B2 (en) | Series regulator including parallel transistors | |
JP2008305387A (ja) | レギュレータ回路及びその制御方法 | |
US20170205840A1 (en) | Power-supply circuit | |
JP5631918B2 (ja) | 過電流保護回路、および、電力供給装置 | |
JP4891050B2 (ja) | 負荷駆動回路 | |
KR101432494B1 (ko) | 로우드랍아웃 전압레귤레이터 | |
JP4619866B2 (ja) | 定電圧電源回路及び定電圧電源回路の動作制御方法 | |
CN110574273B (zh) | 控制电路以及理想二极管电路 | |
JP2007317239A (ja) | 直流電源装置 | |
US11442480B2 (en) | Power supply circuit alternately switching between normal operation and sleep operation | |
JP2007219795A (ja) | 電圧レギュレータ | |
JP6543133B2 (ja) | 電力供給装置及びその制御方法 | |
JP2010130883A (ja) | 昇降圧電源制御装置および昇降圧電源制御方法 | |
US11269367B2 (en) | Voltage regulator | |
KR20170038158A (ko) | 볼티지 레귤레이터 | |
US10008923B2 (en) | Soft start circuit and power supply device equipped therewith |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4891050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |