JP4888184B2 - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP4888184B2
JP4888184B2 JP2007079377A JP2007079377A JP4888184B2 JP 4888184 B2 JP4888184 B2 JP 4888184B2 JP 2007079377 A JP2007079377 A JP 2007079377A JP 2007079377 A JP2007079377 A JP 2007079377A JP 4888184 B2 JP4888184 B2 JP 4888184B2
Authority
JP
Japan
Prior art keywords
timer unit
unit
data
predetermined time
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007079377A
Other languages
English (en)
Other versions
JP2008242603A (ja
Inventor
要 早坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teac Corp
Original Assignee
Teac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teac Corp filed Critical Teac Corp
Priority to JP2007079377A priority Critical patent/JP4888184B2/ja
Priority to US12/053,493 priority patent/US8332957B2/en
Priority to CN2008100876335A priority patent/CN101276312B/zh
Publication of JP2008242603A publication Critical patent/JP2008242603A/ja
Application granted granted Critical
Publication of JP4888184B2 publication Critical patent/JP4888184B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6209—Protecting access to data via a platform, e.g. using keys or access control rules to a single file or object, e.g. in a secure envelope, encrypted and accessed using a key, or with access control rules appended to the object itself
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Description

本発明は記憶装置、特にセキュリティ機能に関する。
フラッシュメモリは、小型、大容量かつ不揮発性メモリであることから急速にその用途が拡大している。例えば、ＵＳＢメモリは大容量化が進み、コンピュータの補助記憶装置として広く用いられている。一方、ＵＳＢメモリ等は未だセキュリティ性が万全とは言い難く、紛失や盗難等によりメモリ内の重要データが流出してしまうおそれがある。
下記の特許文献１には、所定の情報処理装置から取り外して一時的に保存するようなデータを特定の事象が発生したとき確実に消去することを目的とする記憶装置が開示されており、パーソナルコンピュータからＵＳＢ端子を介して取り込んだデータを揮発性メモリとしてＲＡＭに格納し、タイマによりユーザが選択した時間が経過したことを検知すると、リフレッシュ回路によるＲＡＭのリフレッシュ動作を停止してＲＡＭに保存されたデータ及び暗号化に用いるユーザの認証データを消去することが開示されている。
また、特許文献２には、情報機器を分解して記憶情報を取り出すような不正アクセスを確実に防止することを目的とする補助記憶装置が開示されており、不正取り外しを検出したときにセキュリティ処理部がデータの消去、暗号化、別領域への退避等の処理を行うことが開示されている。
特開２００６−５９２２８号公報 特開平１１−１７５４０６号公報
しかしながら、揮発性メモリ全体を内蔵電池にてリフレッシュし続ける構成では、データ保持の絶対時間に影響を与え、フラッシュメモリの容量に反比例してしまう。また、内蔵電池の電圧低下により、ユーザが設定したタイマ以前にリフレッシュ動作に支障をきたすおそれもある。さらに、ＵＳＢメモリの使用中に悪意をもった他人が不正にパーソナルコンピュータから抜き取った場合でも、予め設定していたタイマ時間まではデータの抜き取りや分解等の時間的余裕を与えてしまうおそれもある。
本発明の目的は、保存されたデータを確実に保持するとともに、盗難や置き忘れ、パーソナルコンピュータ等の処理装置からの不正な抜き取り等の多様な事態に対応して確実にデータを消去できる記憶装置を提供することにある。
本発明は、データを記憶する不揮発性記憶部と、第１所定時間を計時する第１タイマ部であって、正規ユーザによる使用終了をトリガとして計時を開始し正規ユーザによる使用開始をトリガとして計時を中止する第１タイマ部と、前記第１所定時間よりも短い第２所定時間を計時する第２タイマ部であって、所定の情報処理装置からの正規のユーザによる正規の認証手続きを経た抜取以外の抜取をトリガとして計時を開始し正規ユーザによる使用開始をトリガとして計時を中止する第２タイマ部と、前記第１タイマ部による前記第１所定時間の計時、あるいは前記第２タイマ部による前記第２所定時間の計時の少なくともいずれかにより、前記不揮発性記憶部に記憶された前記データを消去する制御部とを有することを特徴とする。
また、本発明は、データを分割して記憶する不揮発性記憶部及び揮発性記憶部と、前記揮発性記憶部をリフレッシュするリフレッシュ部と、第１所定時間を計時する第１タイマ部であって、正規ユーザによる使用終了をトリガとして計時を開始し正規ユーザによる使用開始をトリガとして計時を中止する第１タイマ部と、前記第１所定時間よりも短い第２所定時間を計時する第２タイマ部であって、所定の情報処理装置からの正規のユーザによる正規の認証手続きを経た抜取以外の抜取をトリガとして計時を開始し正規ユーザによる使用開始をトリガとして計時を中止する第２タイマ部と、前記第１タイマ部による前記第１所定時間の計時、あるいは前記第２タイマ部による前記第２所定時間の計時の少なくともいずれかにより、前記リフレッシュ部によるリフレッシュ動作を停止することで前記揮発性記憶部に記憶された前記データを消去する制御部とを有することを特徴とする。
本発明において、データの消去には、データを読み出すことができない状態とする任意の方法、例えばデータの破壊やデータの暗号化が含まれる。
本発明によれば、第１タイマ部と第２タイマ部により時間管理を行うことで、不正な抜き取り等の多様な事態に対応してデータを確実に消去しセキュリティ性を向上させることができる。
以下、図面に基づき本発明の実施形態について説明する。
図１に、本実施形態における記憶装置としてのＵＳＢメモリ１の構成を示す。ＵＳＢメモリ１は、コントローラ１０、ＳＲＡＭ１２、フラッシュＲＯＭ１４、認証部１６、内蔵蓄電池１８及び外部インタフェース部２０を有する。
コントローラ１０は、ＣＰＵ及びプログラムＲＯＭの他に、ロストタイマ部及びエマージェンシタイマ部を有する。ロストタイマ部はＵＳＢメモリ１の置き忘れや盗難時などに計時を開始するタイマであり、第１所定時間経過するとカウントアップ信号を出力するタイマである。より具体的には、正規ユーザによるＵＳＢメモリ１の使用終了の時点から計時を開始し、ＵＳＢメモリ１がパーソナルコンピュータに接続され、正規ユーザと認証されたとき、つまり正規ユーザが使用を開始したときに計時を停止する。また、エマージェンシタイマ部はＵＳＢメモリ１の正規の抜き取り以外の不正な抜き取り等が生じた場合に計時を開始するタイマであり、第２所定時間経過するとカウントアップ信号を出力するタイマである。より具体的には、パーソナルコンピュータからＵＳＢメモリ１が正規の手続きを経ることなく抜き取られたとき、例えば正規ユーザ以外の他人により抜き取られたときや正規ユーザであっても誤ってパーソナルコンピュータから抜き取ってしまったときに計時を開始し、ＵＳＢメモリ１がパーソナルコンピュータに接続され、正規ユーザと認証されたとき、つまり正規ユーザが使用を開始したときに計時を停止する。ロストタイマ部とエマージェンシタイマ部はそれぞれ独立に計時の開始／停止を行う。第１所定時間＞第２所定時間であり、第１所定時間は例えば数時間から数日間に設定され、第２所定時間は例えば数分に設定される。
ＳＲＡＭ１２は、ユーザが正規ユーザであることを認証するための認証アプリケーションプログラムを格納する。フラッシュＲＯＭ１４は外部インタフェース部２０を介してパーソナルコンピュータから供給されたデータを格納する。蓄電池１８はコントローラ１０に動作電力を供給し、認証部１６は指紋等の生体認証データをコントローラ１０に供給する。
コントローラ１０のＣＰＵは、ＵＳＢメモリ１がパーソナルコンピュータに接続されたことを検知すると、ＳＲＡＭ１２に格納された認証アプリケーションプログラムを実行し、パーソナルコンピュータの画面に所定の認証画面を表示する。ユーザは、この認証画面を用いて自己が正規のユーザであることの認証を行う。認証は、例えば指紋認証や光彩認証、静脈認証等であるが、ＩＤやパスワードによる認証でもよい。以下では、パスワードによる認証を例にとり説明する。ＣＰＵは、正規ユーザであることを認証すると、フラッシュＲＯＭ１４に格納されたデータへのアクセスを許可する。また、上記のように、ＵＳＢメモリ１がパーソナルコンピュータに接続され、正規ユーザと認証されたときにロストタイマ部及びエマージェンシタイマ部にストップ信号を出力してロストタイマ部及びエマージェンシタイマ部の計時を停止する。また、ＣＰＵは、ロストタイマ部あるいはエマージェンシタイマ部の少なくともいずれかからカウントアップ信号が出力された場合、フラッシュＲＯＭ１４に格納されたデータを完全に消去する。
図２に、本実施形態の処理を示す。ＵＳＢメモリ１をパーソナルコンピュータ（ＰＣ）に接続した場合の処理である。
ＵＳＢメモリ１がパーソナルコンピュータ（ＰＣ）のＵＳＢコネクタに接続されると（Ｓ１０１）、ＣＰＵは認証アプリケーションプログラムを実行し、パーソナルコンピュータの画面にパスワードの入力を促す画面を表示する。ＣＰＵは入力されたパスワードが正規ユーザのパスワードと一致するか否かを判定し（Ｓ１０２）、一致する場合に正規ユーザであると認証してリムーブＯＫフラグをＯＦＦに設定する（Ｓ１０３）。ここで、リムーブＯＫフラグは、抜き取りを許容するためのフラグであり、リムーブＯＫフラグをＯＦＦに設定することは抜き取りが許可されていないことを意味する。リムーブＯＫフラグがＯＦＦであるにもかかわらずＵＳＢメモリ１が抜き取られた場合、正規ユーザ以外の他人による不正な抜き取りがあった、あるいは正規ユーザが誤って抜き取ってしまったと判定できる。リムーブＯＫフラグをＯＦＦに設定した後、ＣＰＵはさらにロストタイマ部及びエマージェンシタイマ部にストップ信号を出力して両タイマの計時を停止する（Ｓ１０４）。なお、ロストタイマ部に関しては、計時の停止は計時の中断を意味し、次に開始する場合には中断時のカウント値から計時を開始する。一方、エマージェンシタイマ部に関しては、計時の停止はゼロにリセットすることを意味し、次に開始する場合にはゼロからの計時を意味する。もちろん、正規ユーザが希望する場合には、ロストタイマ部の計時をゼロにリセットすることができる。正規ユーザ以外の管理者のみがロストタイマ部の計時をゼロにリセットできるように設定することも好適である。これにより、正規ユーザを含めデータ利用時間を一定時間に制限することができる。
その後、正規ユーザがＵＳＢメモリ１にデータを書き込み、あるいはデータを読み出して（Ｓ１０５）、終了処理を行う（Ｓ１０６）。ＣＰＵは、終了処理時にも再び認証のためのパスワードを要求し（Ｓ１０７）、入力されたパスワードが正しい場合にはリムーブＯＫフラグをＯＮに設定して抜き取りを許可する（Ｓ１０８）。また、ＣＰＵはロストタイマ部にスタート信号を出力し、ロストタイマ部の計時を再開（リスタート）させる（Ｓ１０９）。入力されたパスワードが正しくない場合（パスワードの入力がない場合も含む）、リムーブＯＫフラグはＯＦＦのまま維持される。また、ロストタイマ部が停止している場合にはロストタイマ部の計時を再開させる。ロストタイマ部が計時し続けている場合にはリスタートする必要はない。正規のユーザでないユーザがＵＳＢメモリ１を使用した場合には、ロストタイマ部、エマージェンシタイマ部のいずれも計時が停止されないので計時を維持し続ける。
以上のようにして、正規ユーザがＵＳＢメモリ１をパーソナルコンピュータに接続し、データの書き込み等を行った後、ＵＳＢメモリ１をパーソナルコンピュータから正規に取り出す、つまり予め定められた正規の手続きに則って取り出すと、ロストタイマ部は計時を開始して第１所定時間までカウントし続ける。
図３に、ＵＳＢメモリ１単体時の処理を示す。まず、ＣＰＵはイレースフラグが１に設定されているか否かを判定する（Ｓ２０１）。イレースフラグは、ＣＰＵがフラッシュＲＯＭ１４に格納されたデータを既に消去済みの場合に１に設定されるフラグであり、未だ消去していない場合（デフォルト状態）では０に設定される。イレースフラグが０でデータが未だ消去されていない場合、次にリムーブＯＫフラグがＯＮに設定されているか否かを判定する（Ｓ２０２）。上記のように、ＵＳＢメモリ１が正規に抜き取られた場合にはリムーブＯＫフラグはＯＮに設定されており、不正に抜き取られた場合や正規ユーザが誤って抜き取った場合にはＯＦＦに設定されたままとなる。そこで、リムーブＯＫフラグがＯＮである場合には、正規に抜き取られたものであるから置き忘れや盗難等に対応すべく、ＣＰＵはロストタイマ部がＯＫか否か、つまりロストタイマ部からカウントアップ信号が出力されたか否かを監視する（Ｓ２０７）。
ロストタイマ部がカウントアップしていない場合にはＯＫと判定される。ロストタイマ部が未だカウントアップ信号を出力しておらずＹＥＳと判定された場合、データの消去処理は行わない。ロストタイマ部からカウントアップ信号が出力されＮＯと判定された場合、ＣＰＵはフラッシュＲＯＭ１４に格納されたデータを全て消去する（Ｓ２０６）。これにより、データの流用等が防止される。
一方、リムーブＯＫフラグがＯＦＦのままである場合、不正に抜き取られたもの、あるいは誤って抜き取られたものと判定し、ＣＰＵはエマージェンシタイマ部の動作を確認した後に（Ｓ２０３）、イマージェンシタイマ部が動作していないのであればスタート信号を出力して計時を開始させる（Ｓ２０４）。そして、タイマ部がＯＫであるか否か、つまりタイマ部からカウントアップ信号が出力されたか否かを判定する（Ｓ２０５）。この処理におけるタイマ部はロストタイマ部あるいはエマージェンシタイマ部のいずれかであり、ロストタイマ部からカウントアップ信号が出力される、あるいはエマージェンシタイマ部からカウントアップ信号が出力された場合にＮＯと判定され、ＣＰＵはフラッシュＲＯＭ１４に格納されたデータを全て消去する（Ｓ２０６）。例えば、Ｓ２０４でエマージェンシタイマ部の計時が開始され、第２所定時間経過した場合にはＳ２０５でＮＯと判定されてフラッシュＲＯＭ１４のデータは消去される。また、Ｓ２０４でエマージェンシタイマ部の計時が開始され、第２所定時間が経過していなくても、ロストタイマ部が計時を開始してから第１所定時間が経過するとＳ２０５でＮＯと判定されてフラッシュＲＯＭ１４のデータは消去される。
なお、正規ユーザ以外の他人がＵＳＢメモリ１をパーソナルコンピュータに接続した場合、図３に示したＵＳＢメモリ１単体時の処理フローチャートと同様に処理されることは言うまでもない。
具体的な事例に則して説明すると以下のようになる。
＜正規ユーザがＵＳＢメモリ１を使用してＰＣから正規に抜き取った場合＞
Ｓ１０８でリムーブＯＫフラグがＯＮに設定され、Ｓ１０９でロストタイム部の計時が再開される。エマージェンシタイマ部は停止したままであり、ＵＳＢメモリ１の置き忘れ、あるいは盗難によりロストタイマ部がカウントアップした場合にのみフラッシュＲＯＭ１４のデータが消去される。
＜正規ユーザがＵＳＢメモリ１を使用し、他人がＰＣから抜き取った、あるいは正規ユーザが誤って抜き取った場合＞
リムーブＯＫフラグはＯＦＦのままであり、Ｓ２０３でエマージェンシタイマ部の計時が開始される。また、正規ユーザが使用を開始したためＳ１０４でロストタイマ部は停止しているので、Ｓ１０９で再びロストタイマ部の計時が再開される。Ｓ２０５でエマージェンシタイマ部あるいはロストタイマ部のいずれかがカウントアップした場合にフラッシュＲＯＭ１４のデータが消去される。正規の抜き取り以外の抜き取りがあった場合でも直ちにデータを消去するのではなく、エマージェンシタイマ部あるいはロストタイマ部のいずれかのカウントアップでデータを消去する、つまり、一定の猶予時間をもってデータを消去することで、正規ユーザが誤って抜き取った場合にも直ちにデータが消去されるのではなく、正規ユーザが再びパーソナルコンピュータに接続して認証することでデータを保全する機会を確保できる。
＜他人がＵＳＢメモリ１を使用した場合＞
ロストタイマ部及びエマージェンシタイマ部のいずれも計時を維持しており、Ｓ２０５でエマージェンシタイマ部あるいはロストタイマ部のいずれかがカウントアップした場合にフラッシュＲＯＭ１４のデータが消去される。正規ユーザがＰＣから抜き取った直後に他人がＵＳＢメモリ１を入手して使用しても、ロストタイマ部は計時を再開しているので、エマージェンシタイマ部がカウントアップするか、あるいはロストタイマ部がカウントアップすることでフラッシュＲＯＭ１４のデータが消去される。
このように、本実施形態では、ロストタイマ部及びエマージェンシタイマ部の２つのタイマ部で時間管理してデータを消去するので、正規ユーザの置き忘れや他人による抜き取り等の多様な事態に対応してデータを保護することができる。
本実施形態では、基本的にロストタイマ部の計時は正規ユーザによる使用中のみ中断し、それ以外は計時を維持するので、この間はＵＳＢメモリ１の所定位置、具体的には外観上視認できる位置に設けられたＬＥＤ等を点滅させてロストタイマ部による計時が進んでいることを表示してもよい。
本実施形態では、データの全てをフラッシュＲＯＭ１４に格納しているが、データを分割してその一部をフラッシュＲＯＭ１４に格納し、残りをリフレッシュ動作が必要なＤＲＡＭに格納してもよい。リフレッシュ動作が必要な分、内蔵蓄電池１８が消耗するが、データの一部を格納するだけの容量があればよいので、消耗量を抑制することができる。
図４に、この場合のＵＳＢメモリ１の構成を示す。図１の構成に加え、ＤＲＡＭ２２及びリフレッシュ回路２４が設けられる。パーソナルコンピュータからのデータは２つに分割され、フラッシュＲＯＭ１４とＤＲＡＭ２２に格納される。例えば、フラッシュＲＯＭ１４内でファイルを不連続なクラスタ（セクタ）として配置しておき、そのディレクトリ情報とＦＡＴ情報をメモリ情報としてＤＲＡＭ２２に格納しておく。ＣＰＵは、ロストタイマ部あるいはエマージェンシタイマ部のいずれかからカウントアップ信号が出力されると、リフレッシュ回路２４によるリフレッシュ動作を停止してＤＲＡＭ２２に格納されたデータを消去する。メモリ管理情報が消去されることでフラッシュＲＯＭ１４に格納されたデータを読み出すことができなくなるため、この構成によってもセキュリティを確保できる。もちろん、ディレクトリ情報とＦＡＴ情報をＤＲＡＭ２２に格納するのではなく、暗号化ＩＣチップを搭載してデータを暗号化して記憶するとともに暗号化キーをＤＲＡＭ２２に格納する、あるいはデータバスの信号線をアドレスの関数として入れ替えたり、反転させたりする制御回路を設け、この情報をＤＲＡＭ２２に格納する、あるいは００ｈ〜ＦＦｈのデータの１対１変換テーブルをＤＲＡＭ２２に格納する、等でもよい。
本実施形態では、フラッシュＲＯＭ１４あるいはＤＲＡＭ２２に格納されたデータを消去することでデータを保護しているが、「データの消去」には無意味なデータを上書きすることで元のデータを破壊する場合、あるいは元のデータを暗号化することで元のデータを解読不能とする場合のいずれも含まれる。要するに、元のデータに何らかの処理を加えて、元のデータが元の形態で存在しない状態にすればよい。
本実施形態では、記憶装置としてＵＳＢメモリ１を例にとり説明したが、本発明はこれに限定されるものではなく例えばＳＤメモリ等にも適用できる。また、情報処理装置もパーソナルコンピュータに限定されるものではなく例えばデジタルカメラやビデオカメラ等にも適用できる。
実施形態の構成図である。 実施形態のＰＣ接続時の処理フローチャートである。 実施形態のＵＳＢメモリ単体時の処理フローチャートである。 他の実施形態の構成図である。
符号の説明
１ ＵＳＢメモリ １０ コントローラ、１２ ＳＲＡＭ、１４ フラッシュＲＯＭ、１６ 認証部、１８ 蓄電池、２０ 外部インタフェース部、２２ ＤＲＡＭ、２４ リフレッシュ回路。

Claims (2)

  1. データを記憶する不揮発性記憶部と、
    第１所定時間を計時する第１タイマ部であって、正規ユーザによる使用終了をトリガとして計時を開始し正規ユーザによる使用開始をトリガとして計時を中止する第１タイマ部と、
    前記第１所定時間よりも短い第２所定時間を計時する第２タイマ部であって、所定の情報処理装置からの正規のユーザによる正規の認証手続きを経た抜取以外の抜取をトリガとして計時を開始し正規ユーザによる使用開始をトリガとして計時を中止する第２タイマ部と、
    前記第１タイマ部による前記第１所定時間の計時、あるいは前記第２タイマ部による前記第２所定時間の計時の少なくともいずれかにより、前記不揮発性記憶部に記憶された前記データを消去する制御部と、
    を有することを特徴とする記憶装置。
  2. データを分割して記憶する不揮発性記憶部及び揮発性記憶部と、
    前記揮発性記憶部をリフレッシュするリフレッシュ部と、
    第１所定時間を計時する第１タイマ部であって、正規ユーザによる使用終了をトリガとして計時を開始し正規ユーザによる使用開始をトリガとして計時を中止する第１タイマ部と、
    前記第１所定時間よりも短い第２所定時間を計時する第２タイマ部であって、所定の情報処理装置からの正規のユーザによる正規の認証手続きを経た抜取以外の抜取をトリガとして計時を開始し正規ユーザによる使用開始をトリガとして計時を中止する第２タイマ部と、
    前記第１タイマ部による前記第１所定時間の計時、あるいは前記第２タイマ部による前記第２所定時間の計時の少なくともいずれかにより、前記リフレッシュ部によるリフレッシュ動作を停止することで前記揮発性記憶部に記憶された前記データを消去する制御部と、
    を有することを特徴とする記憶装置。
JP2007079377A 2007-03-26 2007-03-26 記憶装置 Expired - Fee Related JP4888184B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007079377A JP4888184B2 (ja) 2007-03-26 2007-03-26 記憶装置
US12/053,493 US8332957B2 (en) 2007-03-26 2008-03-21 Storage device
CN2008100876335A CN101276312B (zh) 2007-03-26 2008-03-25 存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007079377A JP4888184B2 (ja) 2007-03-26 2007-03-26 記憶装置

Publications (2)

Publication Number Publication Date
JP2008242603A JP2008242603A (ja) 2008-10-09
JP4888184B2 true JP4888184B2 (ja) 2012-02-29

Family

ID=39796668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007079377A Expired - Fee Related JP4888184B2 (ja) 2007-03-26 2007-03-26 記憶装置

Country Status (3)

Country Link
US (1) US8332957B2 (ja)
JP (1) JP4888184B2 (ja)
CN (1) CN101276312B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011026272A1 (zh) * 2009-09-04 2011-03-10 Sheng Yongxiang 一种usb存储器及其操作方法
US9318178B2 (en) 2010-02-02 2016-04-19 Hitachi, Ltd. Semiconductor storage device and data processing method
JP5499807B2 (ja) * 2010-03-19 2014-05-21 富士通株式会社 情報処理プログラム、情報処理方法及び情報処理装置
US8844025B2 (en) * 2010-03-26 2014-09-23 Hewlett-Packard Development Company, L.P. Storage device access authentication upon resuming from a standby mode of a computing device
JP5587112B2 (ja) * 2010-09-21 2014-09-10 中国電力株式会社 データ保存時間設定機能付き可搬型携帯記憶装置
US9911470B2 (en) 2011-12-15 2018-03-06 Nvidia Corporation Fast-bypass memory circuit
US8601597B2 (en) * 2011-12-29 2013-12-03 Elwha Llc System and method for protecting data stored on a removable data storage device
CN103632712A (zh) * 2012-08-27 2014-03-12 辉达公司 存储单元和存储器
WO2014081719A1 (en) * 2012-11-20 2014-05-30 Peddle Charles I Solid state drive architectures
US11037625B2 (en) * 2012-11-20 2021-06-15 Thstyme Bermuda Limited Solid state drive architectures
US9104891B2 (en) * 2012-12-03 2015-08-11 Imation Corp. Recovering from unexpected flash drive removal
US9685207B2 (en) 2012-12-04 2017-06-20 Nvidia Corporation Sequential access memory with master-slave latch pairs and method of operating
US9094191B2 (en) * 2013-03-14 2015-07-28 Qualcomm Incorporated Master key encryption functions for transmitter-receiver pairing as a countermeasure to thwart key recovery attacks
US10141930B2 (en) 2013-06-04 2018-11-27 Nvidia Corporation Three state latch
JP2015177221A (ja) * 2014-03-13 2015-10-05 オリンパス株式会社 撮像装置、撮像方法、データ記録装置、及びプログラム
JP2015185103A (ja) * 2014-03-26 2015-10-22 ソニー株式会社 記憶装置、情報処理装置、データアクセス方法、およびプログラム
US9952802B2 (en) * 2015-02-20 2018-04-24 Khalifa University of Science and Technology Volatile memory erasure by controlling refreshment of stored data
JP2020038426A (ja) * 2018-09-03 2020-03-12 株式会社日立情報通信エンジニアリング 記憶デバイス及び記憶デバイスの制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4033310B2 (ja) 1997-12-16 2008-01-16 富士通株式会社 情報機器の補助記憶装置及び情報機器
FR2783335B1 (fr) * 1998-09-11 2000-10-13 Thomson Multimedia Sa Procede de chargement de droits de systeme a acces conditionnel et dispositif mettant en oeuvre le procede
US6647505B1 (en) * 2000-06-23 2003-11-11 Unisys Corporation Deletion system and method for removing temporary timer entries having a weight value of zero from a circular queue of sequential fixed timer entries
JP2006059228A (ja) * 2004-08-23 2006-03-02 Nec Commun Syst Ltd 記憶装置およびデータ管理システム
US7661142B2 (en) * 2004-11-22 2010-02-09 Toshiba Corporation System and method for tracking feature usage in a document processing environment
US20060224902A1 (en) * 2005-03-30 2006-10-05 Bolt Thomas B Data management system for removable storage media
US8024809B2 (en) * 2005-04-04 2011-09-20 Research In Motion Limited System and method for deleting confidential information
JP2006334803A (ja) * 2005-05-31 2006-12-14 Konica Minolta Business Technologies Inc 画像処理装置、および、その制御方法
US20090100290A1 (en) * 2005-08-22 2009-04-16 Matsushita Electric Industrial Co., Ltd. Memory controller, nonvolatile memory device, nonvolatile memory system, and data writing method
JP5104619B2 (ja) * 2008-07-24 2012-12-19 富士通株式会社 情報処理装置、情報処理方法、およびプログラム

Also Published As

Publication number Publication date
US20080244737A1 (en) 2008-10-02
JP2008242603A (ja) 2008-10-09
CN101276312A (zh) 2008-10-01
US8332957B2 (en) 2012-12-11
CN101276312B (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
JP4888184B2 (ja) 記憶装置
JP4769861B2 (ja) 電子装置，管理方法および管理プログラム
KR101699998B1 (ko) 일시적 중요정보의 보안 저장
JP4157595B2 (ja) セキュア処理装置、方法、プログラム
JP5505010B2 (ja) 記憶媒体アダプタ及びデータアクセス不能化方法
JP4725111B2 (ja) 不揮発メモリ装置、不揮発メモリシステム、データの消去方法、プログラム及び記録媒体
JP2009037467A (ja) 起動制御方法及び起動制御プログラム並びに画像形成装置
JPWO2007116454A1 (ja) 情報処理装置および電子装置
US9760695B2 (en) Content viewing restriction system
JP2006085360A (ja) リムーバブルメディアにおけるコンテンツの使用期限管理システム及び方法
JP4653497B2 (ja) 携帯記憶装置
KR101551817B1 (ko) 메모리 삭제 방법 및 이를 위한 장치
JP4867927B2 (ja) アクセス制御システム、アクセス制御方法、情報処理装置、及び被アクセス媒体
JP2011048861A (ja) 不揮発メモリ装置、不揮発メモリシステム、データの消去方法、プログラム及び記録媒体
JP2015079525A (ja) 可搬型記憶媒体用アダプタ及びデータアクセス不能化方法
JP2007035136A (ja) 外付けハードディスク記憶装置、外付けハードディスク記憶装置の制御方法および外付けハードディスク記憶装置の制御プログラム
Hasan et al. Full disk encryption: a comparison on data management attributes
JP2018022486A5 (ja)
JP5767657B2 (ja) 不揮発性メモリが記憶するデータを保護する方法およびコンピュータ
JP2011233087A (ja) 記憶装置、制御方法、およびコンピュータプログラム
JP5662600B2 (ja) 可搬型記憶媒体用アダプタ及びデータアクセス不能化方法
JP2009211487A (ja) 情報処理装置、情報処理システム及びプログラム
US20120047582A1 (en) Data deleting method for computer storage device
CN114201768A (zh) 数据保护方法和存储设备
JP2007058652A (ja) ファイル破壊装置、情報処理装置、情報処理方法及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Ref document number: 4888184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees