JP2020038426A - 記憶デバイス及び記憶デバイスの制御方法 - Google Patents

Abstract

【課題】不正な手段でフラッシュメモリデバイスがストレージ装置から持ち出された場合に、情報漏洩を防止することができる記憶デバイス及び記憶デバイスの制御方法を提供する。【解決手段】ストレージ装置１００に搭載される記憶デバイスであって、コントローラ１０１、フラッシュメモリ１０２、インタフェース１１０、バッテリ１１５及び抜去検知回路１１１を備える。抜去検知回路は、ストレージ装置から記憶デバイスを抜去するための命令を検知した場合、フラッシュメモリに格納されるデータの保護を示す値をフラグに設定し、ストレージ装置から記憶デバイスが抜去されたことを検知した場合、フラグの値を参照して、フラッシュメモリに格納されるデータを保護するか否かを判定し、フラッシュメモリに格納されるデータを保護しないと判定された場合、フラッシュメモリに格納されるデータの破壊を指示する命令をコントローラに出力する。【選択図】図１

Description

本発明は、ストレージ装置に搭載される記憶デバイス及びその制御方法に関する。特に、情報漏洩を防止する記憶デバイス及びその制御方法に関する。

近年、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）の代わりに、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）等のフラッシュメモリデバイスを記憶デバイスとして搭載したストレージ装置が普及している。

フラッシュメモリデバイスは、ＨＤＤとは異なった制御方式を採用している。特に、データの消去はブロック単位で行われるとため、フラッシュメモリデバイスは、データが完全に消去されないという特性を有する。したがって、個人情報及び機密情報等の情報がフラッシュメモリデバイスに保存されている場合、当該情報が漏洩するという問題がある。これに対して、特許文献１及び特許文献２に記載の技術が知られている。

特許文献１には、「一括してデータが消去される複数のメモリセルから構成される消去ブロックを複数有する不揮発性半導体記憶装置を用いた記憶媒体のファイルの記録方法において、（ａ）１つの消去ブロックには１つのファイルのみを記録し、又は（ｂ）消去対象のファイルを記録しているメモリセルのビットに対して所定のデータ又はランダムデータを上書きする。」ことが記載されている。

特許文献２には、「ＮＡＮＤ型フラッシュメモリに情報機器のユーザデータを記録するパーティションを設けておくとともに、ＮＡＮＤ型フラッシュメモリデバイスのプロセッサが、ホストから発行された、コマンドコードと前記パーティションの消去対象領域の先頭セクタアドレスとセクタ数からなる消去コマンドを解釈して、前記パーティションに記憶されている全データを消去する。」ことが記載されている。

特開２０１４−０９６１２２号公報 特開２０１０−１７６３９９号公報

特許文献１及び特許文献２に記載の技術は、いずれも、情報漏洩を防止するために、フラッシュメモリデバイスからデータ（ファイル）を消去するための技術を開示している。しかし、いずれの技術も、ストレージ装置からフラッシュメモリデバイスが不正な手段で持ち出された場合の情報漏洩については考慮されていない。すなわち、フラッシュメモリデバイスが不正な手段で持ち出された場合、フラッシュメモリデバイスから削除されていないデータを読み出せるという問題がある。

本発明は、不正な手段によりフラッシュメモリデバイスが持ち出された場合に情報漏洩を防止するフラッシュメモリデバイス及びフラッシュメモリデバイスの制御方法を提供する。

本願において開示される発明の代表的な一例を示せば以下の通りである。すなわち、ストレージ装置に搭載される記憶デバイスであって、コントローラ、フラッシュメモリ、前記ストレージ装置と接続するためのインタフェース、及びバッテリを備え、さらに、前記フラッシュメモリに格納されるデータを保護するか否かを判定する抜去検知部を備え、前記抜去検知部は、前記ストレージ装置から前記記憶デバイスを抜去するための命令を検知した場合、前記フラッシュメモリに格納されるデータの保護を示す値を、前記フラッシュメモリに格納されるデータに対する操作を制御するためのフラグに設定し、前記ストレージ装置から前記記憶デバイスが抜去されたことを検知した場合、前記フラグの値を参照して、前記フラッシュメモリに格納されるデータを保護するか否かを判定し、前記フラッシュメモリに格納されるデータを保護しないと判定された場合、前記フラッシュメモリに格納されるデータの破壊を指示する第一命令を、前記コントローラに出力する。

本発明によれば、不正な手段による記憶デバイス（フラッシュメモリデバイス）の持ち出しが検知された場合、記憶デバイスに格納されるデータを確実に破壊することができる。これによって、情報漏洩を防止できる。

実施例１のストレージ装置の構成の一例を示す図である。 実施例１の抜去検知回路が実行する抜去フラグ管理処理を説明するフローチャートである。 実施例１の抜去検知回路が実行するデータ破壊判定処理を説明するフローチャートである。 実施例１のＡＳＳＰが実行する処理を説明するフローチャートである。 実施例２のストレージ装置の構成の一例を示す図である。 実施例２の抜去検知回路が実行するデータ破壊判定処理を説明するフローチャートである。 実施例２の抜去検知回路が実行する抜去フラグ管理処理を説明するフローチャートである。 実施例２のＡＳＳＰが実行する処理を説明するフローチャートである。

以下、本発明の実施例を、図面を用いて説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。

以下に説明する発明の構成において、同一又は類似する構成又は機能には同一の符号を付し、重複する説明は省略する。

図１は、実施例１のストレージ装置の構成の一例を示す図である。

ストレージ装置１００は、ストレージ装置１００に接続されるホスト計算機（図示省略）に記憶領域を提供する。ストレージ装置１００は、コントローラ１０１、フラッシュメモリデバイス１０２、及び電源１０３を備える。なお、ストレージ装置１００が備えるフラッシュメモリデバイス１０２は二つ以上でもよい。また、ストレージ装置１００は、ネットワークインタフェース、入力装置、及び出力装置を備えてもよい。

コントローラ１０１は、ストレージ装置１００全体を制御する。コントローラ１０１は、図示しない、プロセッサ、メモリ、及びフラッシュメモリデバイス１０２に接続するためのインタフェースを含む。

電源１０３は、コントローラ１０１及びフラッシュメモリデバイス１０２等、ストレージ装置１００が備えるハードウェアに電力を供給する。

フラッシュメモリデバイス１０２は、記憶領域を提供する記憶デバイスである。本実施例のフラッシュメモリデバイス１０２は、ストレージ装置１００の電力をＯＦＦにすることなく着脱可能な形式で搭載されているものとする。例えば、大規模なストレージ装置１００に搭載される記憶デバイスである。

フラッシュメモリデバイス１０２は、インタフェース１１０、抜去検知回路１１１、ＡＳＳＰ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｓｔａｎｄａｒｄ Ｐｒｏｄｕｃｔ）１１２、キャッシュメモリ１１３、フラッシュメモリ１１４、及びバッテリ１１５を有する。

インタフェース１１０は、コントローラ１０１と接続するためのインタフェースである。ＡＳＳＰ１１２は、フラッシュメモリデバイス１０２を制御するコントローラとして機能する集積回路である。なお、ＡＳＳＰ１１２は、フラッシュメモリデバイス１０２の制御を実現するファームウェア（図示省略）を実行する。

キャッシュメモリ１１３は、揮発性の記憶素子から構成される記憶装置であり、一時的にデータを格納するための記憶領域を提供する。キャッシュメモリ１１３は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）である。フラッシュメモリ１１４は、不揮発性の記憶素子から構成される記憶装置であり、データを永続的に格納するための記憶領域を提供する。フラッシュメモリ１１４は、例えば、ＮＡＮＤ型フラッシュメモリである。

本発明は、キャッシュメモリ１１３及びフラッシュメモリ１１４を構成する記憶素子の種類に限定されない。

バッテリ１１５は、フラッシュメモリデバイス１０２がストレージ装置１００から抜去された場合に、フラッシュメモリデバイス１０２が有するハードウェアに電力を供給する。

抜去検知回路１１１は、ストレージ装置１００からのフラッシュメモリデバイス１０２の抜去が正規の手順に基づくものか否かを判定する。抜去検知回路１１１は、フラッシュメモリ１１４に格納されるデータに対する操作を制御するための抜去フラグを管理する。

抜去フラグには、データの保護を示す「ＯＮ」及びデータの破壊を示す「ＯＦＦ」のいずれかが設定される。抜去フラグの初期値は「ＯＦＦ」が設定される。

ここで、図２及び図３を用いて、抜去検知回路１１１が実行する処理の詳細について説明する。

図２は、実施例１の抜去検知回路１１１が実行する抜去フラグ管理処理を説明するフローチャートである。抜去検知回路１１１は、フラッシュメモリデバイス１０２に電源１０３からの電力が供給された場合、すなわち、フラッシュメモリデバイス１０２がストレージ装置１００に接続された場合、以下で説明する処理を開始する。

まず、抜去検知回路１１１は、抜去フラグに「ＯＦＦ」を設定し（ステップＳ１０１）、その後、抜去命令の監視を開始する。

抜去検知回路１１１は、コントローラ１０１によって発行された抜去命令を検知したか否かを判定する（ステップＳ１０２）。

抜去命令は、例えば、フラッシュメモリデバイス１０２のマウントを解除するためのコマンド、又は、ストレージ装置１００及びフラッシュメモリデバイス１０２の間の論理的な接続を解除するためのコマンド等が考えられる。抜去命令として検知するコマンドは予め設定されているものとする。検知するコマンドは任意のタイミングで更新できる。なお、本発明は抜去命令として検知するコマンドの種別に限定されない。

抜去命令を検知していないと判定された場合、抜去検知回路１１１は、抜去命令の監視を継続する。

抜去命令を検知したと判定された場合、抜去検知回路１１１は、抜去フラグに「ＯＮ」を設定し（ステップＳ１０３）、抜去フラグ管理処理を終了する。

なお、フラッシュメモリデバイス１０２がストレージ装置１００から抜去された場合、抜去検知回路１１１は抜去フラグ管理処理を終了する。

図３は、実施例１の抜去検知回路１１１が実行するデータ破壊判定処理を説明するフローチャートである。抜去検知回路１１１は、フラッシュメモリデバイス１０２に電源１０３からの電力が供給された場合、すなわち、フラッシュメモリデバイス１０２がストレージ装置１００に接続された場合、以下で説明する処理を開始する。

抜去検知回路１１１は、ストレージ装置１００からのフラッシュメモリデバイス１０２の抜去を検知したか否かを判定する（ステップＳ２０１）。

例えば、抜去検知回路１１１は、電源１０３からの電力の供給が停止されたことを検知した場合、フラッシュメモリデバイス１０２がストレージ装置１００から抜去されたと判定する。なお、電源１０３からの電力の供給が停止された場合、バッテリ１１５が各ハードウェアへの電力の供給を開始する。

ストレージ装置１００からのフラッシュメモリデバイス１０２の抜去が検知されていないと判定された場合、抜去検知回路１１１は、ストレージ装置１００からのフラッシュメモリデバイス１０２の抜去の監視を継続する。

ストレージ装置１００からのフラッシュメモリデバイス１０２の抜去が検知されたと判定された場合、抜去検知回路１１１はタイマを起動する（ステップＳ２０２）。

当該タイマは、誤操作によるフラッシュメモリデバイス１０２の抜去によって、データが破壊されるのを防止するために設けられている。誤操作としては、例えば、ユーザがコマンドを発行せずにストレージ装置１００からフラッシュメモリデバイス１０２を抜去する操作が考えられる。誤操作によるフラッシュメモリデバイス１０２の抜去を行われた後、ユーザが、すぐに、フラッシュメモリデバイス１０２をストレージ装置１００に再接続した場合にデータが破壊されないように制御する。

次に、抜去検知回路１１１は、ストレージ装置１００へのフラッシュメモリデバイス１０２の再接続を検知したか否かを判定する（ステップＳ２０３）。

例えば、抜去検知回路１１１は、バッテリ１１５を用いた駆動中に、電源１０３からの電力の供給が再開されたことを検知した場合、フラッシュメモリデバイス１０２がストレージ装置１００に再接続されたと判定する。

ストレージ装置１００へのフラッシュメモリデバイス１０２の再接続を検知していないと判定された場合、抜去検知回路１１１はステップＳ２０５に進む。

ストレージ装置１００へのフラッシュメモリデバイス１０２の再接続を検知したと判定された場合、抜去検知回路１１１は、抜去フラグに「ＯＮ」を設定し（ステップＳ２０４）、その後、ステップＳ２０５に進む。

ステップＳ２０３の判定結果がＮＯ又はステップＳ２０４の処理が実行された後、抜去検知回路１１１は、タイマによって計測された経過時間が閾値より大きいか否かを判定する（ステップＳ２０５）。閾値は予め設定されている。なお、閾値は任意のタイミングで更新できる。

経過時間が閾値以下であると判定された場合、抜去検知回路１１１は、ストレージ装置１００へのフラッシュメモリデバイス１０２の再接続の監視を継続する。

経過時間が閾値より大きいと判定された場合、抜去検知回路１１１は、抜去フラグを参照し（ステップＳ２０６）、抜去フラグが「ＯＮ」であるか否かを判定する（ステップＳ２０７）。

抜去フラグが「ＯＮ」であると判定された場合、抜去検知回路１１１は、ＡＳＳＰ１１２にデータ保護命令を発行し（ステップＳ２０８）、データ破壊判定処理を終了する。

抜去フラグが「ＯＦＦ」であると判定された場合、抜去検知回路１１１は、ＡＳＳＰ１１２にデータ破壊命令を発行し（ステップＳ２０９）、データ破壊判定処理を終了する。

なお、誤操作を考慮する必要がない場合、ステップＳ２０２からステップＳ２０５の処理は省略してもよい。

図４は、実施例１のＡＳＳＰ１１２が実行する処理を説明するフローチャートである。ＡＳＳＰ１１２は、フラッシュメモリデバイス１０２に電源１０３からの電力が供給された後、以下で説明する処理を開始する。

ＡＳＳＰ１１２は、抜去検知回路１１１から命令を受信したか否かを判定する（ステップＳ３０１）。

抜去検知回路１１１から命令を受信していないと判定された場合、ＡＳＳＰ１１２は、抜去検知回路１１１から送信される命令の監視を継続する。

抜去検知回路１１１から命令を受信したと判定された場合、ＡＳＳＰ１１２は、受信した命令がデータ破壊命令であるか否かを判定する（ステップＳ３０２）。

受信した命令がデータ破壊命令であると判定された場合、ＡＳＳＰ１１２は、データ破壊処理を実行し（ステップＳ３０３）、その後、処理を終了する。

具体的には、ＡＳＳＰ１１２は、フラッシュメモリ１１４の全記憶領域に対してランダムな値を書き込む。

受信した命令がデータ破壊命令でないと判定された場合、ＡＳＳＰ１１２は、受信した命令がデータ保護命令であるか否かを判定する（ステップＳ３０４）。

受信した命令がデータ保護命令であると判定された場合、ＡＳＳＰ１１２は、キャッシュメモリ１１３にデータが存在するか否かを判定する（ステップＳ３０３）。

キャッシュメモリ１１３にデータが存在しないと判定された場合、ＡＳＳＰ１１２は、処理を終了する。

キャッシュメモリ１１３にデータが存在すると判定された場合、ＡＳＳＰ１１２は、データ保護処理を実行し（ステップＳ３０６）、その後、処理を終了する。

具体的には、ＡＳＳＰ１１２は、キャッシュメモリ１１３に存在するデータをフラッシュメモリ１１４に書き込む。

ステップＳ３０４において、受信した命令がデータ保護命令でないと判定された場合、ＡＳＳＰ１１２は、受信した命令に対応する処理を実行する（ステップＳ３０７）。例えば、ＡＳＳＰ１１２は、フラッシュメモリ１１４からのデータの読出し、又は、フラッシュメモリ１１４へのデータの書込みを行う。ＡＳＳＰ１１２は、処理の実行後、抜去検知回路１１１から送信される命令の監視を継続する。

なお、データ破壊命令及びデータ保護命令は、バッテリ１１５から電力が供給された状態で発行された命令である。したがって、ＡＳＳＰ１１２は、データ破壊処理又はデータ保護処理の実行後に処理を終了する。

なお、抜去検知回路１１１及びＡＳＳＰ１１２は別々のハードウェアとして記載したが、ＡＳＳＰ１１２に抜去検知回路１１１を含めてもよい。また、ＡＳＳＰ１１２が実行するファームウェアに抜去検知回路１１１が有する機能を含めてもよい。

実施例１によれば、ストレージ装置１００から不正な手段によりフラッシュメモリデバイス１０２が抜去された場合に、フラッシュメモリデバイス１０２に格納されるデータが自動的に破壊される。これによって、情報漏洩を防止することができる。

また、バッテリ１１５からの電力の供給時に、キャッシュメモリ１１３に格納されるデータをフラッシュメモリ１１４に書き込むことによって、データの破損及びデータの不整合等を防止することができる。

実施例２では、フラッシュメモリデバイス１０２のハードウェア構成及び処理内容が実施例１と一部異なる。以下、実施例１との差異を中心に実施例２について説明する。

図５は、実施例２のストレージ装置の構成の一例を示す図である。

実施例２のストレージ装置１００が備えるハードウェア構成は実施例１と同一である。実施例２では、フラッシュメモリデバイス１０２のハードウェア構成が異なる。具体的には、実施例２のフラッシュメモリデバイス１０２はバッテリ１１５を含まない。

図６は、実施例２の抜去検知回路１１１が実行するデータ破壊判定処理を説明するフローチャートである。抜去検知回路１１１は、フラッシュメモリデバイス１０２に電源１０３からの電力が供給された場合、すなわち、フラッシュメモリデバイス１０２がストレージ装置１００に接続された場合、以下で説明する処理を開始する。

抜去検知回路１１１は、抜去フラグを参照し（ステップＳ４０１）、抜去フラグが「ＯＮ」であるか否かを判定する（ステップＳ４０２）。

抜去フラグが「ＯＮ」であると判定された場合、抜去検知回路１１１はステップＳ４０４に進む。

抜去フラグが「ＯＦＦ」であると判定された場合、抜去検知回路１１１は、ＡＳＳＰ１１２にデータ破壊命令を発行し（ステップＳ４０３）、その後、ステップＳ４０４に進む。

ステップＳ４０２の判定結果がＹＥＳ又はステップＳ４０３の処理が実行された後、抜去検知回路１１１は、抜去フラグに「ＯＦＦ」を設定し（ステップＳ４０４）、その後、抜去フラグ管理処理を開始する。

図７は、実施例２の抜去検知回路１１１が実行する抜去フラグ管理処理を説明するフローチャートである。

抜去検知回路１１１は、コントローラ１０１によって発行された抜去命令を検知したか否かを判定する（ステップＳ５０１）。ステップＳ５０１の処理はステップＳ１０２と同一である。

抜去命令を検知していないと判定された場合、抜去検知回路１１１は、ステップＳ５０３に進む。

抜去命令を検知したと判定された場合、抜去検知回路１１１は、抜去フラグに「ＯＮ」を設定し（ステップＳ５０２）、その後、ステップＳ５０３に進む。

ステップＳ５０１の判定結果がＮＯ又はステップＳ５０２の処理が実行された後、抜去検知回路１１１は、ストレージ装置１００からのフラッシュメモリデバイス１０２の抜去を検知したか否かを判定する（ステップＳ５０３）。

例えば、抜去検知回路１１１は、電源１０３からの電力の供給が停止されたことを検知した場合、フラッシュメモリデバイス１０２がストレージ装置１００から抜去されたと判定する。なお、実施例２のフラッシュメモリデバイス１０２は、バッテリ１１５を有していないため、電源１０３からの電力の供給が停止すると動作を停止する。

フラッシュメモリデバイス１０２がストレージ装置１００から抜去されたと判定された場合、抜去検知回路１１１は処理を終了する。

フラッシュメモリデバイス１０２がストレージ装置１００から抜去されていないと判定された場合、抜去検知回路１１１は抜去命令の監視を継続する。

図８は、実施例２のＡＳＳＰ１１２が実行する処理を説明するフローチャートである。ＡＳＳＰ１１２は、フラッシュメモリデバイス１０２に電源１０３からの電力が供給された後、以下で説明する処理を開始する。

ＡＳＳＰ１１２は、抜去検知回路１１１から命令を受信したか否かを判定する（ステップＳ６０１）。

抜去検知回路１１１から命令を受信していないと判定された場合、ＡＳＳＰ１１２は、抜去検知回路１１１から送信される命令の監視を継続する。

抜去検知回路１１１から命令を受信したと判定された場合、ＡＳＳＰ１１２は、受信した命令がデータ破壊命令であるか否かを判定する（ステップＳ６０２）。

受信した命令がデータ破壊命令であると判定された場合、ＡＳＳＰ１１２は、データ破壊処理を実行する（ステップＳ６０３）。ステップＳ６０３の処理はステップＳ３０３の処理と同一である。ＡＳＳＰ１１２は、処理の実行後、抜去検知回路１１１から送信される命令の監視を継続する。

受信した命令がデータ破壊命令でないと判定された場合、ＡＳＳＰ１１２は、受信した命令に対応する処理を実行する（ステップＳ６０４）。ステップＳ６０４の処理は、ステップＳ３０７の処理と同一である。ＡＳＳＰ１１２は、処理の実行後、抜去検知回路１１１から送信される命令の監視を継続する。

なお、フラッシュメモリデバイス１０２がストレージ装置１００から抜去された場合、ＡＳＳＰ１１２は処理を終了する。

なお、抜去検知回路１１１及びＡＳＳＰ１１２は別々のハードウェアとして記載したが、ＡＳＳＰ１１２に抜去検知回路１１１を含めてもよい。また、ＡＳＳＰ１１２が実行するファームウェアに抜去検知回路１１１が有する機能を含めてもよい。

実施例２によれば、ＵＳＢメモリ等のバッテリ１１５を有さないフラッシュメモリデバイス１０２についても実施例１と同様の効果を奏することができる。

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。また、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加、削除、置換をすることが可能である。

また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリ、ＨＤＤ及びＳＳＤ等の記憶装置、又は、ＩＣカード、ＳＤカード、及び光ディスク等の記録媒体に置いてもよい。また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。例えば実際にはほとんど全ての構成が相互に接続されていると考えてもよい。

１００ ストレージ装置
１０１ コントローラ
１０２ フラッシュメモリデバイス
１０３ 電源
１１０ インタフェース
１１１ 抜去検知回路
１１２ ＡＳＳＰ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｓｔａｎｄａｒｄ Ｐｒｏｄｕｃｔ）
１１３ キャッシュメモリ
１１４ フラッシュメモリ
１１５ バッテリ

Claims (13)

1. ストレージ装置に搭載される記憶デバイスであって、
   コントローラ、フラッシュメモリ、前記ストレージ装置と接続するためのインタフェース、及びバッテリを備え、
   さらに、前記フラッシュメモリに格納されるデータを保護するか否かを判定する抜去検知部を備え、
   前記抜去検知部は、
   前記ストレージ装置から前記記憶デバイスを抜去するための命令を検知した場合、前記フラッシュメモリに格納されるデータの保護を示す値を、前記フラッシュメモリに格納されるデータに対する操作を制御するためのフラグに設定し、
   前記ストレージ装置から前記記憶デバイスが抜去されたことを検知した場合、前記フラグの値を参照して、前記フラッシュメモリに格納されるデータを保護するか否かを判定し、
   前記フラッシュメモリに格納されるデータを保護しないと判定された場合、前記フラッシュメモリに格納されるデータの破壊を指示する第一命令を、前記コントローラに出力することを特徴とする記憶デバイス。
2. 請求項１に記載の記憶デバイスであって、
   前記コントローラは、前記第一命令を受け付けた場合、前記フラッシュメモリに値を書き込むことによって前記フラッシュメモリに格納されるデータを破壊することを特徴とする記憶デバイス。
3. 請求項２に記載の記憶デバイスであって、
   前記抜去検知部は、
   前記ストレージ装置への再接続を監視するためのタイマを管理し、
   前記記憶デバイスが前記ストレージ装置から抜去されたことを検知した場合、前記タイマを起動し、
   前記タイマによって計測された時間が閾値以下であり、かつ、前記記憶デバイスが前記ストレージ装置に接続されたことを検知した場合、前記フラッシュメモリに格納されるデータの保護を示す値を、前記フラグに設定し、
   前記タイマによって計測された時間が閾値より大きい場合、前記フラグの値を参照することを特徴とする記憶デバイス。
4. 請求項３に記載の記憶デバイスであって、
   一時的にデータを格納するキャッシュメモリを備え、
   前記抜去検知部は、前記フラッシュメモリに格納されるデータを保護すると判定された場合、前記フラッシュメモリに格納されるデータの保護を指示する第二命令を、前記コントローラに出力し、
   前記コントローラは、
   前記第二命令を受け付けた場合、前記キャッシュメモリにデータが格納されているか否かを判定し、
   前記キャッシュメモリにデータが格納されていると判定された場合、前記キャッシュメモリに格納されるデータを前記フラッシュメモリに書き込むことを特徴とする記憶デバイス。
5. 請求項４に記載の記憶デバイスであって、
   前記抜去検知部は、ハードウェア又はソフトウェアを用いて実現されることを特徴とする記憶デバイス。
6. ストレージ装置に搭載される記憶デバイスの制御方法であって、
   前記記憶デバイスは、
   コントローラ、フラッシュメモリ、前記ストレージ装置と接続するためのインタフェース、及びバッテリを有し、
   さらに、前記フラッシュメモリに格納されるデータを保護するか否かを判定する抜去検知部を有し、
   前記記憶デバイスの制御方法は、
   前記抜去検知部が、前記ストレージ装置から前記記憶デバイスを抜去するための命令を検知した場合、前記フラッシュメモリに格納されるデータの保護を示す値を、前記フラッシュメモリに格納されるデータに対する操作を制御するためのフラグに設定する第１のステップと、
   前記ストレージ装置から前記記憶デバイスが抜去されたことを検知した場合、前記抜去検知部が、前記フラグの値を参照して、前記フラッシュメモリに格納されるデータを保護するか否かを判定する第２のステップと、
   前記フラッシュメモリに格納されるデータを保護しないと判定された場合、前記抜去検知部が、前記フラッシュメモリに格納されるデータの破壊を指示する第一命令を、前記コントローラに出力する第３のステップと、を含むことを特徴とする記憶デバイスの制御方法。
7. 請求項６に記載の記憶デバイスの制御方法であって、
   前記第３のステップは、前記コントローラが、前記第一命令を受け付けた場合、前記フラッシュメモリに値を書き込むことによって前記フラッシュメモリに格納されるデータを破壊するステップを含むことを特徴とする記憶デバイスの制御方法。
8. 請求項７に記載の記憶デバイスの制御方法であって、
   前記抜去検知部は、前記ストレージ装置への再接続を監視するためのタイマを管理し、
   前記第２のステップは、
   前記抜去検知部が、前記記憶デバイスが前記ストレージ装置から抜去されたことを検知した場合、前記タイマを起動するステップと、
   前記タイマによって計測された時間が閾値以下であり、かつ、前記記憶デバイスが前記ストレージ装置に接続されたことを検知した場合、前記抜去検知部が、前記フラッシュメモリに格納されるデータの保護を示す値を、前記フラグに設定するステップと、
   前記抜去検知部が、前記タイマによって計測された時間が閾値より大きい場合、前記フラグを参照するステップと、を含むことを特徴とする記憶デバイスの制御方法。
9. 請求項８に記載の記憶デバイスの制御方法であって、
   前記記憶デバイスは、一時的にデータを格納するキャッシュメモリを有し、
   前記抜去検知部は、前記フラッシュメモリに格納されるデータを保護すると判定された場合、前記フラッシュメモリに格納されるデータの保護を指示する第二命令を、前記コントローラに出力し、
   前記コントローラは、
   前記第二命令を受け付けた場合、前記キャッシュメモリにデータが格納されているか否かを判定し、
   前記キャッシュメモリにデータが格納されていると判定された場合、前記キャッシュメモリに格納されるデータを前記フラッシュメモリに書き込むことを特徴とする記憶デバイスの制御方法。
10. 請求項９に記載の記憶デバイスの制御方法であって、
    前記抜去検知部は、ハードウェア又はソフトウェアを用いて実現されることを特徴とする記憶デバイスの制御方法。
11. ストレージ装置に搭載される記憶デバイスであって、
    コントローラ、フラッシュメモリ、及び、前記ストレージ装置と接続するためのインタフェースを備え、
    前記フラッシュメモリに格納されるデータを保護するか否かを判定する抜去検知部を備え、
    前記抜去検知部は、
    前記ストレージ装置から前記記憶デバイスを抜去するための命令を検知した場合、前記フラッシュメモリに格納されるデータの保護を示す値を、前記フラッシュメモリに格納されるデータに対する操作を制御するためのフラグに設定し、
    前記ストレージ装置への前記記憶デバイスの接続を検知した場合、前記フラグの値を参照して、前記フラッシュメモリに格納されるデータを保護するか否かを判定し、
    前記フラッシュメモリに格納されるデータを保護しないと判定された場合、前記フラッシュメモリに格納されるデータの破壊を指示する命令を、前記コントローラに出力することを特徴とする記憶デバイス。
12. 請求項１１に記載の記憶デバイスであって、
    前記コントローラは、前記命令を受け付けた場合、前記フラッシュメモリにランダムな値を書き込むことによって前記フラッシュメモリに格納されるデータを破壊することを特徴とする記憶デバイス。
13. 請求項１２に記載の記憶デバイスであって、
    前記抜去検知部は、前記コントローラ、前記コントローラに接続される回路、又は、前記コントローラが実行するプログラムを用いて実現されることを特徴とする記憶デバイス。

Images