JP4887079B2 - 光電変換膜積層型固体撮像素子 - Google Patents

Description

本発明は、半導体基板の上に積層した光電変換膜で３原色のうちの１色の入射光を受光し光電変換膜を透過した残り２色の入射光の各々を半導体基板に形成した光電変換素子（フォトダイオード）で受光する光電変換膜積層型固体撮像素子に係り、特に、ノイズ（雑音）の少ない良好な画質のカラー画像を撮像することが可能な光電変換膜積層型固体撮像素子に関する。

ＣＭＯＳ型イメージセンサに代表される単板式カラー固体撮像素子では、半導体基板上に配列形成された多数の光電変換画素の上に３種または４種の色フィルタをモザイク状に配置している。これにより、各画素から色フィルタに対応した色信号が出力され、これ等の色信号を信号処理することでカラー画像が生成される。

しかし、モザイク状に色フィルタを配列したカラー固体撮像素子は、原色の色フィルタの場合、およそ入射光の２／３が色フィルタで吸収されてしまうため、光利用効率が悪く、感度が低いという問題がある。また、各画素で１色の色信号しか得られないため、解像度も悪く、特に、偽色が目立つという問題もある。

そこで、斯かる問題を克服するために、信号読出回路が形成された半導体基板の上に３層の光電変換膜を積層する構造の撮像素子が研究・開発されている（例えば、下記の特許文献１，２）。この撮像素子は、例えば、光入射面から順次、青（Ｂ），緑（Ｇ），赤（Ｒ）の光に対して信号電荷（電子or正孔）を発生する光電変換膜を重ねた画素構造を備え、しかも各画素毎に、各光電変換膜で光発生した信号電荷を独立に読み出すことができる信号読出回路が設けられる。

斯かる構造の撮像素子の場合、入射光が殆ど光電変換されて読み出され、可視光の利用効率は１００％に近く、しかも各画素でＲ，Ｇ，Ｂの３色の色信号が得られるため、高感度で、高解像度（偽色が目立たない）の良好な画像が生成できる。

また、下記特許文献３に記載された撮像素子では、シリコン基板内に光信号を検出する３重のウエル（フォトダイオード）を設け、シリコン基板の深さの違いにより、分光感度の異なる信号（表面からＢ（青）、Ｇ（緑）、Ｒ（赤）の波長にピークを持つ）を得るようになっている。これは、入射光のシリコン基板内への侵入距離が波長に依存することを利用している。この撮像素子も、特許文献１，２に記載された撮像素子と同様に、高感度で、高解像度（偽色が目立たない）の良好な画像を得ることができる。

しかし、特許文献１，２に記載された撮像素子は、３層の光電変換膜を半導体基板の上に順に積層し、且つ、各光電変換膜で発生したＲ，Ｇ，Ｂ毎の信号電荷を夫々半導体基板に形成した信号読出回路に接続する縦配線を形成する必要があり、その製造は難しく、製造歩留まりが低いためコストが嵩んでしまうという問題がある。

一方、特許文献３に記載された撮像素子は、青色光は最浅部のフォトダイオード、赤色光は最深部のフォトダイオード、緑色光は中間部のフォトダイオードで検出する構造になっているが、例えば最浅部のフォトダイオードでは緑色光や赤色光によっても光電荷が発生してしまうため、Ｒ信号，Ｇ信号，Ｂ信号の分光感度特性の分離が十分でない。そこで、真のＲ信号，Ｇ信号，Ｂ信号を得るために、各フォトダイオードからの出力信号を加減算処理する必要が生じ、演算負荷が高く、また、この加減算処理によって画像信号のＳ／Ｎが低下してしまうという問題が生じる。

前述した特許文献１，２，３記載の撮像素子の各問題点を改善するものとして、特許文献４記載の撮像素子が提案されている。この撮像素子は、特許文献１，２記載の撮像素子と特許文献３記載の撮像素子のハイブッリド型となっており、その構造は、緑（Ｇ）に感度を持つ光電変換膜を１層だけ半導体基板の上に積層し、光電変換膜を透過した青（Ｂ）と赤（Ｒ）の入射光は、従来のイメージセンサと同様に、半導体基板の深さ方向に形成した２つのフォトダイオードで受光する構造になっている。

光電変換膜が１層で済むため、製造工程が簡単になり、コストアップや歩留り低下を避けることができる。また、光電変換膜で緑色光が吸収されるため、半導体基板内の青色用と赤色用の各フォトダイオードの分光感度特性の分離が改善され、色再現性が良好になると共にＳ／Ｎも改善される。

特表２００２−５０２１２０号公報 特開２００２−８３９４６号公報 特表２００２−５１３１４５号公報 特開２００３−３３２５５１号公報

半導体基板の深さ方向に青色検出用のフォトダイオード（光電変換素子：以下、Ｂ画素という。）と赤色検出用のフォトダイオード（光電変換素子：以下、Ｒ画素という。）とを設け、半導体基板の表面上部に緑色検出用の光電変換膜（以下、Ｇ画素という。）を積層したハイブリッド型のカラー固体撮像素子では、基板に２次元アレイ状に配列形成された多数の単位画素の各々が、図１１に示す様にＲ画素１，Ｂ画素２，Ｇ画素３を備えるため、各色の信号を夫々外部に読み出す信号読出回路４，５，６も単位画素毎に３つづつ必要になる。

使用する信号読出回路としては、従来のＣＭＯＳ型イメージセンサで用いられている周知の信号読出回路をそのまま利用できる。この信号読出回路はトランジスタで構成され、図１２（ａ）に示す３個のトランジスタ（出力トランジスタ１１，行選択トランジスタ１２，リセットトランジスタ１３）で構成するもの（以下、３トランジスタという。）と、図１２（ｂ）に示す４個のトランジスタ（出力トランジスタ１１，行選択トランジスタ１２，リセットトランジスタ１３，読出トランジスタ１４）で構成するもの（以下、４トランジスタという。）とがある。

３トランジスタの信号読出回路を採用すると、単位画素毎に９個のトランジスタが必要となり、４トランジスタの信号読出回路を採用すると、単位画素毎に１２個のトランジスタが必要となる。トランジスタは半導体基板上に製造するため、トランジスタ数が多いと、同じ半導体基板上に設けるＢ画素，Ｒ画素の受光面積が小さくなってしまい、感度低下や飽和出力電圧の低下を引き起こし、画質を低下させる。従って、３トランジスタの信号読出回路を採用した方が面積的に有利になるが、４トランジスタの信号読出回路は、相関二重サンプリング処理によってランダム雑音を低減することができるという利点がある。

しかしながら、ハイブリッド型のカラー固体撮像素子に設ける信号読出回路を４トランジスタ構成にすると、光電変換膜で発生した信号電荷量に応じた色信号を完全に読み出すことができなくなる虞がある。この場合、残像が発生し、撮像画像の画質を劣化させてしまうという問題が生じる。

これに対し、面積的に有利な３トランジスタ構成を採用すると、ランダム雑音（主にｋＴＣ雑音）を含むリセット雑音が大きくなり、被写体画像の画質を劣化させてしまうという問題が生じる。

本発明の目的は、画質の良好なカラー画像を撮像することができるハイブリッド型の光電変換膜積層型固体撮像素子を提供することにある。

本発明の別の目的は、残像を発生させずに、また、ランダム雑音の低減も図ることができるハイブリッド型の光電変換膜積層型固体撮像素子を提供することにある。

本発明の更に別の目的は、トランジスタ数を減少させ半導体基板に設ける画素の受光面積を広げることができるハイブリッド型の光電変換膜積層型固体撮像素子を提供することにある。

本発明の光電変換膜積層型固体撮像素子は、複数の単位画素が半導体基板の表面部に二次元アレイ状に配列形成され、各単位画素が３原色の第１色，第２色，第３色の各入射光量を夫々検出する第１色画素，第２色画素，第３色画素で構成され、前記第１色画素が前記半導体基板の表面部に積層された光電変換膜で構成され、前記第２色画素及び前記第３色画素の夫々が前記半導体基板表面部に形成されたフォトダイオードで構成され、前記第１色画素，第２色画素，第３色画素の各検出信号が前記半導体基板に前記単位画素毎に設けられた信号読出回路によって読み出される光電変換膜積層型固体撮像素子において、前記第１色画素の検出信号を読み出す信号読出回路をリセットトランジスタと行選択トランジスタと出力トランジスタの３トランジスタで構成される信号読出回路とし、前記第２色画素の検出信号を読み出す信号読出回路及び前記第３色画素の検出信号を読み出す信号読出回路を読出トランジスタとリセットトランジスタと行選択トランジスタと出力トランジスタの４トランジスタで構成される信号読出回路としたことを特徴とする。

本発明の光電変換膜積層型固体撮像素子は、前記第２色画素の検出信号を読み出す前記信号読出回路の構成トランジスタのうち前記読出トランジスタを除く３トランジスタが、前記第３色画素の検出信号を読み出す前記信号読出回路の構成トランジスタのうち前記読出トランジスタを除く３トランジスタと共用され、該２つの読出トランジスタが異なるタイミングでオンオフされる構成としたことを特徴とする。

本発明の光電変換膜積層型固体撮像素子の前記半導体基板には、前記第１色画素の検出信号を読み出す信号読出回路の出力信号を信号処理して出力する第１の信号処理部と、前記第２色画素，第３色画素の各検出信号を読み出す信号読出回路の出力信号を信号処理して出力する第２の信号処理部とが設けられることを特徴とする。

本発明の光電変換膜積層型固体撮像素子の前記半導体基板には、前記第１の信号処理部の出力信号と前記第２の信号処理部の出力信号とを合成してから撮像素子外部に出力する合成部が設けられていることを特徴とする。

本発明の光電変換膜積層型固体撮像素子の前記半導体基板には、前記第１色画素の検出信号を読み出す信号読出回路の出力信号と、前記第２色画素，第３色画素の検出信号を読み出す信号読出回路の出力信号とを切替選択し、切替選択して取り込んだ前記出力信号を信号処理して出力する信号処理部を備えることを特徴とする。

本発明の光電変換膜積層型固体撮像素子は、前記第１色画素の検出信号を読み出す前記信号読出回路の出力信号を取り込む前記信号処理部の入力段にサンプルホールド回路を設け、前記第２色画素，第３色画素の検出信号を読み出す前記信号読出回路の出力信号を取り込む前記信号処理部の入力段に相関二重サンプリング回路を設けたことを特徴とする。

本発明の光電変換膜積層型固体撮像素子は、前記サンプルホールド回路は、入力信号をクランプするクランプ回路及び該クランプ回路の出力をサンプルホールドするサンプルホールド回路で構成される相関二重サンプリング回路の前記クランプ回路にバイパス回路を付加することで構成されることを特徴とする。

本発明の光電変換膜積層型固体撮像素子は、前記第１色画素の検出信号を前記信号読出回路から前記信号処理部に読み出した後、次の第１色画素の検出信号が読み出される前に、該信号読出回路からリセット雑音信号を該信号処理部に読み出すことを特徴とする。

本発明の光電変換膜積層型固体撮像素子は、前記４トランジスタ構成の前記信号読出回路のうち前記行選択トランジスタが省略され、電源端子と出力線との間に接続された前記出力トランジスタのゲートが前記読出トランジスタに接続され、該ゲートと前記電源端子との間に前記リセットトランジスタが接続されることで信号読出回路が構成され、前記電源端子をグラウンド電圧または低電圧に設定して前記リセットトランジスタにリセット信号を印加することで前記出力トランジスタを非導通状態に維持し該信号読出回路を非動作状態とし、前記電源端子を高電圧に設定して前記リセットトランジスタにリセット信号を印加することで前記出力トランジスタを導通させ該信号読出回路を動作状態にすることを特徴とする。
また、本発明の光電変換膜積層型固体撮像素子は、前記４トランジスタ構成の前記信号読出回路のうち前記行選択トランジスタが省略され、電源端子と出力線との間に接続された前記出力トランジスタのゲートが前記読出トランジスタに接続され、該ゲートと前記出力線との間に前記リセットトランジスタが接続されることで信号読出回路が構成され、前記出力線の電圧をグラウンド電圧または低電圧に設定して前記リセットトランジスタにリセット信号を印加することで前記出力トランジスタを非導通状態に維持し該信号読出回路を非動作状態とし、前記出力線の電圧を高電圧に設定して前記リセットトランジスタにリセット信号を印加することで前記出力トランジスタを導通させ該信号読出回路を動作状態にすることを特徴とする。

本発明の光電変換膜積層型固体撮像素子は、前記光電変換膜が透明な画素電極膜と対向電極膜に挟まれた単層有機半導体構造または多層有機半導体構造でなることを特徴とする。

本発明の光電変換膜積層型固体撮像素子は、前記第２色画素を構成する前記フォトダイオードと前記第３色画素を構成する前記フォトダイオードとが半導体基板の深さ方向に離間して設けられることを特徴とする。

本発明の光電変換膜積層型固体撮像素子は、前記第１色画素，第２色画素，第３色画素が夫々入射光量を電子量として検出することを特徴とする。

本発明の光電変換膜積層型固体撮像素子は、前記第１色画素が入射光量を正孔量で検出し、前記第２色画素と前記第３色画素が入射光量を電子量で検出することを特徴とする。

本発明の光電変換膜積層型固体撮像素子は、前記信号処理部の出力信号がアナログ信号であることを特徴とする。

本発明の光電変換膜積層型固体撮像素子は、前記信号処理部の出力信号がデジタル信号であることを特徴とする。

本発明の光電変換膜積層型固体撮像素子は、前記第１色が緑色であり、前記第２色が青色であり、前記第３色が赤色であることを特徴とする。

本発明によれば、残像が少なく良好な画質のカラー画像を撮像できるハイブリッド型の光電変換膜積層型固体撮像素子を提供可能となる。

以下、本発明の一実施形態について、図面を参照して説明する。

（第１実施形態）
図１は、本発明の第１実施形態に係るハイブリッド型の光電変換膜積層型カラー固体撮像素子の表面模式図である。この光電変換膜積層型固体撮像素子２０は、半導体基板２１に複数の単位画素２２が正方格子状に配列形成され、半導体基板２１の上辺部と下辺部には、夫々、行方向走査読出部を含む出力信号処理部２３，２４が設けられ、半導体基板２１の左辺部には列方向走査制御部２５が設けられている。本実施形態では、出力信号処理部２３が赤色（Ｒ）信号と青色（Ｂ）信号を担当し、出力信号処理部２４が緑色（Ｇ）信号を担当する。

単位画素２２と出力信号処理部２３とは列信号線２６により接続され、単位画素２２と出力信号処理部２４とは列信号線２７により接続される。単位画素２２と列方向走査制御部２５とは、４本の信号線２８，２９，３０，３１により接続される。信号線２８，２９は読出信号線であり、信号線３０はリセット信号線であり、信号線３１は行選択信号線である。

半導体基板２１の右辺部には合成部３２が設けられ、この合成部３２が、２つの出力信号処理部２３，２４の出力を合成し、外部に出力する。

図２は、図１に示す単位画素の概念図である。ｎ型半導体基板２１の表面部にはｐウェル層３５が形成され、ｐウェル層３５中の深部と浅部に夫々ｎ領域層３６，３７が形成される。ｎ領域層３６とｎ領域層３７は、ｐ領域層３８を挟んで離間され、ｎ領域層３７の最表面には、暗電流抑制用のｐ型高濃度不純物表面層３９が設けられる。

半導体基板２１の表面深部に設けられたｎ領域層３６と、上下のｐ領域層３８，ウェル層３５との間でｐｎ接合即ちフォトダイオードが構成され、表面深部にまで浸入してきた長波長の主として赤色光の光量に応じた信号電荷（この例では電子）がｎ領域層３６に蓄積される。即ち、このフォトダイオードがＲ画素を構成する。

半導体基板２１の表面浅部に設けられたｎ領域層３７と上下のｐ型高濃度不純物表面層３９，ｐ領域層３８との間でｐｎ接合即ちフォトダイオードが構成され、表面深部にまで浸入できず浅部で吸収されてしまう短波長の主として青色光の光量に応じた信号電荷（この例では電子）がｎ領域層３７に蓄積される。即ち、このフォトダイオードがＢ画素を構成する。

半導体基板２１の表面には、透明な絶縁膜４１が積層され、この絶縁層４１の上に、単位画素毎に区画された透明な画素電極膜４２が積層され、画素電極膜４２の上に、中間波長の主として緑色光に感度を有する光電変換膜４３が積層され、光電変換膜４３の上に、各単位画素共通に設けられる透明な対向電極膜４４が設けられ、最表面に透明な保護膜（絶縁膜）４５が積層される。

透明な電極膜４２，４４は、光吸収が少ない材料で形成される。これは薄い金属薄膜でも良く、また、ＩＴＯ等の金属化合物薄膜でも良い。対向電極膜４４は、各単位画素共通に１枚構成としても良く、また、画素毎に区画して設けたり、単位画素列毎，単位画素行毎に区画して設けても良いが、対向電極膜４４に１つの共通電位が印加できるように配線する。

光電変換膜４３は、単層膜構造でも多層膜構造でも良く、緑色光に感度を有する有機半導体や有機色素を含む有機材料等で構成される。この光電変換膜４３は、受光した緑色光の光量に応じた光電荷（電子―正孔対）を発生し、Ｇ画素を構成する。

本実施形態の光電変換膜積層型カラー固体撮像素子は、Ｇ画素が検出した信号電荷（この例では電子）に応じた信号を、３トランジスタ構成の信号読出回路５０で読み出し、Ｒ画素及びＢ画素が検出した信号電荷（この例では電子）に応じた信号を、４トランジスタ構成の信号読出回路５１で読み出す構成としている。

しかも本実施形態では、トランジスタ数を減少させるために、Ｒ画素用の信号読出回路とＢ画素用の信号読出回路を共用する構成としているため、信号読出回路５１は単位画素１つで５個のトランジスタを持ち、信号読出回路５０と合わせると、単位画素１つに設けるトランジスタ数は「８」となっている。尚、面積的に余裕があれば、Ｒ画素用の信号読出回路とＢ画素用の信号読出回路を共用しない構成としても良い。

図２では、信号読出回路を回路図で示しているが、信号読出回路を構成する各ＭＯＳトランジスタは、半導体基板２１のｐウェル層３５上に形成される。また、図２では図示を省略しているが、画素電極膜４２から流れ出たＧ信号電荷は、半導体基板２１上に形成された不純物領域でなる電荷蓄積部に蓄積され、この電荷蓄積部の蓄積電荷を、３トランジスタ構成の信号読出回路が読み出す。この電荷蓄積部や信号読出回路は、遮光膜に覆われた部分に形成される。

Ｇ画素用に設けられた信号読出回路５０は、図１２（ｂ）に示す回路と同じであり、出力トランジスタ１１と行選択トランジスタ１２とリセットトランジスタ１３を備える。

直流電源端子４８と列信号線２７との間に出力トランジスタ１１と行選択トランジスタ１２が直列に接続され、出力トランジスタ１１のゲートがＧ画素の上述した電荷蓄積部を介して画素電極膜４４に接続され、行選択トランジスタ１２のゲートが行選択信号線３１に接続される。リセットトランジスタ１３は直流電源端子４８と出力トランジスタ１１のゲートとの間に設けられ、リセット信号線３０にリセットトランジスタ１３のゲートが接続される。

信号読出回路５１は、３トランジスタ構成部分（出力トランジスタ１１，行選択トランジスタ１２，リセットトランジスタ１３）は信号読出回路５０と同じであり、直流電源端子４８と列信号線２６との間に出力トランジスタ１１と行選択トランジスタ１２が直列に接続され、行選択トランジスタ１２のゲートが行選択信号線３１に接続される。リセットトランジスタ１３は直流電源端子４８と出力トランジスタ１１のゲートとの間に設けられ、リセット信号線３０にリセットトランジスタ１３のゲートが接続される。

出力トランジスタ１１のゲートと、Ｒ画素（ｎ領域層３６）との間に両者間の接続をオンオフするスイッチ手段としての読出トランジスタ１４Ｒが接続され、この読出トランジスタ１４Ｒのゲートが読出信号線２９に接続される。即ち、トランジスタ１４Ｒ，１１，１２，１３で、Ｒ画素用の４トランジスタ構成の信号読出回路となる。

また、出力トランジスタ１１のゲートと、Ｂ画素（ｎ領域層３７）との間に両者間の接続をオンオフするスイッチ手段としての読出トランジスタ１４Ｂが接続され、この読出トランジスタ１４Ｂのゲートが読出信号線２８に接続される。即ち、トランジスタ１４Ｂ，１１，１２，１３で、Ｂ画素用の４トランジスタ構成の信号読出回路となる。

図３は、出力信号処理部２４の構成図である。出力信号処理部２３の構成も同じである。この出力信号処理部２４は、各列信号線２７（出力信号処理部２３の場合は列信号線２６）に接続され列信号線２７対応に設けられた相関二重サンプリング回路５４と、各相関二重サンプリング回路５４に接続された行方向走査読出部５５と、行方向走査読出部５５の出力端に設けられ画像信号を図１の合成部３２に出力する出力部５６とを備える。

相関二重サンプリング回路５４は、列信号線２７上の信号をクランプするクランプ回路５７と、クランプ回路５７の出力をホールドするサンプルホールド回路５８とを備える。

斯かる構成の光電変換膜積層型カラー固体撮像素子に被写体からの光が入射すると、入射光の内の緑色光が光電変換膜４３に吸収され、光電変換膜４３内に信号電荷（光電変換膜内に電子―正孔対が発生し、この実施形態では電子を信号電荷としている。）が発生する。画素電極膜４２と共通電極膜４４との間に電圧を印加し光電変換膜４３内に所要の電界を形成しておくと、信号電荷はこの電界に沿って速やかに画素電極膜４２に移動し、上述した電荷蓄積部に移動し蓄積されると共に、信号読出回路５０の出力トランジスタ１１のゲート部分にも流れ込み蓄積される。

光電変換膜４３を透過した赤色光と青色光の混合光が半導体基板２１に入射することになる。混合光のうち青色光は主に半導体基板表面の浅部で吸収され、発生した信号電荷（電子）はｎ領域層３７に蓄積される。

混合光のうちの赤色光は半導体基板２１の表面深部にまで浸入して吸収され、発生した信号電荷（電子）はｎ領域層３６に蓄積される。

図１の列方向走査制御部２５は、単位画素行を選択する行選択信号を信号線３１に出力する。これにより、選択された単位画素行の各信号読出回路５０，５１の行選択トランジスタ１２がオン状態（導通状態）になる。以下、信号読出回路５０，５１による夫々の信号読出が並列に行われる。

Ｇ画素用の信号読出回路５０では、出力トランジスタ１１のゲートにＧ画素により信号電荷が印加されており、出力トランジスタ１１はこの信号電荷量に応じた電圧値信号を発生する。行選択トランジスタ１２がオン状態になると、この電圧値信号が列信号線２７にＧ画像信号として出力される。このＧ画像信号には、１フレーム前のリセット雑音が重畳されている。

次に、列方向走査制御部２５がリセット信号線３０にリセット信号を出力すると、リセット雑音信号が列信号線２７に出力される。また、リセットトランジスタ１３が導通状態となるため、出力トランジスタ１１のゲートに印加されているＧ信号電荷が、リセットトランジスタ１３を介して直流電源側に廃棄され、次フレーム画像の撮像待ち状態となる。

出力信号処理部２４の相関二重サンプリング回路５４は、Ｇ画像信号とリセット雑音信号の減算（相関二重サンプリング処理）を含む信号処理を行い、行方向走査読出部５５の制御により、当該単位画素行における各Ｇ画素が検出したＧ画像信号が図１に示す合成部３２に出力される。相関二重サンプリング回路５４の減算処理（相関二重サンプリング処理）により、信号読出回路５０のオフセット電圧変動等の固定パターン雑音が低減される。

但し、この実施形態では、Ｇ画像信号に含まれるランダム雑音（リセット雑音）とリセット雑音信号に含まれるランダム雑音との間に１フレームのズレがあるため、このランダム雑音を減算処理（相関二重サンプリング処理）で低減することができない。このランダム雑音を低減する実施形態（第３実施形態）については後述する。

信号読出回路５１では、Ｂ画像信号を読み出してからＲ画像信号を読み出す。あるいは逆に、Ｒ画像信号を読み出してからＢ画像信号を読み出す構成でも良い。

先ず、列方向走査制御部２５から行選択信号が信号線３１に出力されて行選択トランジスタ１２が導通状態になる。次に、列方向走査制御部２５からリセット信号線３０にリセット信号が出力され、リセットトランジスタ１３が導通状態となる。このとき、列信号線２６には、リセット雑音信号が出力される。また、出力トランジスタ１１のゲートに印加されている残存電荷は、リセットトランジスタ１３を介して直流電源側に廃棄される。

列方向走査制御部２５から信号線２８に読出信号が出力されると、読出トランジスタ１４Ｂがオン状態（導通状態）となる。このとき、信号線２９には読出信号は出力されないため、読出トランジスタ１４Ｒはオフ状態（遮断状態）となっている。

読出トランジスタ１４Ｂがオンになると、ｎ領域層３７と出力トランジスタ１１のゲートとが接続され、出力トランジスタ１１は、ｎ領域層３７の蓄積電荷量に応じた電圧値信号を発生する。出力トランジスタ１１が発生した電圧値信号はＢ画像信号として列信号線２６に出力される。このＢ画像信号には、直前のリセット雑音が重畳されている。

出力信号処理部２３の相関二重サンプリング回路５４は、列信号線２６に出力されたリセット雑音信号と、リセット雑音信号が重畳されたＢ画像信号とを取り込み、減算（相関二重サンプリング処理）を含む信号処理を行う。この相関二重サンプリング回路５４の減算処理（相関二重サンプリング処理）により、固定パターン雑音とランダム雑音が低減される。

出力信号処理部２３の行方向走査読出部５５の制御により、当該単位画素行における各Ｂ画素が検出したＢ画像信号が、図１に示す合成部３２に出力される。

次に、列方向走査制御部２５からリセット信号が出力されると、出力トランジスタ１１のゲートに印加されている電荷がリセットトランジスタ１３を介して直流電源側に廃棄され、また、列信号線２６にはリセット雑音信号が出力される。そして次に、読出信号線２８にオフ信号，読出信号線２９にオン信号が出力され、読出トランジスタ１４Ｂがオフ，読出トランジスタ１４Ｒがオンとなる。これにより、リセット雑音信号が重畳されたＲ画像信号が列信号線２６に出力される。

出力信号処理部２３では、上記と同様にして相関二重サンプリング処理が行われ、固定パターン雑音とランダム雑音が低減される。そして、行方向走査読出部５５の制御により、当該単位画素行における各Ｒ画素が検出したＲ画像信号が、図１に示す合成部３２に出力される。

合成部３２は、出力信号処理部２３，２４から取り込んだＲ，Ｇ，Ｂの各画像信号を合成し、外部回路に出力する。以上の動作を、読出対象とする単位画素行を切り替える毎に行うことで、１画面を構成するカラー画像信号が出力される。

この様に、本実施形態によれば、光電変換膜による画素（Ｇ画素）の信号読出回路を３トランジスタ構成としたため、４トランジスタ構成を採用した場合に比較して、光電変換膜４３や画素電極膜４２，図示しない電荷蓄積部等に残留する電荷が少なくなり、Ｇ画像の残像が抑制され画質劣化が低減される。

また、本実施形態では、半導体基板に形成したフォトダイオードによる画素（Ｒ画素，Ｂ画素）からの信号電荷の読み出しを４トランジスタ構成としたため、３トランジスタ構成より雑音を低減することができ、Ｒ画像，Ｂ画像の画質向上を図ることが可能となる。

また、本実施形態では、Ｒ画素，Ｂ画素の信号を読み出す信号読出回路の共用化を図ったため、必要となるトランジスタ数が減少し、更に、出力信号処理部２３に設ける相関二重サンプリング回路もＲ画素用，Ｂ画素用で共用可能となり、カラー固体撮像素子２０のチップサイズを小さくすることが可能となる。

相関二重サンプリング回路５４は、アナログ回路であり、大容量の容量素子（キャパシタ）やアンプ等からなるため、半導体チップ内に大きな面積を占め、アナログ回路の共用は使用面積削減に効果的である。また、本実施形態では、必要となるトランジスタ数も少なくなるため、Ｒ画素用，Ｂ画素用のフォトダイオードの受光面積を大きくすることができ、感度向上を図ることができ、また、飽和出力電圧の低下も抑制可能となる。

（第２実施形態）
図４は、本発明の第２の実施形態に係る光電変換膜積層型カラー固体撮像素子６０の表面模式図である。第１の実施形態と同一構成部材には同一符号を付してその説明は省略する。

本実施形態では、図１に示す第１の実施形態の２つの出力信号処理部２３，２４の共用化を図り、１つの出力信号処理部６１を設けたことを特徴とする。単位画素２２の断面構造及び信号読出回路の回路構成は、図２に示す実施形態と同じである。各単位画素２２と出力信号処理部６１とは、列信号線２６，２７で接続されている。

図５は、本実施形態に係る出力信号処理部６１の構成図である。本実施形態では、１つの相関二重サンプリング回路５４に、単位画素２２から出力される２本の列信号線２６，２７を接続するため、列信号線２６，２７の一方を切替選択して相関二重サンプリング回路５４に接続するスイッチ回路６２が設けられている。

本実施形態の光電変換膜積層型カラー固体撮像素子でカラー画像信号を読み出す場合には、例えば次の順序で読み出す。先ず、読出対象とする単位画素行の各行選択トランジスタが導通状態となると共に各スイッチ回路６２が列信号線２７（Ｇ信号側）を選択する。これにより、Ｇ画素の信号電荷に対応したＧ信号（画像信号）が列信号線２７に読み出され、出力信号処理部６１に取り込まれる。

次に、リセット信号がリセット信号線に印加されると、Ｇ画素のリセット雑音信号が列信号線２７に出力され、出力信号処理部６１に取り込まれる。出力信号処理部６１は、相関二重サンプリング回路５４で画像信号とリセット雑音信号の減算（相関二重サンプリング処理）を含む信号処理を行い、Ｇ信号に応じた出力信号を順次出力する。

第１の実施形態と同様に、相関二重サンプリング回路５４の減算処理（相関二重サンプリング処理）では、固定パターン雑音は低減できるが、ランダム雑音は低減できない。

次に、スイッチ回路６２を切り替え、列信号線２６を出力信号処理部６１に接続する。リセット信号をリセット信号線に印加すると、Ｂ画素のリセット雑音信号が列信号線２６に出力される。Ｂ画素に読出信号を印加すると、Ｂ画素の信号電荷に対応したＢ信号（画像信号）が列信号線２６に出力される。

出力信号処理部６１は、相関二重サンプリング回路５４でリセット雑音信号と画像信号の減算（相関二重サンプリング処理）を含む信号処理を行い、Ｂ信号に応じた出力信号を順次出力する。相関二重サンプリング回路の減算処理（相関二重サンプリング処理）は、固定パターン雑音とランダム雑音を低減することができる。Ｒ画素に対してもＢ画素と同じ動作を行うことにより、Ｒ信号に応じた合成出力信号が順次出力される。

読出対象とする単位画素行を切り替えながら、同様な動作を繰り返すことで、全単位画素のＲ，Ｇ，Ｂ画素の各信号を読み出す。尚、当然のことながら、Ｒ信号とＢ信号の読出順序は入れ替えても良い。

本実施形態の光電変換膜積層型カラー固体撮像素子は、第１実施形態と比較して、大面積が必要となる出力信号処理部を１つに共用化したため、チップ面積を更に小さくでき、撮像素子のコスト削減を図ることが可能となる。

（第３実施形態）
図６は、本発明の第３実施形態に係る光電変換膜積層型カラー固体撮像素子の出力信号処理部の要部構成図である。本実施形態の光電変換膜積層型カラー固体撮像素子の全体の構成及び断面構成等は、図４，図２に示す第２実施形態と同様であるため、その詳細については説明を省略する。

本実施形態の出力信号処理部におけるアナログ回路ユニット部分は、図５で説明したスイッチ回路６２と、サンプリング回路５４とで構成されるが、サンプリング回路５４を構成するクランプ回路５７とサンプルホールド回路５８のうちクランプ回路５７をバイパスする通路に該通路をオンオフするスイッチ回路６３を設けた点が特徴となっている。

スイッチ回路６３を開放してクランプ回路５７を有効にすると、サンプリング回路５４は相関二重サンプリング処理を行い、スイッチ回路６３を閉じてクランプ回路５７を無効にすると、サンプリング回路５４はサンプルホールド処理だけを行う。

本実施形態に係る光電変換膜積層型カラー固体撮像素子からカラー画像信号を読み出す場合、例えば次の順序で読み出す。先ず、読出対象とする単位画素行の各行選択トランジスタを導通状態にすると共に各スイッチ回路６２が列信号線２７（Ｇ信号側）を選択する。そして更に、スイッチ回路６３を閉じてクランプ回路５７をバイパスさせる。即ち、クランプ回路５７を無効にする。

Ｇ画素の信号電荷に対応したＧ信号（画像信号）が列信号線２７に出力され、サンプリング回路５４に入力される。このＧ画像信号には、上述した様に、１フレーム前のリセット雑音が重畳されている。

サンプリング回路５４は、クランプ処理をすることなくサンプルホールド処理を行い、リセット雑音を含むＧ信号に応じた画像信号を図示しない行方向走査読出回路部に出力する。

次に、スイッチ回路６２を切り替えて、サンプリング回路５４に列信号線２６を接続する。そして更に、スイッチ回路６３を開放し、クランプ回路５７を有効にする。

リセット信号がリセット信号線に印加されると、Ｂ画素のリセット雑音信号が列信号線２６を介してサンプリング回路５４に出力される。Ｂ画素に読出信号が印加されると、Ｂ画素の信号電荷に対応したＢ信号（画像信号）が列信号線２６に出力され、これがサンプリング回路５４に入力する。

サンプリング回路５４は、リセット雑音信号と、リセット雑音信号を含む画像信号とを減算処理し、リセット雑音信号を除いたＢ信号を出力する。Ｒ画素に対してもＢ画素と同じ動作を行うことにより、Ｒ信号を出力する。

次に、スイッチ回路６２を切り替えてサンプリング回路５４をＧ信号の列信号線２７に接続する。更に、スイッチ回路６３を閉じてクランプ回路５７をバイパスさせる。

リセット信号を印加すると、Ｇ画素のリセット雑音信号が列信号線２７に出力され、サンプリング回路５４はリセット雑音信号に対してサンプルホールド処理を含む信号処理を行い、Ｇ画素のリセット雑音に応じた信号を出力する（この信号を信号Ｎとする。）。

このＧ画素のリセット雑音を読み出す動作は、電子シャッタ動作を行わない場合のものであり、電子シャッタ動作を行っている場合には、電子シャッタによりＧ画素の信号電荷を排出する単位画素行に対して行選択信号とリセット信号を印加する動作となる。これにより、読み出す単位画素行のリセット雑音に応じた信号が出力される。

次に、読出対象とする単位画素行が次行に切り替わり、当該単位画素行のＧ画素からＧ信号が読み出される。このＧ信号には前述した様に、１フレーム前のリセット雑音信号が含まれる（この信号を信号Ｇ＋Ｎとする。）。以下、上述した動作を繰り返す。

本実施形態の光電変換膜積層型カラー固体撮像素子では、Ｇ画素から読み出しフレームメモリに保存した信号を、素子外部に設けた信号処理部において処理する。即ち、フレームメモリに記憶した１フレーム前のリセット雑音信号（上記の信号Ｎ）と、Ｇ画素の１フレーム前のリセット雑音を含む画像信号（上記の信号Ｇ＋Ｎ）とを減算処理する。これにより、第１，第２実施形態で低減できなかったランダム雑音も低減でき、暗い被写体画像のＳ／Ｎを向上させ良好なカラー画像を得ることが可能となる。

尚、本実施形態は、第２実施形態のサンプリング回路５４にスイッチ回路６３を設けてＧ信号の低雑音化を図ったが、第１実施形態の出力信号処理部２４にスイッチ回路６３を適用して低雑音化を図る構成とすることでも良い。

（第４実施形態）
図７は本発明の第４実施形態に係る光電変換膜積層型カラー固体撮像素子の表面模式図であり、図８は本実施形態に係るＧ信号用出力信号処理部の要部構成図である。単位画素の断面構成等は、図２に示す第１実施形態と同様であるため説明は省略する。

本実施形態の光電変換膜積層型カラー固体撮像素子は、図７に示す様に、図１の合成部３２を省略して出力信号処理部２３から素子外部にＲ信号，Ｂ信号を直接出力し、出力信号処理部２４から素子外部にＧ信号を直接出力する構成になっている。また、図８に示す様に、Ｇ信号用出力信号処理部のサンプルホールド回路５４に第３実施形態で説明したスイッチ回路６３を設けている。このスイッチ回路６３は常時閉じられている。尚、サンプリング回路５４をサンプルホールド回路５８だけとしても良い。

本実施形態におけるカラー画像信号の読出動作は第３実施形態と基本的に同様であるが、本実施形態では、Ｇ信号用の出力信号処理部２４とＲ／Ｂ信号用の出力信号処理部２３とを別々に設けたため、Ｇ信号及びＧ画素のリセット雑音信号の読み出しと、Ｒ信号／Ｂ信号の読み出しとを並列に行うことができ、第３実施形態に比較して２倍の速さでカラー画像信号を読み出すことが可能となる。

（第５実施形態）
図９（ａ）は、本発明の第５実施形態に係る光電変換膜積層型カラー固体撮像素子で用いる信号読出回路の回路図である。素子構造は上述した各実施形態と同様であり、半導体基板側に設けた画素（上記例ではＲ画素，Ｂ画素）が検出した信号電荷に応じたカラー画像信号を読み出す信号読出回路に適用される。

この図９（ａ）に示す信号読出回路は、図１２（ｂ）に示す信号読出回路あるいは図２に示す４トランジスタ構成の信号読出回路５１から行選択トランジスタ１２を削除し、出力トランジスタ１１を列信号線２６に直接接続した構成になっている。更に、行選択トランジスタによる選択制御の代わりに、出力トランジスタ１１のドレインに接続された端子４８に対し、列方向走査制御部２５から電位制御が行われる。

本実施形態に係る信号読出回路を非動作状態にする場合には、端子４８をグラウンド電圧または低電圧に設定し、リセットトランジスタ１３にリセット信号を印加すると、出力トランジスタ１１は非導通（オフ）となる。この状態の基で、端子４８が通常動作時の高い電圧に戻っても、信号読出回路の非動作状態は維持される。

この信号読出回路を動作状態にする場合には、端子４８を通常動作時の高い電圧に設定し、リセットトランジスタ１３にリセット信号を印加する。これにより、出力トランジスタ１１が導通し、信号読出回路は動作状態となる。

この様に、本実施形態による信号読出回路は、４トランジスタ構成の信号読出回路に比べてトランジスタ数が１個少なくなるため、Ｒ画素，Ｂ画素近傍に設ける信号読出回路の回路面積を縮小できる。従って、Ｒ画素，Ｂ画素の受光面積拡大を図ることが可能となり、感度や飽和出力電圧を向上させることができる。

（第６実施形態）
図９（ｂ）は、本発明の第６実施形態に係る光電変換膜積層型カラー固体撮像素子で用いる信号読出回路の回路図である。第５実施形態に係る信号読出回路のリセットトランジスタ１３が出力トランジスタ１１のゲート・ドレイン間に設けられるのに対し、本実施形態のリセットトランジスタ１３は出力トランジスタ１１のゲート・ソース間に設けられる。また、出力トランジスタ１１のドレインが接続される端子４８は、直流電圧に接続される。

本実施形態に係る信号読出回路を非動作状態にする場合には、列信号線２６をグラウンド電圧または低電圧に設定し、リセットトランジスタ１３にリセット信号を印加すると、出力トランジスタ１１が非導通となる。この状態の基で列信号線２６に他の画素行の色信号が出力される状態になっても、この信号読出回路の非動作状態は維持される。

この信号読出回路を動作状態にする場合には、列信号線２６の印加電圧を端子４８への印加電圧またはその電圧に近い高い電圧に設定し、リセットトランジスタ１３にリセット信号を印加する。これにより、出力トランジスタ１１が導通し、信号読出回路が動作状態となる。この実施形態でも、第５実施形態と同様の効果が得られる。

（第７実施形態）
図１０は、本発明の第７実施形態に係る光電変換膜積層型カラー固体撮像素子で用いる信号読出回路の回路図である。素子構造は上述した各実施形態と同様であるが、本実施形態が適用される光電変換膜積層型カラー固体撮像素子では、光電変換膜による画素（上記例ではＧ画素）で発生した電子―正孔対のうち正孔を信号電荷とし、正孔量に応じた信号を、本実施形態の信号読出回路で読み出す構成としている。

図１０に示す信号読出回路は、図２に示す３トランジスタ構成の信号読出回路５０と基本的な構成は同じであるが、リセットトランジスタ１３のドレインに接続される端子４９と、出力トランジスタ１１のドレインに接続される端子４８とが別端子となっている点が異なる。

斯かる構成の信号読出回路で、Ｇ画素の正孔信号電荷量に応じた色信号を列信号線２７に読み出す場合、端子４８に通常動作時の高い電圧を供給し、端子４９に中程度の電圧を供給する。そして、リセットトランジスタ１３にリセット信号を印加すると、出力トランジスタ１１のゲート電圧は中程度の電圧になる。従って、Ｇ画素に正の信号電荷（正孔）が出力トランジスタ１１のゲートに流れ込んでゲート電圧が上昇しても、出力トランジスタ１１のソースホロワ回路は正常に動作する。

以上述べた各実施形態では、出力信号がアナログ信号である場合を説明したが、当然のことながら、デジタルの出力信号であっても良い。その場合、出力信号処理部内の出力部にＡＤＣ（アナログ／デジタル変換部）を設け、アナログ信号をデジタル信号に一括変換する構成や、相関二重サンプリング回路の後段にＡＤＣを設け、列毎にアナログ信号をデジタル信号に変換する構成としてもよい。

また、上述した各実施形態ではマイクロレンズについて述べていないが、半導体基板に設けるＢ画素とＲ画素の集光効率向上のためマイクロレンズを設けてもよい。マイクロレンズは、図２の絶縁膜４５の上部にトップレンズとして、または、絶縁膜４１の内部にインナーレンズとして設ける。これにより、Ｒ画素とＢ画素の感度が更に向上する。

また、上述した各実施形態では、半導体基板側に設けるＲ画素，Ｂ画素を半導体基板の深さ方向に設けたが、Ｒ画素，Ｂ画素を平面状に交互に配列形成した半導体基板の上にＧ画素を構成する光電変換膜を積層する光電変換膜積層型カラー固体撮像素子に上述した各実施形態を適用することも可能である。この場合、Ｒ画素，Ｂ画素をカラーフィルタを積層したフォトダイオードで構成することでも良い。

尚、Ｒ画素，Ｂ画素をフォトダイオードで構成し、Ｇ画素を光電変換膜で構成した実施形態について説明したが、これは一例に過ぎず、３原色の一色を光電変換膜で構成する画素で検出し、他の２色をフォトダイオードで検出する構成の光電変換膜積層型カラー固体撮像素子一般に上述した各実施形態を適用可能である。

以上述べた様に、本発明の各実施形態によれば、半導体基板側に設けるＲ画素，Ｂ画素については４トランジスタ構成の信号読出回路でＲ，Ｂ色信号を読み出すため低雑音の色信号を読み出すことができ、光電変換膜によるＧ画素については３トランジスタ構成の信号読出回路でＧ色信号を読み出すためＧ色の残像の原因となる読み残し電荷（残留電荷）を少なくすることができ、良好なカラー画像を撮像することが可能となる。

また、本発明の各実施形態によれば、Ｂ画素とＲ画素の信号読出回路を共用化することによりトランジスタ数が減少し、その分だけＲ画素とＢ画素の受光面積増大を図ることができ、感度と飽和出力電圧が向上する。

この結果、より微細な画素サイズの撮像素子を製造することが可能となり、高解像度の撮像素子が実現できる。また、出力信号処理部のアナログ回路ユニット数を画素列当たり３個から２個または１個に減少することにより、撮像素子のチップサイズを更に小さくすることができ、撮像素子のコスト低減を一層図ることが可能となる。

さらに、本発明の第３，第４実施形態によれば、ランダム雑音を相関二重サンプリング回路で原理的に除去できないＧ画素の出力信号に対してリセット雑音信号と１フレーム前のリセット雑音を含む画像信号を別々に出力する構成としたため、撮像素子の外部でフレームメモリ等を使用して１フレーム前のリセット雑音信号と画像信号の減算処理を行うことによりＧ画素信号のランダム雑音を大幅に低減でき、より一層良好なカラー画像を撮像することが可能となる。

本発明に係る光電変換膜積層型固体撮像素子は、製造が容易で良好な画質のカラー画像を撮像することでできるため、従来のＣＣＤ型固体撮像素子やＣＭＯＳ型固体撮像素子等の代わりに用いると有用である。

本発明の第１実施形態に係る光電変換膜積層型固体撮像素子の表面模式図である。 図１に示す光電変換膜積層型固体撮像素子の単位画素１つ分の断面模式図及び信号読出回路図である。 図１に示す出力信号処理部の詳細構成図である。 本発明の第２実施形態に係る光電変換膜積層型固体撮像素子の表面模式図である。 図４に示す光電変換膜積層型固体撮像素子の出力信号処理部の詳細構成図である。 本発明の第３実施形態に係る光電変換膜積層型固体撮像素子の出力信号処理部に設けられるアナログ回路ユニットの構成図である。 本発明の第４実施形態に係る光電変換膜積層型固体撮像素子の表面模式図である。 図７に示すＧ画素用の出力信号処理部の詳細構成図である。 （ａ）本発明の第５実施形態に係る光電変換膜積層型固体撮像素子の半導体基板に設ける画素の信号読出回路図である。 （ｂ）本発明の第６実施形態に係る光電変換膜積層型固体撮像素子の半導体基板に設ける画素の信号読出回路図である。 本発明の第７実施形態に係る光電変換膜積層型固体撮像素子の光電変換膜で構成される画素で検出された正孔による信号電荷に応じた信号を読み出す信号読出回路図である。 光電変換膜積層型固体撮像素子の基本概念図である。 （ａ）３トランジスタ構成の信号読出回路図である。 （ｂ）４トランジスタ構成の信号読出回路図である。

符号の説明

１１ 出力トランジスタ
１２ 行選択トランジスタ
１３ リセットトランジスタ
１４，１４Ｒ，１４Ｂ 読出トランジスタ
２０ 光電変換膜積層型固体撮像素子
２１ 半導体基板
２２ 単位画素
２３，２４ 出力信号処理部
２５ 列方向走査制御部
２６ Ｒ画素／Ｂ画素用の列信号線
２７ Ｇ画素用の列信号線
２８，２９ 読出信号線
３０ リセット信号線
３１ 行選択信号線
３６ 赤色光検出用フォトダイオードを構成するｎ領域層
３７ 青色光検出用フォトダイオードを構成するｎ領域層
４３ 緑色光検出用光電変換膜
４８，４９ 端子
５０ Ｇ画素用の信号読出回路
５１ Ｒ画素／Ｂ画素用の信号読出回路
５４ 相関二重サンプリング回路
５７ クランプ回路
５８ サンプルホールド回路
６２ 列信号線切り替えのスイッチ回路
６３ クランプ回路バイパス用のスイッチ回路

Claims (17)

1. 複数の単位画素が半導体基板の表面部に二次元アレイ状に配列形成され、各単位画素が３原色の第１色，第２色，第３色の各入射光量を夫々検出する第１色画素，第２色画素，第３色画素で構成され、前記第１色画素が前記半導体基板の表面部に積層された光電変換膜で構成され、前記第２色画素及び前記第３色画素の夫々が前記半導体基板表面部に形成されたフォトダイオードで構成され、前記第１色画素，第２色画素，第３色画素の各検出信号が前記半導体基板に前記単位画素毎に設けられた信号読出回路によって読み出される光電変換膜積層型固体撮像素子において、前記第１色画素の検出信号を読み出す信号読出回路をリセットトランジスタと行選択トランジスタと出力トランジスタの３トランジスタで構成される信号読出回路とし、前記第２色画素の検出信号を読み出す信号読出回路及び前記第３色画素の検出信号を読み出す信号読出回路を読出トランジスタとリセットトランジスタと行選択トランジスタと出力トランジスタの４トランジスタで構成される信号読出回路としたことを特徴とする光電変換膜積層型固体撮像素子。
2. 前記第２色画素の検出信号を読み出す前記信号読出回路の構成トランジスタのうち前記読出トランジスタを除く３トランジスタが、前記第３色画素の検出信号を読み出す前記信号読出回路の構成トランジスタのうち前記読出トランジスタを除く３トランジスタと共用され、該２つの読出トランジスタが異なるタイミングでオンオフされる構成としたことを特徴とする請求項１に記載の光電変換膜積層型固体撮像素子。
3. 前記半導体基板には、前記第１色画素の検出信号を読み出す信号読出回路の出力信号を信号処理して出力する第１の信号処理部と、前記第２色画素，第３色画素の各検出信号を読み出す信号読出回路の出力信号を信号処理して出力する第２の信号処理部とが設けられることを特徴とする請求項２に記載の光電変換膜積層型固体撮像素子。
4. 前記半導体基板には、前記第１の信号処理部の出力信号と前記第２の信号処理部の出力信号とを合成してから撮像素子外部に出力する合成部が設けられていることを特徴とする請求項３に記載の光電変換膜積層型固体撮像素子。
5. 前記半導体基板には、前記第１色画素の検出信号を読み出す信号読出回路の出力信号と、前記第２色画素，第３色画素の検出信号を読み出す信号読出回路の出力信号とを切替選択し、切替選択して取り込んだ前記出力信号を信号処理して出力する信号処理部を備えることを特徴とする請求項２に記載の光電変換膜積層型固体撮像素子。
6. 前記第１色画素の検出信号を読み出す前記信号読出回路の出力信号を取り込む前記信号処理部の入力段にサンプルホールド回路を設け、前記第２色画素，第３色画素の検出信号を読み出す前記信号読出回路の出力信号を取り込む前記信号処理部の入力段に相関二重サンプリング回路を設けたことを特徴とする請求項２乃至請求項５のいずれかに記載の光電変換膜積層型固体撮像素子。
7. 前記サンプルホールド回路は、入力信号をクランプするクランプ回路及び該クランプ回路の出力をサンプルホールドするサンプルホールド回路で構成される相関二重サンプリング回路の前記クランプ回路にバイパス回路を付加することで構成されることを特徴とする請求項６に記載の光電変換膜積層型固体撮像素子。
8. 前記第１色画素の検出信号を前記信号読出回路から前記信号処理部に読み出した後、次の第１色画素の検出信号が読み出される前に、該信号読出回路からリセット雑音信号を該信号処理部に読み出すことを特徴とする請求項６または請求項７に記載の光電変換膜積層型固体撮像素子。
9. 前記４トランジスタ構成の前記信号読出回路のうち前記行選択トランジスタが省略され、電源端子と出力線との間に接続された前記出力トランジスタのゲートが前記読出トランジスタに接続され、該ゲートと前記電源端子との間に前記リセットトランジスタが接続されることで信号読出回路が構成され、前記電源端子をグラウンド電圧または低電圧に設定して前記リセットトランジスタにリセット信号を印加することで前記出力トランジスタを非導通状態に維持し該信号読出回路を非動作状態とし、前記電源端子を高電圧に設定して前記リセットトランジスタにリセット信号を印加することで前記出力トランジスタを導通させ該信号読出回路を動作状態にすることを特徴とする請求項１乃至請求項８のいずれかに記載の光電変換膜積層型固体撮像素子。
10. 前記４トランジスタ構成の前記信号読出回路のうち前記行選択トランジスタが省略され、電源端子と出力線との間に接続された前記出力トランジスタのゲートが前記読出トランジスタに接続され、該ゲートと前記出力線との間に前記リセットトランジスタが接続されることで信号読出回路が構成され、前記出力線の電圧をグラウンド電圧または低電圧に設定して前記リセットトランジスタにリセット信号を印加することで前記出力トランジスタを非導通状態に維持し該信号読出回路を非動作状態とし、前記出力線の電圧を高電圧に設定して前記リセットトランジスタにリセット信号を印加することで前記出力トランジスタを導通させ該信号読出回路を動作状態にすることを特徴とする請求項１乃至請求項８のいずれかに記載の光電変換膜積層型固体撮像素子。
11. 前記光電変換膜が透明な画素電極膜と対向電極膜に挟まれた単層有機半導体構造または多層有機半導体構造でなることを特徴とする請求項１乃至請求項１０のいずれかに記載の光電変換膜積層型固体撮像素子。
12. 前記第２色画素を構成する前記フォトダイオードと前記第３色画素を構成する前記フォトダイオードとが半導体基板の深さ方向に離間して設けられることを特徴とする請求項１乃至請求項１１のいずれかに記載の光電変換膜積層型固体撮像素子。
13. 前記第１色画素，第２色画素，第３色画素が夫々入射光量を電子量として検出することを特徴とする請求項１乃至請求項１２のいずれかに記載の光電変換膜積層型固体撮像素子。
14. 前記第１色画素が入射光量を正孔量で検出し、前記第２色画素と前記第３色画素が入射光量を電子量で検出することを特徴とする請求項１乃至請求項１２のいずれかに記載の光電変換膜積層型固体撮像素子。
15. 前記信号処理部の出力信号がアナログ信号であることを特徴とする請求項３乃至請求項８のいずれかに記載の光電変換膜積層型固体撮像素子。
16. 前記信号処理部の出力信号がデジタル信号であることを特徴とする請求項３乃至請求項８のいずれかに記載の光電変換膜積層型固体撮像素子。
17. 前記第１色が緑色であり、前記第２色が青色であり、前記第３色が赤色であることを特徴とする請求項１乃至請求項１６のいずれかに記載の光電変換膜積層型固体撮像素子。

Images