JP4882902B2 - シミュレーション方法及びプログラム - Google Patents
シミュレーション方法及びプログラム Download PDFInfo
- Publication number
- JP4882902B2 JP4882902B2 JP2007198003A JP2007198003A JP4882902B2 JP 4882902 B2 JP4882902 B2 JP 4882902B2 JP 2007198003 A JP2007198003 A JP 2007198003A JP 2007198003 A JP2007198003 A JP 2007198003A JP 4882902 B2 JP4882902 B2 JP 4882902B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- layout
- parameters
- memory unit
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
なる式から算出される。ここでは説明の便宜上、閾値電圧Vthのフィッティング結果Xregと実測値Xmeasとの誤差が算出されるものとする。
(付記1)
コンピュータによるシミュレーション方法であって、
解析対象の回路を構成するセルの優先度情報に基づいて該回路のレイアウトパラメータに重み付けを施し、該重み付けを施した該レイアウトパラメータを物理特性に変換してメモリ部に格納する第1の変換手順と、
該メモリ部から読み出した該物理特性を回路パラメータに変換して該メモリ部に格納する第2の変換手順と、
該メモリ部から読み出した該回路パラメータを含むネットリストに基づいて該回路の解析を行う解析手順とを該コンピュータに実行させることを特徴とする、シミュレーション方法。
(付記2)
該優先度情報は、該セルの種類又は該回路に含まれる該セルの数であることを特徴とする、付記1記載のシミュレーション方法。
(付記3)
該レイアウトパラメータは該セルの形状情報を含み、該物理特性は該セルに含まれるトランジスタの閾値電圧又は該トランジスタを流れる電流を含み、該回路パラメータは該特性を変化させる情報を含むことを特徴とする、付記1又は2記載のシミュレーション方法。
(付記4)
該第1の変換手順は、重み付けを施していないレイアウトパラメータを物理特性に変換し、該重み付けを施したレイアウトパラメータから変換した物理特性とマージし、
該第2の変換手順は、マージされた物理特性を該回路パラメータに変換することを特徴とする、付記1乃至3のいずれか1項記載のシミュレーション方法。
(付記5)
該解析手順は、該回路のレイアウト設計段階のタイミング解析を行うことを特徴とする、付記1乃至4のいずれか1項記載のシミュレーション方法。
(付記6)
該解析手順は、該解析の結果を表示部に表示することを特徴とする、付記1乃至5のいずれか1項記載のシミュレーション方法。
(付記7)
該第1の変換手順は、変換に用いる変換式を、該重み付けされた該レイアウトパラメータを用いて得られるフィッティング結果と、該物理特性の実測値との誤差が所定値以下となるように生成することを特徴とする、付記1乃至6のいずれか1項記載のシミュレーション方法。
(付記8)
コンピュータによるシミュレーション方法であって、
解析対象の回路を構成するセルの優先度情報に基づいて該回路のレイアウトパラメータに重み付けを施し、該重み付けを施した該レイアウトパラメータを物理特性に変換してメモリ部に格納する第1の変換手順と、
該メモリ部から読み出した該物理特性を回路パラメータに変換して該メモリ部に格納する第2の変換手順とを該コンピュータに実行させ、
該回路パラメータに、該レイアウトパラメータによって異なる回路特性を反映させたことを特徴とする、シミュレーション方法。
(付記9)
コンピュータに回路のシミュレーションを行わせるプログラムであって、
該回路を構成するセルの優先度情報に基づいて該回路のレイアウトパラメータに重み付けを施し、該重み付けを施した該レイアウトパラメータを物理特性に変換してメモリ部に格納する第1の変換手順と、
該メモリ部から読み出した該物理特性を回路パラメータに変換して該メモリ部に格納する第2の変換手順と、
該メモリ部から読み出した該回路パラメータを含むネットリストに基づいて該回路の解析を行う解析手順とを該コンピュータに実行させることを特徴とする、プログラム。
(付記10)
該優先度情報は、該セルの種類又は該回路に含まれる該セルの数であることを特徴とする、付記9記載のプログラム。
(付記11)
該レイアウトパラメータは該セルの形状情報を含み、該物理特性は該セルに含まれるトランジスタの閾値電圧又は該トランジスタに流れる電流を含み、該回路パラメータは該セルの特性を変化させる情報を含むことを特徴とする、付記9又は10記載のプログラム。
(付記12)
該第1の変換手順は、重み付けを施していない該レイアウトパラメータを該物理特性に変換し、該重み付けを施した該レイアウトパラメータから変換した該物理特性とマージし、
該第2の変換手順は、マージされた該物理特性を該回路パラメータに変換することを特徴とする、付記9乃至11のいずれか1項記載のプログラム。
(付記13)
該解析手順は、該回路のレイアウト設計段階のタイミング解析を行うことを特徴とする、付記9乃至12のいずれか1項記載のプログラム。
(付記14)
該解析手順は、該解析の結果を表示部に表示することを特徴とする、付記9乃至13のいずれか1項記載のプログラム。
(付記15)
該第1の変換手順は、変換に用いる変換式を、該重み付けされた該レイアウトパラメータを用いて得られるフィッティング結果と、該物理特性の実測値との誤差が所定値以下となるように生成することを特徴とする、付記9乃至14のいずれか1項記載のプログラム。
(付記16)
コンピュータによるシミュレーション方法であって、
解析対象の回路を構成するセルの優先度情報に基づいて該回路のレイアウトパラメータに重み付けを施し、該重み付けを施した該レイアウトパラメータを物理特性に変換してメモリ部に格納する第1の変換手順と、
該メモリ部から読み出した該物理特性を回路パラメータに変換して該メモリ部に格納する第2の変換手順とを該コンピュータに実行させ、
該回路パラメータに、該レイアウトパラメータによって異なる回路特性を反映させたことを特徴とする、シミュレーション方法。
101 本体部
102 ディスプレイ
103 キーボード
110 ディスク
201 CPU
202 メモリ部
Claims (10)
- コンピュータによるシミュレーション方法であって、
解析対象の回路を構成するセルの優先度情報に基づいて該回路のレイアウトパラメータに重み付けを施し、該重み付けを施した該レイアウトパラメータを物理特性に変換してメモリ部に格納する第1の変換手順と、
該メモリ部から読み出した該物理特性を回路パラメータに変換して該メモリ部に格納する第2の変換手順と、
該メモリ部から読み出した該回路パラメータを含むネットリストに基づいて該回路の解析を行う解析手順とを該コンピュータに実行させることを特徴とする、シミュレーション方法。 - 該優先度情報は、該セルの種類又は該回路に含まれる該セルの数であることを特徴とする、請求項1記載のシミュレーション方法。
- 該レイアウトパラメータは該セルの形状情報を含み、該物理特性は該セルに含まれるトランジスタの閾値電圧又は該トランジスタを流れる電流を含み、該回路パラメータは該特性を変化させる情報を含むことを特徴とする、請求項1又は2記載のシミュレーション方法。
- 該第1の変換手順は、重み付けを施していないレイアウトパラメータを物理特性に変換し、該重み付けを施したレイアウトパラメータから変換した物理特性とマージし、
該第2の変換手順は、マージされた物理特性を該回路パラメータに変換することを特徴とする、請求項1乃至3のいずれか1項記載のシミュレーション方法。 - 該解析手順は、該回路のレイアウト設計段階のタイミング解析を行うことを特徴とする、請求項1乃至4のいずれか1項記載のシミュレーション方法。
- コンピュータに回路のシミュレーションを行わせるプログラムであって、
該回路を構成するセルの優先度情報に基づいて該回路のレイアウトパラメータに重み付けを施し、該重み付けを施した該レイアウトパラメータを物理特性に変換してメモリ部に格納する第1の変換手順と、
該メモリ部から読み出した該物理特性を回路パラメータに変換して該メモリ部に格納する第2の変換手順と、
該メモリ部から読み出した該回路パラメータを含むネットリストに基づいて該回路の解析を行う解析手順とを該コンピュータに実行させることを特徴とする、プログラム。 - 該優先度情報は、該セルの種類又は該回路に含まれる該セルの数であることを特徴とする、請求項6記載のプログラム。
- 該レイアウトパラメータは該セルの形状情報を含み、該物理特性は該セルに含まれるトランジスタの閾値電圧又は該トランジスタに流れる電流を含み、該回路パラメータは該セルの特性を変化させる情報を含むことを特徴とする、請求項6又は7記載のプログラム。
- 該第1の変換手順は、重み付けを施していない該レイアウトパラメータを該物理特性に変換し、該重み付けを施した該レイアウトパラメータから変換した該物理特性とマージし、
該第2の変換手順は、マージされた該物理特性を該回路パラメータに変換することを特徴とする、請求項6乃至8のいずれか1項記載のプログラム。 - 該第1の変換手順は、変換に用いる変換式を、該重み付けされた該レイアウトパラメータを用いて得られるフィッティング結果と、該物理特性の実測値との誤差が所定値以下となるように生成することを特徴とする、請求項6乃至9のいずれか1項記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007198003A JP4882902B2 (ja) | 2007-07-30 | 2007-07-30 | シミュレーション方法及びプログラム |
US12/111,470 US7917872B2 (en) | 2007-07-30 | 2008-04-29 | Simulation method and computer-readable storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007198003A JP4882902B2 (ja) | 2007-07-30 | 2007-07-30 | シミュレーション方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009032199A JP2009032199A (ja) | 2009-02-12 |
JP4882902B2 true JP4882902B2 (ja) | 2012-02-22 |
Family
ID=40339324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007198003A Expired - Fee Related JP4882902B2 (ja) | 2007-07-30 | 2007-07-30 | シミュレーション方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7917872B2 (ja) |
JP (1) | JP4882902B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110078649A1 (en) * | 2009-09-30 | 2011-03-31 | Ssu-Pin Ma | Wafer layout assisting method and system |
JP5463856B2 (ja) * | 2009-11-02 | 2014-04-09 | 富士通株式会社 | 入力パラメータ値セット特定プログラム、方法及び装置 |
CA2781387C (en) * | 2009-11-19 | 2019-04-16 | Atellis, Inc. | Apparatus, method and computer readable medium for simulation integration |
JP5509952B2 (ja) * | 2010-03-16 | 2014-06-04 | 富士通セミコンダクター株式会社 | シミュレーション方法、シミュレーション装置、プログラム、及び記憶媒体 |
KR20110106709A (ko) | 2010-03-23 | 2011-09-29 | 삼성전자주식회사 | 레이아웃 검사 방법 |
US10095825B2 (en) | 2014-09-18 | 2018-10-09 | Samsung Electronics Co., Ltd. | Computer based system for verifying layout of semiconductor device and layout verify method thereof |
US9704862B2 (en) | 2014-09-18 | 2017-07-11 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for manufacturing the same |
US9811626B2 (en) | 2014-09-18 | 2017-11-07 | Samsung Electronics Co., Ltd. | Method of designing layout of semiconductor device |
US10026661B2 (en) | 2014-09-18 | 2018-07-17 | Samsung Electronics Co., Ltd. | Semiconductor device for testing large number of devices and composing method and test method thereof |
US9767248B2 (en) | 2014-09-18 | 2017-09-19 | Samsung Electronics, Co., Ltd. | Semiconductor having cross coupled structure and layout verification method thereof |
US10699050B2 (en) | 2018-05-03 | 2020-06-30 | International Business Machines Corporation | Front-end-of-line shape merging cell placement and optimization |
US11005495B1 (en) * | 2019-04-11 | 2021-05-11 | Senseeker Engineering, Inc. | Charge transfer circuit for compact modulators |
US10885260B1 (en) | 2019-09-04 | 2021-01-05 | International Business Machines Corporation | Fin-based fill cell optimization |
US11068637B1 (en) * | 2020-03-31 | 2021-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for context aware circuit design |
CN117313599B (zh) * | 2023-10-10 | 2024-05-14 | 上海合芯数字科技有限公司 | 电路仿真方法、装置、电子设备及介质 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6668365B2 (en) * | 2001-12-18 | 2003-12-23 | Cadence Design Systems, Inc. | Quadratic programming method for eliminating cell overlap and routing congestion in an IC layout |
JP2004086546A (ja) * | 2002-08-27 | 2004-03-18 | Matsushita Electric Ind Co Ltd | 回路シミュレーション方法 |
WO2005119531A2 (en) * | 2004-06-01 | 2005-12-15 | Tera Systems, Inc. | Rule-based design consultant and method for integrated circuit design |
US7743349B2 (en) * | 2004-12-31 | 2010-06-22 | Tela Innovations, Inc. | Method and system for finding an equivalent circuit representation for one or more elements in an integrated circuit |
US7596775B2 (en) * | 2007-05-22 | 2009-09-29 | United Microelectronics Corp. | Method for determining a standard cell for IC design |
-
2007
- 2007-07-30 JP JP2007198003A patent/JP4882902B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-29 US US12/111,470 patent/US7917872B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009032199A (ja) | 2009-02-12 |
US7917872B2 (en) | 2011-03-29 |
US20090037855A1 (en) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4882902B2 (ja) | シミュレーション方法及びプログラム | |
EP3616100B1 (en) | Placement and routing of cells using cell-level layout-dependent stress effects | |
US7835888B2 (en) | Method and apparatus for extracting characteristic of semiconductor integrated circuit | |
US8176445B1 (en) | Method and system for optimizing integrated circuit layout | |
US8954908B1 (en) | Fast monte carlo statistical analysis using threshold voltage modeling | |
TWI434191B (zh) | 產生階層式電路設計的平面規劃之方法與設備及其非暫態電腦可讀式儲存媒體 | |
JP4874207B2 (ja) | 回路シミュレーション方法、回路シミュレーション装置、及びプログラム | |
JP2006178907A (ja) | 回路シミュレーション方法および装置 | |
JP2007304957A (ja) | タイミング解析方法及びタイミング解析装置 | |
US9378328B2 (en) | Modeling multi-patterning variability with statistical timing | |
US20130198712A1 (en) | Canonical Signature Generation For Layout Design Data | |
JP2007140764A (ja) | 検証支援装置、検証支援方法、検証支援プログラムおよび記録媒体 | |
JP2005149273A (ja) | 半導体集積回路のフロアプラン装置及びフロアプラン方法 | |
JP4471794B2 (ja) | タイミング解析装置、タイミング解析方法、タイミング解析プログラムおよび記録媒体 | |
JP2004273903A (ja) | 回路シミュレータおよびシミュレーションシステム | |
US20060190863A1 (en) | Method for improving accuracy of MOSFET models used in circuit simulation integrated circuits | |
JP4946703B2 (ja) | シミュレーション方法及びプログラム | |
US20140372959A1 (en) | Analytical model for predicting current mismatch in metal oxide semiconductor arrays | |
US8386991B2 (en) | Support apparatus, method, and recording medium | |
US10831953B1 (en) | Logic partition identifiers for integrated circuit design | |
US10885243B1 (en) | Logic partition reporting for integrated circuit design | |
US20160162625A1 (en) | Mapping Intermediate Material Properties To Target Properties To Screen Materials | |
JP2007272392A (ja) | 回路シミュレーション装置 | |
JP2018112995A (ja) | 迂回配線チェックプログラム、迂回配線チェック方法、および情報処理装置 | |
JP2011151100A (ja) | クロックジッタ抑制方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4882902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |