CN117313599B - 电路仿真方法、装置、电子设备及介质 - Google Patents
电路仿真方法、装置、电子设备及介质 Download PDFInfo
- Publication number
- CN117313599B CN117313599B CN202311314451.8A CN202311314451A CN117313599B CN 117313599 B CN117313599 B CN 117313599B CN 202311314451 A CN202311314451 A CN 202311314451A CN 117313599 B CN117313599 B CN 117313599B
- Authority
- CN
- China
- Prior art keywords
- circuit
- file
- simulated
- information
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 134
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000013461 design Methods 0.000 claims abstract description 65
- 230000003071 parasitic effect Effects 0.000 claims abstract description 58
- 230000005284 excitation Effects 0.000 claims abstract description 51
- 235000013599 spices Nutrition 0.000 claims abstract description 49
- 238000000605 extraction Methods 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims description 26
- 238000005259 measurement Methods 0.000 claims description 16
- 238000004364 calculation method Methods 0.000 claims description 6
- 238000012300 Sequence Analysis Methods 0.000 description 9
- 238000004590 computer program Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/10—File systems; File servers
- G06F16/11—File system administration, e.g. details of archiving or snapshots
- G06F16/116—Details of conversion of file system types or formats
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/10—File systems; File servers
- G06F16/16—File or folder operations, e.g. details of user interfaces specifically adapted to file systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Human Computer Interaction (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提供一种电路仿真方法、装置、电子设备及介质。方法包括:根据设计电路的数据库,获取待仿真电路及其相邻电路的GDS文件,所述GDS文件包括待仿真电路及其相邻电路的电路参数,所述待仿真电路为所述设计电路的局部电路;通过寄生参数抽取工具查询寄生参数查询表,获取所述GDS文件中各个器件的寄生参数,并将所述GDS文件转换为SPICE网表;将所述待仿真电路的起始点与终点作为所述待仿真电路的端口,根据所述SPICE网表,向所述待仿真电路的端口施加激励,执行电路仿真。本申请的方法,能够提高关键电路的仿真效率。
Description
技术领域
本申请涉及集成电路技术,尤其涉及一种电路仿真方法、装置、电子设备及介质。
背景技术
在大规模数字集成电路设计中,为了提升电路性能,针对电路的关键性能部分往往会采用半定制化的设计手段,由于传统的数字时序分析工具往往达不到精度的要求,一般都会采用针对整体设计电路中的部分关键电路进行电路仿真的方式得到相关的参数,并将参数反标回数字时序分析工具用于大规模电路的时序分析。
现有技术中,为了保证仿真的精度,针对部分关键电路的仿真需要生成整体设计电路的GDS文件,针对GDS文件做寄生参数的抽取并生成完整的SPICE网表,然后导入电路仿真工具,对整体设计电路进行仿真。由于电路仿真面对的对象太大,导致仿真效率较为低下。
发明内容
本申请提供一种电路仿真方法、装置、电子设备及介质,用以提高关键电路仿真效率。
一方面,本申请提供一种电路仿真方法,包括:
根据设计电路的数据库,获取待仿真电路及其相邻电路的GDS文件,所述GDS文件包括待仿真电路及其相邻电路的电路参数,所述待仿真电路为所述设计电路的局部电路;
通过寄生参数抽取工具查询寄生参数查询表,获取所述GDS文件中各个器件的寄生参数,并将所述GDS文件转换为SPICE网表;
将所述待仿真电路的起始点与终点作为所述待仿真电路的端口,根据所述SPICE网表,向所述待仿真电路的端口施加激励,执行电路仿真。
可选的,所述根据设计电路数据库,获取所述待仿真电路及其物理上相邻电路的GDS文件,包括:
根据所述设计电路数据库,建立局部数据库,所述局部数据库包含所述待仿真电路与所述相邻电路的逻辑连接信息、器件物理信息、连线物理信息与相邻电源地线的物理形状信息;
根据所述局部数据库,获取所述待仿真电路与所述相邻电路中各个器件的GDS库文件,并将所述各个器件的GDS库文件合并为所述GDS文件。
可选的,根据所述设计电路数据库,建立局部数据库,包括:
根据所述设计电路数据库,基于所述待仿真电路的起始点和终点信息,获取所述待仿真电路的逻辑连接信息,并生成包含所述待仿真电路的逻辑连接信息的第一文件;
以及,基于所述待仿真电路的逻辑连接信息,获取所述待仿真电路中各个器件的物理位置信息,并生成包含所述待仿真电路中各个器件的物理位置信息的第二文件;
以及,基于所述待仿真电路中各个器件的物理位置信息,确定所述待仿真电路中各个器件预定范围内的相邻器件,获取所述相邻器件的逻辑连接信息与物理位置信息,并生成包含所述相邻器件的逻辑连接信息的第三文件,以及包含所述相邻器件的物理位置信息的第四文件;
以及,基于所述待仿真电路中各个器件的物理位置信息,获取所述待仿真电路中各个器件连线的物理形状信息和金属层信息,并生成包含所述待仿真电路中各个器件连线的物理形状信息和金属层信息的第五文件;
以及,基于所述待仿真电路中各个器件连线的物理形状信息和金属层信息,确定所述待仿真电路中各个器件连线的预定范围内的同金属层的相邻连线与电源地线,获取所述相邻连线与电源地线的物理形状信息,并生成包含所述相邻连线的物理形状信息的第六文件和包含所述电源地线的物理形状信息的第七文件;
根据所述第一文件、所述第二文件、所述第三文件、所述第四文件、所述第五文件、所述第六文件以及所述第七文件,建立所述局部数据库。
可选的,所述第一文件与第三文件为Verilog文件,所述第二文件、所述第四文件、所述第五文件、所述第六文件与所述第七文件为def文件。
可选的,所述根据所述第一文件、所述第二文件、所述第三文件、所述第四文件、所述第五文件、所述第六文件以及所述第七文件,建立所述局部数据库,包括:
将所述第一文件与所述第三文件合并为包含所述待仿真电路与所述相邻电路的逻辑连接信息的第八文件;将所述第二文件与所述第四文件合并为包含所述待仿真电路与所述相邻电路的器件物理位置信息的第九文件;将所述第五文件、所述第六文件与所述第七文件合并为包含所述待仿真电路与所述相邻电路的连线物理形状信息与相邻电源地线的物理形状信息的第十文件;
根据所述第八文件、所述第九文件以及所述第十文件,建立所述局部数据库。
可选的,所述将所述待仿真电路的起始点与终点作为端口,根据所述SPICE网表,对待仿真电路施加激励,执行电路仿真,包括:
根据所述待仿真电路的端口信息,生成针对所述待仿真电路的激励文件以及测量文件;
在电路仿真工具中读入所述激励文件、所述测量文件以及所述SPICE网表,执行电路仿真,得到输出的仿真结果。
另一方面,本申请提供一种电路仿真装置,包括:
获取模块,用于根据设计电路的数据库,获取待仿真电路及其相邻电路的GDS文件,所述GDS文件包括待仿真电路及其相邻电路的电路参数,所述待仿真电路为所述设计电路的局部电路;
抽取模块,用于通过寄生参数抽取工具查询寄生参数查询表,获取所述GDS文件中各个器件的寄生参数,并将所述GDS文件转换为SPICE网表;
仿真模块,用于将所述待仿真电路的起始点与终点作为所述待仿真电路的端口,根据所述SPICE网表,向所述待仿真电路的端口施加激励,执行电路仿真。
可选的,所述获取模块,具体用于:
根据所述设计电路数据库,建立局部数据库,所述局部数据库包含所述待仿真电路与所述相邻电路的逻辑连接信息、器件物理信息、连线物理信息与相邻电源地线的物理形状信息;
根据所述局部数据库,获取所述待仿真电路与所述相邻电路中各个器件的GDS库文件,并将所述各个器件的GDS库文件合并为所述GDS文件。
可选的,所述获取模块,还具体用于:
根据所述设计电路数据库,基于所述待仿真电路的起始点和终点信息,获取所述待仿真电路的逻辑连接信息,并生成包含所述待仿真电路的逻辑连接信息的第一文件;
以及,基于所述待仿真电路的逻辑连接信息,获取所述待仿真电路中各个器件的物理位置信息,并生成包含所述待仿真电路中各个器件的物理位置信息的第二文件;
以及,基于所述待仿真电路中各个器件的物理位置信息,确定所述待仿真电路中各个器件预定范围内的相邻器件,获取所述相邻器件的逻辑连接信息与物理位置信息,并生成包含所述相邻器件的逻辑连接信息的第三文件,以及包含所述相邻器件的物理位置信息的第四文件;
以及,基于所述待仿真电路中各个器件的物理位置信息,获取所述待仿真电路中各个器件连线的物理形状信息和金属层信息,并生成包含所述待仿真电路中各个器件连线的物理形状信息和金属层信息的第五文件;
以及,基于所述待仿真电路中各个器件连线的物理形状信息和金属层信息,确定所述待仿真电路中各个器件连线的预定范围内的同金属层的相邻连线与电源地线,获取所述相邻连线与电源地线的物理形状信息,并生成包含所述相邻连线的物理形状信息的第六文件和包含所述电源地线的物理形状信息的第七文件;
根据所述第一文件、所述第二文件、所述第三文件、所述第四文件、所述第五文件、所述第六文件以及所述第七文件,建立所述局部数据库。
可选的,所述第一文件与第三文件为Verilog文件,所述第二文件、所述第四文件、所述第五文件、所述第六文件与所述第七文件为def文件。
可选的,所述获取模块,还具体用于:
将所述第一文件与所述第三文件合并为包含所述待仿真电路与所述相邻电路的逻辑连接信息的第八文件;将所述第二文件与所述第四文件合并为包含所述待仿真电路与所述相邻电路的器件物理位置信息的第九文件;将所述第五文件、所述第六文件与所述第七文件合并为包含所述待仿真电路与所述相邻电路的连线物理形状信息与相邻电源地线的物理形状信息的第十文件;
根据所述第八文件、所述第九文件以及所述第十文件,建立所述局部数据库。
可选的,所述仿真模块,具体用于:
根据所述待仿真电路的端口信息,生成针对所述待仿真电路的激励文件以及测量文件;
在电路仿真工具中读入所述激励文件、所述测量文件以及所述SPICE网表,执行电路仿真,得到输出的仿真结果。
又一方面,本申请提供一种电子设备,包括:处理器,以及与所述处理器通信连接的存储器;所述存储器存储计算机执行指令;所述处理器执行所述存储器存储的计算机执行指令,以实现如前所述的方法。
又一方面,本申请提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,所述计算机执行指令被处理器执行时用于实现如前所述的方法。
本申请提供的电路仿真方法、装置、电子设备及介质中,根据整体设计电路的数据库,获取局部关键电路及其相邻电路的GDS文件,针对局部关键电路及其相邻电路的GDS文件执行寄生参数的抽取并生成SPICE网表,将SPICE网表导入电路仿真工具,以局部关键电路的起始点与终点作为端口施加激励,执行电路仿真,通过生成局部关键电路及其相邻电路的GDS文件,能够考虑到相邻器件对待仿真电路中器件的影响,保证寄生参数的抽取精度,同时避免对非关键电路的仿真,减少仿真时间,有效提高关键电路的仿真效率;以及,以局部关键电路的起始点与终点作为端口,可以简便的针对关键电路施加仿真激励,对关键电路的仿真进行精确控制。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1中示例性示出了本申请实施例一提供的电路仿真方法的流程示意图;
图2中示例性示出了本申请实施例一提供的另一电路仿真方法的流程示意图;
图3中示例性示出了本申请实施例一提供的获取局部数据库的流程示意图;
图4中示例性示出了本申请实施例二提供的电路仿真装置的结构示意图;
图5中示例性示出了本申请实施例三提供的电路仿真电子设备的结构示意图。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
本申请中的模块是指功能模块或逻辑模块。其可以为软件形式,通过处理器执行程序代码来实现其功能;也可以为硬件形式。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
在大规模数字集成电路设计中,为了提升电路性能,针对电路的关键性能部分往往会采用半定制化的设计手段,由于传统的数字时序分析工具往往达不到精度的要求,一般都会采用针对整体设计电路中的部分关键电路进行电路仿真的方式得到相关的参数,并将参数反标回数字时序分析工具用于大规模电路的时序分析。
现有技术中,针对部分关键电路的仿真常通过生成设计电路设计的GDS文件,针对GDS文件做寄生参数的抽取并生成完整的SPICE网表,然后导入电路仿真工具进行电路仿真。虽然能够保证一定的仿真精度,但是电路仿真面对的对象太大,导致仿真效率较为低下。
本申请提供的技术内容,旨在解决相关技术的如上还技术问题。
本申请实施例,根据整体设计电路的数据库,获取局部关键电路及其相邻电路的GDS文件,针对局部关键电路及其相邻电路的GDS文件执行寄生参数的抽取并生成SPICE网表,将SPICE网表导入电路仿真工具,以局部关键电路的起始点与终点作为端口施加激励,执行电路仿真,通过生成局部关键电路及其相邻电路的GDS文件,能够考虑到相邻器件对待仿真电路中器件的影响,保证寄生参数的抽取精度,同时避免对非关键电路的仿真,减少仿真时间,有效提高关键电路的仿真效率;以及,以局部关键电路的起始点与终点作为端口,可以简便的针对关键电路施加仿真激励,对关键电路的仿真进行精确控制。
下面以具体地实施例对本申请的技术方案进行示例说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。
实施例一
图1为本申请一实施例提供的电路仿真方法的流程示意图。如图1所示,本实施例提供的电路仿真方法可以包括:
S101,根据设计电路的数据库,获取待仿真电路及其相邻电路的GDS文件,所述GDS文件包括待仿真电路及其相邻电路的电路参数,所述待仿真电路为所述设计电路的局部电路;
S102,通过寄生参数抽取工具查询寄生参数查询表,获取所述GDS文件中各个器件的寄生参数,并将所述GDS文件转换为SPICE网表;
S103,将所述待仿真电路的起始点与终点作为所述待仿真电路的端口,根据所述SPICE网表,向所述待仿真电路的端口施加激励,执行电路仿真。
实际应用中,本实施例的执行主体可以为电路仿真装置,该装置可以通过计算机程序实现,例如,应用软件等;或者,也可以实现为存储有相关计算机程序的介质,例如,U盘、云盘等;再或者,还可以通过集成或安装有相关计算机程序的实体装置实现,例如,芯片、服务器等。
GDS全称为Geometry Summary Data,是半导体工艺模拟软件中的一种输入文件,包含有关芯片结构、形状和层次结构的几何数据。生成GSD文件后,可以根据需要将GSD文件转换为其他格式,如SPICE网表,以进行进一步的仿真和分析。将整体设计电路中的部分关键电路作为待仿真电路,基于设计电路的数据库,可以生成包含待仿真电路及其相邻电路参数的GDS文件。
寄生提取是计算电子电路的设计器件和所需布线互连线中的寄生效应,包括寄生电容、寄生电阻和寄生电感。实际应用中寄生参数提取的方式可以有多种,可以通过寄生参数抽取工具,使用查找表来计算寄生参数。将GDS文件转换为SPICE网表时,将寄生参数合入SPICE网表。
对比传统的关键电路仿真技术需要对整体设计电路进行仿真,不仅仿真时间较长,且由于待仿真电路可能位于整体电路的内部位置,难以在外部端口上施加激励。本示例将待仿真电路及其相邻电路的SPICE网表输入电路仿真工具,仅针对待仿真电路及其相邻电路进行电路仿真,能够有效缩短仿真时间,提高仿真效率;并且可以将待仿真电路的起始点与终点作为端口,简便地对待仿真电路的端口施加激励,对待仿真电路的响应进行观察与分析,获取待仿真电路的相关参数。将待仿真电路的相关参数反标至数字时序分析工具,用以对整体设计电路进行时序分析,能够提高时序分析的精度与效率。
在本示例中,根据整体设计电路的数据库,获取局部关键电路及其相邻电路的GDS文件,针对局部关键电路及其相邻电路的GDS文件执行寄生参数的抽取并生成SPICE网表,将SPICE网表导入电路仿真工具,以局部关键电路的起始点与终点作为端口施加激励,执行电路仿真,通过生成局部关键电路及其相邻电路的GDS文件,能够考虑到相邻器件对待仿真电路中器件的影响,保证寄生参数的抽取精度,同时避免对非关键电路的仿真,减少仿真时间,有效提高关键电路的仿真效率;以及,以局部关键电路的起始点与终点作为端口,可以简便的针对关键电路施加仿真激励,对关键电路的仿真进行精确控制。
其中,生成待仿真电路及其相邻电路的GDS文件的方式可以有多种,在一个示例中,所述根据设计电路数据库,获取所述待仿真电路及其物理上相邻电路的GDS文件,包括:
根据所述设计电路数据库,建立局部数据库,所述局部数据库包含所述待仿真电路与所述相邻电路的逻辑连接信息、器件物理信息、连线物理信息与相邻电源地线的物理形状信息;
根据所述局部数据库,获取所述待仿真电路与所述相邻电路中各个器件的GDS库文件,并将所述各个器件的GDS库文件合并为所述GDS文件。
图2为本申请一实施例提供的另一电路仿真方法的流程示意图,如图2所示,根据整体的设计电路数据库,重建仅包含待仿真电路与相邻电路信息的局部数据库,局部数据库中待仿真电路与所述相邻电路的逻辑连接信息、器件物理信息、连线物理信息与相邻电源地线的物理形状信息;基于局部数据库,根据待仿真电路与相邻电路中各个器件的数据信息,获取各个器件对应的GDS库文件,并将获取的所有GDS库文件合并为GDS文件。得到待仿真电路及其相邻电路的GDS文件后,可以根据参数提取库文件即查找表,基于参数提取流程进行寄生参数抽取,生成SPICE网表,结合待仿真电路的起点、终点信息,进行电路仿真,并对仿真结果进行观测与分析。
在本示例中,首先根据整体电路的设计数据库,重建包含待仿真电路与相邻电路信息的局部数据库,并基于局部数据库获取待仿真电路与相邻电路中各个器件的GDS库文件,合并生成待仿真电路及其相邻电路的GDS文件。
为了实现对局部电路进行仿真,需要从整体的设计电路数据库中,提取待仿真电路及其相邻电路的数据信息,其中获取待仿真电路及其相邻电路信息的具体方式可以有多种。在一个示例中,根据所述设计电路数据库,建立局部数据库,包括:
根据所述设计电路数据库,基于所述待仿真电路的起始点和终点信息,获取所述待仿真电路的逻辑连接信息,并生成包含所述待仿真电路的逻辑连接信息的第一文件;
以及,基于所述待仿真电路的逻辑连接信息,获取所述待仿真电路中各个器件的物理位置信息,并生成包含所述待仿真电路中各个器件的物理位置信息的第二文件;
以及,基于所述待仿真电路中各个器件的物理位置信息,确定所述待仿真电路中各个器件预定范围内的相邻器件,获取所述相邻器件的逻辑连接信息与物理位置信息,并生成包含所述相邻器件的逻辑连接信息的第三文件,以及包含所述相邻器件的物理位置信息的第四文件;
以及,基于所述待仿真电路中各个器件的物理位置信息,获取所述待仿真电路中各个器件连线的物理形状信息和金属层信息,并生成包含所述待仿真电路中各个器件连线的物理形状信息和金属层信息的第五文件;
以及,基于所述待仿真电路中各个器件连线的物理形状信息和金属层信息,确定所述待仿真电路中各个器件连线的预定范围内的同金属层的相邻连线与电源地线,获取所述相邻连线与电源地线的物理形状信息,并生成包含所述相邻连线的物理形状信息的第六文件和包含所述电源地线的物理形状信息的第七文件;
根据所述第一文件、所述第二文件、所述第三文件、所述第四文件、所述第五文件、所述第六文件以及所述第七文件,建立所述局部数据库。
图3为本申请一实施例提供的获取局部数据库的流程示意图,如图3所示,基于设计电路数据库,根据待仿真电路的起始点和终点信息,追踪待仿真电路的逻辑拓扑结构,其中所述逻辑拓扑结构包含连线信息,实际应用中可以通过后端工具命令追踪待仿真电路的逻辑拓扑结构。获取待仿真电路的逻辑连接信息,并以Verilog形式生成第一文件,在第一文件中可以将待仿真电路的起始点和终点作为待仿真电路的端口。
根据待仿真电路的逻辑连接信息,可以利用后端工具抓取待仿真电路中各个器件的物理位置,从而获取待仿真电路中各个器件的物理位置信息,并以def形式生成第二文件。
从待仿真电路中各个器件的物理位置出发,分别外延预定距离,在预定范围内搜索与此区域重合的相邻器件,获取相邻器件的逻辑连接信息,并以Verilog形式生成第三文件;获取相邻器件的物理位置信息,并以def形式生成第四文件。其中预定范围可以基于实际生产的需要进行选择,在此不对其进行限制,在一个示例中,可以基于关键电路上的所有器件占据的物理位置外延5um,搜索与此区域重合的其他相邻器件。
根据待仿真电路中各个器件的物理位置,抓取待仿真电路中各个器件连线的物理形状与金属层信息,并以def形式生成第五文件。从待仿真电路器件连线出发,搜索预定范围内同金属层的相邻连线与电源地线,其中该预定范围如前所述;获取相邻连线的物理形状信息,并以def形式生成第六文件;获取电源地线的物理形状信息,并以def形式生成第七文件。
实际应用中,第一文件、第二文件、第三文件、第四文件、第五文件、第六文件以及第七文件的形式可以有多种。在一个示例中,所述第一文件与第三文件为Verilog文件,所述第二文件、所述第四文件、所述第五文件、所述第六文件与所述第七文件为def文件。其中Verilog HDL是一种硬件描述语言,以文本形式来描述数字***硬件的结构和行为的语言,Verilog文件可以用于表示逻辑电路图、逻辑表达式,以及数字逻辑***所完成的逻辑功能;def全称Design Exchange Format,是模块定义文件,可以用于描述数字电路在布局布线后的连接关系和位置关系。也可以采用其他形式生成第一文件、第二文件、第三文件、第四文件、第五文件、第六文件以及第七文件,在此不对其进行限制。
根据生成的第一文件、第二文件、第三文件、第四文件、第五文件、第六文件以及第七文件,建立仅包含待仿真电路与相邻电路信息的局部数据库。
在本示例中,基于设计数据库,追踪待仿真电路以及相邻电路的逻辑结构,并抓取器件信息与连线信息,生成包含待仿真电路的逻辑连接信息的第一文件、包含待仿真电路中各个器件的物理位置信息的第二文件、包含相邻器件的物理位置信息的第四文件、包含待仿真电路中各个器件连线的物理形状信息和金属层信息的第五文件、包含相邻连线的物理形状信息的第六文件和包含电源地线的物理形状信息的第七文件,并基于生成的各个文件建立仅包含待仿真电路及其相邻电路信息的局部数据库。
由于生成的文件较多,为了便于管理,在一个示例中,所述根据所述第一文件、所述第二文件、所述第三文件、所述第四文件、所述第五文件、所述第六文件以及所述第七文件,建立所述局部数据库,包括:
将所述第一文件与所述第三文件合并为包含所述待仿真电路与所述相邻电路的逻辑连接信息的第八文件;将所述第二文件与所述第四文件合并为包含所述待仿真电路与所述相邻电路的器件物理位置信息的第九文件;将所述第五文件、所述第六文件与所述第七文件合并为包含所述待仿真电路与所述相邻电路的连线物理形状信息与相邻电源地线的物理形状信息的第十文件;
根据所述第八文件、所述第九文件以及所述第十文件,建立所述局部数据库。
具体地,仍如图3所示,将包含待仿真电路的逻辑连接信息第一文件与包含相邻电路的逻辑连接信息第三文件进行合并,得到包含待仿真电路与相邻电路的逻辑连接信息的第八文件;将包含待仿真电路中各个器件物理位置信息的第二文件与包含相邻器件物理位置信息的第四文件进行合并,得到包含待仿真电路与相邻电路的器件物理位置信息的第九文件;将包含待仿真电路的连线物理形状信息第五文件、包含相邻电路的连线物理形状信息第六文件与包含相邻电源地线的物理形状信息第七文件进行合并,得到包含待仿真电路与相邻电路的连线物理形状信息与相邻电源地线的物理形状信息的第十文件。基于第八文件、第九文件以及第十文件,建立仅包含待仿真电路与相邻电路信息的局部数据库。
示例性地,假设基于设计电路数据库,生成了第一文件Va、第二文件Da、第三文件Vb、第四文件Db、第五文件Dc、第六文件Dd以及第七文件De,合并第一文件Va与第三文件Vb,生成第八文件Vab,用于描述待仿真电路与相邻电路的逻辑连接信息;合并第二文件Da与第四文件Db,生成第九文件Dab,用于描述待仿真电路与相邻电路的器件物理位置信息;合并第五文件Dc、第六文件Dd以及第七文件De,生成新的第十文件Dcde,用于描述待仿真电路与相邻电路的连线物理形状信息与相邻电源地线的物理形状信息。根据第八文件Vab、第九文件Dab以及第十文件Dcde,重建局部数据库。
在本示例中,通过对文件进行合并,实现了对待仿真电路与相邻电路数据信息的有效管理。
基于待仿真电路的端口信息,电路仿真过程中可以准确地针对待仿真电路施加激励。在一个示例中,所述将所述待仿真电路的起始点与终点作为端口,根据所述SPICE网表,对待仿真电路施加激励,执行电路仿真,包括:
根据所述待仿真电路的端口信息,生成针对所述待仿真电路的激励文件以及测量文件;
在电路仿真工具中读入所述激励文件、所述测量文件以及所述SPICE网表,执行电路仿真,得到输出的仿真结果。
具体地,根据待仿真电路的端口信息,生成针对待仿真电路的激励文件以及测量文件,其中激励文件可以包括设计的不同的输入激励。在电路仿真工具中读入SPICE网表进行待仿真电路与相邻电路的仿真,并读入激励文件、测量文件,从而对待仿真电路施加激励并测量待仿真电路的响应,得到输出的仿真结果,以验证关键电路的功能并获取相关参数。
在本示例中,根据待仿真电路的端口信息,生成激励文件以及测量文件,从而可以针对待仿真电路的端口施加激励,能够准确控制待仿真电路仿真时的行为。
本实施例提供的电路仿真方法中,根据整体设计电路的数据库,获取局部关键电路及其相邻电路的GDS文件,针对局部关键电路及其相邻电路的GDS文件执行寄生参数的抽取并生成SPICE网表,将SPICE网表导入电路仿真工具,以局部关键电路的起始点与终点作为端口施加激励,执行电路仿真,通过生成局部关键电路及其相邻电路的GDS文件,能够考虑到相邻器件对待仿真电路中器件的影响,保证寄生参数的抽取精度,同时避免对非关键电路的仿真,减少仿真时间,有效提高关键电路的仿真效率;以及,以局部关键电路的起始点与终点作为端口,可以简便的针对关键电路施加仿真激励,对关键电路的仿真进行精确控制。
实施例二
图4为本申请一实施例提供的电路仿真装置的结构示意图。如图4所示,本实施例提供的电路仿真装置400可以包括:
获取模块41,用于通过寄生参数抽取工具查询寄生参数查询表,获取所述GDS文件中各个器件的寄生参数,并将所述GDS文件转换为SPICE网表;
抽取模块42,用于通过寄生参数抽取工具查询寄生参数查询表,获取所述GDS文件中各个器件的寄生参数,并将所述GDS文件转换为SPICE网表;
仿真模块43,用于将所述待仿真电路的起始点与终点作为所述待仿真电路的端口,根据所述SPICE网表,向所述待仿真电路的端口施加激励,执行电路仿真。
实际应用中,电路仿真装置可以通过计算机程序实现,例如,应用软件等;或者,也可以实现为存储有相关计算机程序的介质,例如,U盘、云盘等;再或者,还可以通过集成或安装有相关计算机程序的实体装置实现,例如,芯片、服务器等。
GDS全称为Geometry Summary Data,是半导体工艺模拟软件中的一种输入文件,包含有关芯片结构、形状和层次结构的几何数据。生成GSD文件后,可以根据需要将GSD文件转换为其他格式,如SPICE网表,以进行进一步的仿真和分析。将关键电路作为待仿真电路,基于设计电路的数据库,可以生成包含待仿真电路及其相邻电路参数的GDS文件。
寄生提取是计算电子电路的设计器件和所需布线互连线中的寄生效应,包括寄生电容、寄生电阻和寄生电感。实际应用中寄生参数提取的方式可以有多种,可以通过寄生参数抽取工具,使用查找表来计算寄生参数。将GDS文件转换为SPICE网表时,将寄生参数合入SPICE网表。
对比传统的关键电路仿真技术需要对整体电路进行仿真,由于待仿真电路可能位于整体电路内部位置,难以在外部端口上施加激励。本示例仅针对待仿真电路及其相邻电路的SPICE网表进行仿真,可以将待仿真电路的起始点与终点作为端口,简便地对待仿真电路的端口施加激励。
在本示例中,根据整体设计电路的数据库,获取局部关键电路及其相邻电路的GDS文件,针对局部关键电路及其相邻电路的GDS文件执行寄生参数的抽取并生成SPICE网表,将SPICE网表导入电路仿真工具,以局部关键电路的起始点与终点作为端口施加激励,执行电路仿真,通过生成局部关键电路及其相邻电路的GDS文件,能够考虑到相邻器件对待仿真电路中器件的影响,保证寄生参数的抽取精度,同时避免对非关键电路的仿真,减少仿真时间,有效提高关键电路的仿真效率;以及,以局部关键电路的起始点与终点作为端口,可以简便的针对关键电路施加仿真激励,对关键电路的仿真进行精确控制。
其中,生成待仿真电路及其相邻电路的GDS文件的方式可以有多种,在一个示例中,所述获取模块,具体可以用于:
根据所述设计电路数据库,建立局部数据库,所述局部数据库包含所述待仿真电路与所述相邻电路的逻辑连接信息、器件物理信息、连线物理信息与相邻电源地线的物理形状信息;
根据所述局部数据库,获取所述待仿真电路与所述相邻电路中各个器件的GDS库文件,并将所述各个器件的GDS库文件合并为所述GDS文件。
具体地,根据整体的设计数据库,重建仅包含待仿真电路与相邻电路信息的局部数据库,局部数据库中待仿真电路与所述相邻电路的逻辑连接信息、器件物理信息、连线物理信息与相邻电源地线的物理形状信息;基于局部数据库,根据待仿真电路与相邻电路中各个器件的数据信息,获取各个器件对应的GDS库文件,并将获取的所有GDS库文件合并为GDS文件。得到待仿真电路及其相邻电路的GDS文件后,可以根据参数提取库文件即查找表,基于参数提取流程进行寄生参数抽取,生成SPICE网表,结合待仿真电路的起点、终点信息,进行电路仿真,并对仿真结果进行观测与分析。
在本示例中,首先根据整体电路的设计数据库,重建包含待仿真电路与相邻电路信息的局部数据库,并基于局部数据库获取待仿真电路与相邻电路中各个器件的GDS库文件,合并生成待仿真电路及其相邻电路的GDS文件。
为了实现对局部电路进行仿真,需要从整体的设计电路数据库中,提取待仿真电路及其相邻电路的数据信息,其中获取待仿真电路及其相邻电路信息的具体方式可以有多种。在一个示例中,所述获取模块,具体还可以用于:
根据所述设计电路数据库,基于所述待仿真电路的起始点和终点信息,获取所述待仿真电路的逻辑连接信息,并生成包含所述待仿真电路的逻辑连接信息的第一文件;
以及,基于所述待仿真电路的逻辑连接信息,获取所述待仿真电路中各个器件的物理位置信息,并生成包含所述待仿真电路中各个器件的物理位置信息的第二文件;
以及,基于所述待仿真电路中各个器件的物理位置信息,确定所述待仿真电路中各个器件预定范围内的相邻器件,获取所述相邻器件的逻辑连接信息与物理位置信息,并生成包含所述相邻器件的逻辑连接信息的第三文件,以及包含所述相邻器件的物理位置信息的第四文件;
以及,基于所述待仿真电路中各个器件的物理位置信息,获取所述待仿真电路中各个器件连线的物理形状信息和金属层信息,并生成包含所述待仿真电路中各个器件连线的物理形状信息和金属层信息的第五文件;
以及,基于所述待仿真电路中各个器件连线的物理形状信息和金属层信息,确定所述待仿真电路中各个器件连线的预定范围内的同金属层的相邻连线与电源地线,获取所述相邻连线与电源地线的物理形状信息,并生成包含所述相邻连线的物理形状信息的第六文件和包含所述电源地线的物理形状信息的第七文件;
根据所述第一文件、所述第二文件、所述第三文件、所述第四文件、所述第五文件、所述第六文件以及所述第七文件,建立所述局部数据库。
基于设计电路数据库,根据待仿真电路的起始点和终点信息,追踪待仿真电路的逻辑拓扑结构,其中所述逻辑拓扑结构包含连线信息,实际应用中可以通过后端工具命令追踪待仿真电路的逻辑拓扑结构。获取待仿真电路的逻辑连接信息,并以Verilog形式生成第一文件,在第一文件中可以将待仿真电路的起始点和终点作为待仿真电路的端口。
根据待仿真电路的逻辑连接信息,可以利用后端工具抓取待仿真电路中各个器件的物理位置,从而获取待仿真电路中各个器件的物理位置信息,并以def形式生成第二文件。
从待仿真电路中各个器件的物理位置出发,分别外延预定距离,在预定范围内搜索与此区域重合的相邻器件,获取相邻器件的逻辑连接信息,并以Verilog形式生成第三文件;获取相邻器件的物理位置信息,并以def形式生成第四文件。其中预定范围可以基于实际生产的需要进行选择,在此不对其进行限制,在一个示例中,可以基于关键电路上的所有器件占据的物理位置外延5um,搜索与此区域重合的其他相邻器件。
根据待仿真电路中各个器件的物理位置,抓取待仿真电路中各个器件连线的物理形状与金属层信息,并以def形式生成第五文件。从待仿真电路器件连线出发,搜索预定范围内同金属层的相邻连线与电源地线,其中该预定范围如前所述;获取相邻连线的物理形状信息,并以def形式生成第六文件;获取电源地线的物理形状信息,并以def形式生成第七文件。
实际应用中,第一文件、第二文件、第三文件、第四文件、第五文件、第六文件以及第七文件的形式可以有多种。在一个示例中,所述第一文件与第三文件为Verilog文件,所述第二文件、所述第四文件、所述第五文件、所述第六文件与所述第七文件为def文件。其中Verilog HDL是一种硬件描述语言,以文本形式来描述数字***硬件的结构和行为的语言,Verilog文件可以用于表示逻辑电路图、逻辑表达式,以及数字逻辑***所完成的逻辑功能;def全称Design Exchange Format,是模块定义文件,可以用于描述数字电路在布局布线后的连接关系和位置关系。也可以采用其他形式生成第一文件、第二文件、第三文件、第四文件、第五文件、第六文件以及第七文件,在此不对其进行限制。
根据生成的第一文件、第二文件、第三文件、第四文件、第五文件、第六文件以及第七文件,建立仅包含待仿真电路与相邻电路信息的局部数据库。
在本示例中,基于设计数据库,追踪待仿真电路以及相邻电路的逻辑结构,并抓取器件信息与连线信息,生成包含待仿真电路的逻辑连接信息的第一文件、包含待仿真电路中各个器件的物理位置信息的第二文件、包含相邻器件的物理位置信息的第四文件、包含待仿真电路中各个器件连线的物理形状信息和金属层信息的第五文件、包含相邻连线的物理形状信息的第六文件和包含电源地线的物理形状信息的第七文件,并基于生成的各个文件建立仅包含待仿真电路及其相邻电路信息的局部数据库。
在一个示例中,所述获取模块,具体还可以用于:
将所述第一文件与所述第三文件合并为包含所述待仿真电路与所述相邻电路的逻辑连接信息的第八文件;将所述第二文件与所述第四文件合并为包含所述待仿真电路与所述相邻电路的器件物理位置信息的第九文件;将所述第五文件、所述第六文件与所述第七文件合并为包含所述待仿真电路与所述相邻电路的连线物理形状信息与相邻电源地线的物理形状信息的第十文件;
根据所述第八文件、所述第九文件以及所述第十文件,建立所述局部数据库。
具体地,将包含待仿真电路的逻辑连接信息第一文件与包含相邻电路的逻辑连接信息第三文件进行合并,得到包含待仿真电路与相邻电路的逻辑连接信息的第八文件;将包含待仿真电路中各个器件物理位置信息的第二文件与包含相邻器件物理位置信息的第四文件进行合并,得到包含待仿真电路与相邻电路的器件物理位置信息的第九文件;将包含待仿真电路的连线物理形状信息第五文件、包含相邻电路的连线物理形状信息第六文件与包含相邻电源地线的物理形状信息第七文件进行合并,得到包含待仿真电路与相邻电路的连线物理形状信息与相邻电源地线的物理形状信息的第十文件。基于第八文件、第九文件以及第十文件,建立仅包含待仿真电路与相邻电路信息的局部数据库。
在本示例中,通过对文件进行合并,实现了对待仿真电路与相邻电路数据信息的有效管理。
基于待仿真电路的端口信息,电路仿真过程中可以准确地针对待仿真电路施加激励。在一个示例中,所述仿真模块,具体可以用于:
根据所述待仿真电路的端口信息,生成针对所述待仿真电路的激励文件以及测量文件;
在电路仿真工具中读入所述激励文件、所述测量文件以及所述SPICE网表,执行电路仿真,得到输出的仿真结果。
具体地,根据待仿真电路的端口信息,生成针对待仿真电路的激励文件以及测量文件,其中激励文件可以包括设计的不同的输入激励。在电路仿真工具中读入SPICE网表进行待仿真电路与相邻电路的仿真,并读入激励文件、测量文件,从而对待仿真电路施加激励并测量待仿真电路的响应,得到输出的仿真结果,以验证关键电路的功能并获取相关参数。
在本示例中,根据待仿真电路的端口信息,生成激励文件以及测量文件,从而可以针对待仿真电路的端口施加激励,能够准确控制待仿真电路仿真时的行为。
本实施例提供的电路仿真装置中,根据整体设计电路的数据库,获取局部关键电路及其相邻电路的GDS文件,针对局部关键电路及其相邻电路的GDS文件执行寄生参数的抽取并生成SPICE网表,将SPICE网表导入电路仿真工具,以局部关键电路的起始点与终点作为端口施加激励,执行电路仿真,通过生成局部关键电路及其相邻电路的GDS文件,能够考虑到相邻器件对待仿真电路中器件的影响,保证寄生参数的抽取精度,同时避免对非关键电路的仿真,减少仿真时间,有效提高关键电路的仿真效率;以及,以局部关键电路的起始点与终点作为端口,可以简便的针对关键电路施加仿真激励,对关键电路的仿真进行精确控制。
实施例三
图5为本公开实施例中提供的一种电子设备的结构示意图,如图5所示,该电子设备包括:
处理器(processor)291,电子设备还包括了存储器(memory)292;还可以包括通信接口(Communication Interface)293和总线294。其中,处理器291、存储器292、通信接口293、可以通过总线294完成相互间的通信。通信接口293可以用于信息传输。处理器291可以调用存储器292中的逻辑指令,以执行上述实施例的方法。
此外,上述的存储器292中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。
存储器292作为一种计算机可读存储介质,可用于存储软件程序、计算机可执行程序,如本公开实施例中的方法对应的程序指令/模块。处理器291通过运行存储在存储器292中的软件程序、指令以及模块,从而执行功能应用以及数据处理,即实现上述方法实施例中的方法。
存储器292可包括存储程序区和存储数据区,其中,存储程序区可存储操作***、至少一个功能所需的应用程序;存储数据区可存储根据终端设备的使用所创建的数据等。此外,存储器292可以包括高速随机存取存储器,还可以包括非易失性存储器。
本公开实施例提供一种非临时性计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,所述计算机执行指令被处理器执行时用于实现如前述实施例所述的方法。
实施例四
本公开实施例提供一种计算机程序产品,包括计算机程序,计算机程序被处理器执行时实现上述本公开实施例中任意实施例提供的方法。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (8)
1.一种电路仿真方法,其特征在于,包括:
根据设计电路的数据库,获取待仿真电路及其相邻电路的GDS文件,所述GDS文件包括待仿真电路及其相邻电路的电路参数,所述待仿真电路为所述设计电路的局部电路;
通过寄生参数抽取工具查询寄生参数查询表,获取所述GDS文件中各个器件的寄生参数,并将所述GDS文件转换为SPICE网表;
将所述待仿真电路的起始点与终点作为所述待仿真电路的端口,根据所述SPICE网表,向所述待仿真电路的端口施加激励,执行电路仿真;
所述根据设计电路数据库,获取所述待仿真电路及其物理上相邻电路的GDS文件,包括:
根据所述设计电路数据库,建立局部数据库,所述局部数据库包含所述待仿真电路与所述相邻电路的逻辑连接信息、器件物理信息、连线物理信息与相邻电源地线的物理形状信息;
根据所述局部数据库,获取所述待仿真电路与所述相邻电路中各个器件的GDS库文件,并将所述各个器件的GDS库文件合并为所述GDS文件。
2.根据权利要求1所述的方法,其特征在于,根据所述设计电路数据库,建立局部数据库,包括:
根据所述设计电路数据库,基于所述待仿真电路的起始点和终点信息,获取所述待仿真电路的逻辑连接信息,并生成包含所述待仿真电路的逻辑连接信息的第一文件;
以及,基于所述待仿真电路的逻辑连接信息,获取所述待仿真电路中各个器件的物理位置信息,并生成包含所述待仿真电路中各个器件的物理位置信息的第二文件;
以及,基于所述待仿真电路中各个器件的物理位置信息,确定所述待仿真电路中各个器件预定范围内的相邻器件,获取所述相邻器件的逻辑连接信息与物理位置信息,并生成包含所述相邻器件的逻辑连接信息的第三文件,以及包含所述相邻器件的物理位置信息的第四文件;
以及,基于所述待仿真电路中各个器件的物理位置信息,获取所述待仿真电路中各个器件连线的物理形状信息和金属层信息,并生成包含所述待仿真电路中各个器件连线的物理形状信息和金属层信息的第五文件;
以及,基于所述待仿真电路中各个器件连线的物理形状信息和金属层信息,确定所述待仿真电路中各个器件连线的预定范围内的同金属层的相邻连线与电源地线,获取所述相邻连线与电源地线的物理形状信息,并生成包含所述相邻连线的物理形状信息的第六文件和包含所述电源地线的物理形状信息的第七文件;
根据所述第一文件、所述第二文件、所述第三文件、所述第四文件、所述第五文件、所述第六文件以及所述第七文件,建立所述局部数据库。
3.根据权利要求2所述的方法,其特征在于,所述第一文件与第三文件为Verilog文件,所述第二文件、所述第四文件、所述第五文件、所述第六文件与所述第七文件为def文件。
4.根据权利要求2所述的方法,其特征在于,所述根据所述第一文件、所述第二文件、所述第三文件、所述第四文件、所述第五文件、所述第六文件以及所述第七文件,建立所述局部数据库,包括:
将所述第一文件与所述第三文件合并为包含所述待仿真电路与所述相邻电路的逻辑连接信息的第八文件;将所述第二文件与所述第四文件合并为包含所述待仿真电路与所述相邻电路的器件物理位置信息的第九文件;将所述第五文件、所述第六文件与所述第七文件合并为包含所述待仿真电路与所述相邻电路的连线物理形状信息与相邻电源地线的物理形状信息的第十文件;
根据所述第八文件、所述第九文件以及所述第十文件,建立所述局部数据库。
5.根据权利要求1-4任一项所述的方法,其特征在于,所述将所述待仿真电路的起始点与终点作为端口,根据所述SPICE网表,对待仿真电路施加激励,执行电路仿真,包括:
根据所述待仿真电路的端口信息,生成针对所述待仿真电路的激励文件以及测量文件;
在电路仿真工具中读入所述激励文件、所述测量文件以及所述SPICE网表,执行电路仿真,得到输出的仿真结果。
6.一种电路仿真装置,其特征在于,包括:
获取模块,用于根据设计电路的数据库,获取待仿真电路及其相邻电路的GDS文件,所述GDS文件包括待仿真电路及其相邻电路的电路参数,所述待仿真电路为所述设计电路的局部电路;
抽取模块,用于通过寄生参数抽取工具查询寄生参数查询表,获取所述GDS文件中各个器件的寄生参数,并将所述GDS文件转换为SPICE网表;
仿真模块,用于将所述待仿真电路的起始点与终点作为所述待仿真电路的端口,根据所述SPICE网表,向所述待仿真电路的端口施加激励,执行电路仿真;
所述获取模块,具体用于:
根据所述设计电路数据库,建立局部数据库,所述局部数据库包含所述待仿真电路与所述相邻电路的逻辑连接信息、器件物理信息、连线物理信息与相邻电源地线的物理形状信息;
根据所述局部数据库,获取所述待仿真电路与所述相邻电路中各个器件的GDS库文件,并将所述各个器件的GDS库文件合并为所述GDS文件。
7.一种电子设备,其特征在于,包括:处理器,以及与所述处理器通信连接的存储器;
所述存储器存储计算机执行指令;
所述处理器执行所述存储器存储的计算机执行指令,以实现如权利要求1-5中任一项所述的方法。
8.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机执行指令,所述计算机执行指令被处理器执行时用于实现如权利要求1-5中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311314451.8A CN117313599B (zh) | 2023-10-10 | 2023-10-10 | 电路仿真方法、装置、电子设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311314451.8A CN117313599B (zh) | 2023-10-10 | 2023-10-10 | 电路仿真方法、装置、电子设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117313599A CN117313599A (zh) | 2023-12-29 |
CN117313599B true CN117313599B (zh) | 2024-05-14 |
Family
ID=89261874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311314451.8A Active CN117313599B (zh) | 2023-10-10 | 2023-10-10 | 电路仿真方法、装置、电子设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117313599B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103093016A (zh) * | 2011-11-04 | 2013-05-08 | 上海华虹Nec电子有限公司 | 简化存储器后仿网表来实现大容量存储器仿真的方法 |
CN115879406A (zh) * | 2021-09-28 | 2023-03-31 | 长鑫存储技术有限公司 | 集成电路后仿真方法、装置、电子设备及存储介质 |
CN116227410A (zh) * | 2023-02-27 | 2023-06-06 | 长鑫存储技术有限公司 | 电路仿真方法及设备 |
CN116244482A (zh) * | 2023-05-09 | 2023-06-09 | 北京芯愿景软件技术股份有限公司 | 电路仿真展示方法及装置 |
CN116258114A (zh) * | 2022-09-06 | 2023-06-13 | 深圳华大九天科技有限公司 | 基于超图划分的电路仿真方法及装置、服务器和存储介质 |
CN116595915A (zh) * | 2023-04-06 | 2023-08-15 | 长鑫存储技术有限公司 | 一种***仿真方法、装置、电子设备和存储介质 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4882902B2 (ja) * | 2007-07-30 | 2012-02-22 | 富士通セミコンダクター株式会社 | シミュレーション方法及びプログラム |
-
2023
- 2023-10-10 CN CN202311314451.8A patent/CN117313599B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103093016A (zh) * | 2011-11-04 | 2013-05-08 | 上海华虹Nec电子有限公司 | 简化存储器后仿网表来实现大容量存储器仿真的方法 |
CN115879406A (zh) * | 2021-09-28 | 2023-03-31 | 长鑫存储技术有限公司 | 集成电路后仿真方法、装置、电子设备及存储介质 |
CN116258114A (zh) * | 2022-09-06 | 2023-06-13 | 深圳华大九天科技有限公司 | 基于超图划分的电路仿真方法及装置、服务器和存储介质 |
CN116227410A (zh) * | 2023-02-27 | 2023-06-06 | 长鑫存储技术有限公司 | 电路仿真方法及设备 |
CN116595915A (zh) * | 2023-04-06 | 2023-08-15 | 长鑫存储技术有限公司 | 一种***仿真方法、装置、电子设备和存储介质 |
CN116244482A (zh) * | 2023-05-09 | 2023-06-09 | 北京芯愿景软件技术股份有限公司 | 电路仿真展示方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN117313599A (zh) | 2023-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9286421B1 (en) | Methods, systems, and articles of manufacture for back annotating and visualizing parasitic models of electronic designs | |
US7206731B2 (en) | Electromagnetic/circuit co-simulation and co-optimization with parametric layout components | |
CN111488717B (zh) | 标准单元时序模型的抽取方法、装置、设备及存储介质 | |
TWI627547B (zh) | 用於ic設計協定的自動化功能覆蓋生成和管理的系統和方法 | |
US9934354B1 (en) | Methods, systems, and computer program product for implementing a layout-driven, multi-fabric schematic design | |
US8650518B2 (en) | Method and apparatus for rule-based automatic layout parasitic extraction in a multi-technology environment | |
US9900382B2 (en) | Promotion of internet-of-things (IOT) connectivity | |
US10068043B1 (en) | Validating integrated circuit simulation results | |
WO2022198571A1 (zh) | 一种寄生电阻电容参数提取方法及装置 | |
US7587694B1 (en) | System and method for utilizing meta-cells | |
CN104699907A (zh) | 一种由pscad到adpss的电磁暂态模型和元件图形的自动转换方法 | |
CN104346502A (zh) | 一种基于odb++文件转化为可编辑pcb版图的方法 | |
CN113506364A (zh) | 模型创建方法、***、设备及存储介质 | |
CN115906360A (zh) | 排水***cad-gis数据转换及标准标注方法和装置 | |
CN112505476A (zh) | 基于二叉树和多端时间信息的配电网故障行波定位方法 | |
CN117313599B (zh) | 电路仿真方法、装置、电子设备及介质 | |
WO2021223434A1 (zh) | 核岛结构有限元模型网格数据传递方法、装置、设备 | |
US20100333051A1 (en) | Method and System of Linking On-Chip Parasitic Coupling Capacitance Into Distributed Pre-Layout Passive Models | |
CN113822002B (zh) | 数据处理方法、装置、计算机设备及存储介质 | |
CN113610512A (zh) | 电子签章生成方法、装置、设备及存储介质 | |
CN108920749B (zh) | 管线二三维数据更新方法、装置与计算机可读存储介质 | |
CN102314530B (zh) | 一种交互式层次短路跟踪及动态调试方法 | |
CN111581758A (zh) | 电网图形拓扑建模方法及计算机可读存储介质 | |
US8769460B1 (en) | Device recognition engine | |
CN111694911B (zh) | 一种在指定范围内生成随机分布点的方法、设备和*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |