JP4880014B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP4880014B2 JP4880014B2 JP2009184126A JP2009184126A JP4880014B2 JP 4880014 B2 JP4880014 B2 JP 4880014B2 JP 2009184126 A JP2009184126 A JP 2009184126A JP 2009184126 A JP2009184126 A JP 2009184126A JP 4880014 B2 JP4880014 B2 JP 4880014B2
- Authority
- JP
- Japan
- Prior art keywords
- weight
- reference signal
- converter
- oscillator
- external reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 18
- 230000007704 transition Effects 0.000 claims description 17
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 16
- 238000004260 weight control Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910052792 caesium Inorganic materials 0.000 description 4
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 4
- 229910052701 rubidium Inorganic materials 0.000 description 4
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
次世代移動体通信、地上デジタル放送等の基地局で用いられる周波数シンセサイザでは、基準信号に対する精度の向上や、起動特性の向上が望まれている。
基準信号源としては、セシウム(Cs)標準発振器、ルビジウム(Rb)標準発振器、GPS信号による周波数同期型の標準発振器、恒温槽制御水晶発振器(OCXO)、及び温度補償水晶発振器(TCXO)等があり、周波数の精度が異なっている。
そのため、それぞれの用途に応じて必要な精度を満たす基準信号源が利用されている。
基準信号源として用いられる発振器の周波数安定度について図6を用いて説明する。図6は、基準信号源として用いられる発振器の周波数安定度を示す模式説明図である。
図6に示すように、一般的に、TCXOの周波数安定度(Δf/f)は、10-6程度であり、OCXOは10-8程度、原子の共鳴現象を利用したルビジウム発振器やセシウム発振器は更に良好な周波数安定度を備えており、それぞれ10-10、10-12程度である。
しかし、ルビジウム発振器やセシウム発振器は高価であり、量産品に搭載することは現実的ではない。
一方、位相雑音特性については、OCXOのほうがTCXOよりも良好であることが知られている。
尚、周波数シンセサイザに関する技術としては、特開平8−56120号公報「基準発振器回路」(出願人:八重洲無線株式会社、特許文献1)、特開2004−172686号公報「基準信号発生器」(出願人:日本電気エンジニアリング株式会社、特許文献2)がある。
また、特許文献2には、電圧制御型デジタル温度補償水晶発振器(VC−DTCXO)と、OCXOとを備え、それらを切り替えて基準信号として用いる基準信号発生器が記載されている。
しかしながら、特許文献1及び2は、複数の発振器からの出力についてウェイトをかけて合成したり、外部からより安定度の高い基準信号を入力する構成ではない。
また、本発明は、基準信号を発生する基準信号発生回路を備え、基準信号発生回路から出力される基準信号と、電圧制御発振器からの出力信号とを比較して、電圧制御発振器の出力信号が所望の周波数となるよう制御する周波数シンセサイザであって、基準信号発生回路が、電源投入後短時間で周波数が安定化する特性を備えた第1の発振器と、電源投入直後は前記第1の発振器よりも周波数が不安定であるが、一定時間経過後以降は前記第1の発振器より周波数の安定度が高い特性を備えた第2の発振器と、第1の発振器からの出力のウェイト調整を行う第1のウェイト変換器と、第2の発振器からの出力のウェイト調整を行う第2のウェイト変換器とを備え、第1及び第2の発振器よりも周波数の安定度が高い外部基準信号を入力可能とし、外部基準信号の入力レベルを検出する外部基準信号レベル検出回路と、外部基準信号のウェイト調整を行う第3のウェイト変換器と、第1、第2、第3のウェイト変換器からの出力を加算して基準信号として出力する加算器と、電源投入時に、外部基準信号レベル検出回路で検出された入力レベルが一定レベル未満であった場合に、第1のウェイト変換器における第1のウェイトと第2のウェイト変換器における第2のウェイトについて、電源投入直後は、第1のウェイトを第2のウェイトより高くして第2のウェイトを第1のウェイトより低くし、時間経過に応じて徐々に第1のウェイトを低く、第2のウェイトを高くし、一定時間経過後には、第1のウェイトを0パーセントとし、第2のウェイトを100パーセントとするようウェイトの値を第1のウェイト変換器及び第2のウェイト変換器に出力する制御部とを備えたことを特徴としている。
また、本発明によれば、基準信号を発生する基準信号発生回路を備え、基準信号発生回路から出力される基準信号と、電圧制御発振器からの出力信号とを比較して、電圧制御発振器の出力信号が所望の周波数となるよう制御する周波数シンセサイザであって、基準信号発生回路が、電源投入後短時間で周波数が安定化する特性を備えた第1の発振器と、電源投入直後は前記第1の発振器よりも周波数が不安定であるが、一定時間経過後以降は前記第1の発振器より周波数の安定度が高い特性を備えた第2の発振器と、第1の発振器からの出力のウェイト調整を行う第1のウェイト変換器と、第2の発振器からの出力のウェイト調整を行う第2のウェイト変換器とを備え、第1及び第2の発振器よりも周波数の安定度が高い外部基準信号を入力可能とし、外部基準信号の入力レベルを検出する外部基準信号レベル検出回路と、外部基準信号のウェイト調整を行う第3のウェイト変換器と、第1、第2、第3のウェイト変換器からの出力を加算して基準信号として出力する加算器と、電源投入時に、外部基準信号レベル検出回路で検出された入力レベルが一定レベル未満であった場合に、第1のウェイト変換器における第1のウェイトと第2のウェイト変換器における第2のウェイトについて、電源投入直後は、第1のウェイトを第2のウェイトより高くして第2のウェイトを第1のウェイトより低くし、時間経過に応じて徐々に第1のウェイトを低く、第2のウェイトを高くし、一定時間経過後には、第1のウェイトを0パーセントとし、第2のウェイトを100パーセントとするようウェイトの値を第1のウェイト変換器及び第2のウェイト変換器に出力する制御部とを備えた周波数シンセサイザとしているので、外部基準信号の入力レベルが低い場合に、電源投入直後は第1の発振器の寄与分を大きくして短時間で周波数を安定化させると共に、第2の発振器の寄与分により第1の発振器を単独で用いるのに比べて立ち上がり時の位相雑音特性を向上させることができ、更に第2の発振器が安定する一定時間経過後は第2の発振器のみを利用することにより、電源投入直後から長期にわたる使用期間全体において安定した基準信号を供給することができる効果がある。
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る周波数シンセサイザは、内部にOCXOとTCXOと、それぞれに対応して出力のウェイトを調整するウェイト変換器と、各ウェイト変換器からの出力を加算して基準信号としてPLL回路に出力する加算器と、各ウェイト変換器を制御する制御部とを備え、制御部が、電源投入時にはTCXOのウェイトを高くし、徐々にOCXOのウェイトを上げ、OCXOの恒温槽が一定温度になってからはOCXOのみとするよう各ウェイト変換器を制御するものであり、電源投入時の基準信号の周波数を迅速に安定させると共に、長期的にも安定させることができるものである。
本実施の形態に係る周波数シンセサイザの構成について図1を用いて説明する。図1は、本実施の形態に係る周波数シンセサイザ(本周波数シンセサイザ)の構成ブロック図である。
図1に示すように、本周波数シンセサイザは、基本的に、基準信号発生回路1と、位相比較器2と、ループフィルタ3と、電圧制御発振器4と、分周器5とから構成されている。
そして、位相比較器2が、基準信号発生回路1から出力される基準信号と分周器5からの分周されたシンセサイザ出力とを比較して位相差を検出して位相差信号を出力し、ループフィルタ3が位相差信号を平滑化して制御電圧を電圧制御発振器に出力し、電圧制御発振器から所定の周波数を出力させるものである。
次に、本周波数シンセサイザの特徴部分である基準信号発生回路1について図1を用いて説明する。
基準信号発生回路1は、内部に恒温槽制御水晶発振器(OCXO)20と、温度補償水晶発振器(TCXO)30とを備え、更に外部から入力される外部基準信号をユーザの操作で入力可能とし、OCXO20、TCXO30、外部基準信号のウェイト比率を調整して加算し、基準信号として出力するものである。OCXO20は請求項に記載した第2の発振器に相当し、TCXO30は第1の発振器に相当している。
また、内部のOCXO20,TCXO30よりも高安定であれば、外部基準信号の信号源は水晶発振器であってもよい。
図1に示すように、基準信号発生回路1は、CPU10と、恒温槽制御水晶発振器(OCXO)20と、温度補償水晶発振器(TCXO)30と、ウェイト変換器A(11)と、ウェイト変換器B(21)と、ウェイト変換器C(31)と、D/Aコンバータ12,22,32と、外部基準信号レベル検出回路13と、A/Dコンバータ14,24と、恒温槽温度検出部23と、メモリ40と、加算器41とを備えている。
ウェイト変換器A(11)は、外部から入力される外部基準信号のウェイトをCPU10からのウェイト値に基づいて変換して加算器41に出力する。
ウェイト変換器B(21)は、OCXO20の出力のウェイトをCPU10からのウェイト値に基づいて変換して加算器41に出力する。
ウェイト変換器C(31)は、TCXO30の出力のウェイトをCPU10からのウェイト値に基づいて変換して加算器41に出力する。
ウェイト変換器A,B,Cは、それぞれ、請求項に記載した第3のウェイト変換器、第2のウェイト変換器、第1のウェイト変換器に相当し、ウェイト変換器A,B,Cにおけるウェイト値は、それぞれ、請求項の、第3、第2、第1のウェイトに相当する。
加算器41は、ウェイト変換器A,B,Cからの出力を加算して基準信号として位相比較器2に出力する。
外部基準信号レベル検出回路13は、外部基準信号の入力レベル(アナログ)を検出する。尚、外部基準信号は、システムで要求される周波数安定度により、入力する場合としない場合があり、入力のオン/オフはスイッチ等によりユーザが手動で切り替えるようにしている。
A/Dコンバータ14は、アナログ信号の入力レベルをデジタルの入力レベルに変換する。
そして、CPU10は、A/Dコンバータ14からの外部基準信号レベルが一定レベル以上となった場合に、外部基準信号が入力されたと判断する。
A/Dコンバータ24は、アナログ信号の温度信号をデジタルの温度データに変換する。
メモリ40は、CPU10におけるウェイト制御の基準となる基本ウェイトテーブルと外部基準信号ウェイトテーブルの2種類のウェイトテーブルを記憶している。ウェイトテーブルについては後で説明する。
本周波数シンセサイザでは、予めシミュレーション又は実験により求められた電源投入時からの時間とOCXO20及びTCXO30の周波数安定度の関係に基づいて基本ウェイトテーブルを生成して、メモリ40に記憶しておく。
また、恒温槽温度検出部23を利用したウェイト制御の応用例については後述する。
次に、本周波数シンセサイザに用いられるOCXO,TCXOの周波数安定度の特性について図2を用いて説明する。図2は、OCXO,TCXOの周波数安定度の特性を示す模式説明図である。
図2に示すように、電源投入時の時刻を0とすると、OCXOは、電源投入後、しばらくの間は周波数安定度(Δf/f)は良好ではなく、時刻t2で恒温槽の温度が十分上昇して一定温度になると周波数安定度は良好となる。尚、本模式図の例では、目標とする周波数安定度(Δf/f)を0として、全てプラス側で表している(OCXO、TCXOによっては実際にはマイナス側から始まる特性を持つものもある)。TCXOは、電源投入後、短い時間で安定するものの、時刻t1以降はOCXOよりも不安定となってしまう。
本周波数シンセサイザでは、後述する基本ウェイトテーブルに基づいて、電源投入後からT1が経過するまでは、時間に応じたウェイト制御を行う。
外部基準信号が入力された場合には、外部基準信号のウェイトを100%とし、OCXO,TCXOのウェイトはいずれも0%とする。
そして、ユーザからの指示(手動による外部基準信号源接続切断)で外部信号の入力が無くなると、CPU10は、基本ウェイトテーブルを参照して、電源投入時からの時間に応じたウェイト制御を行うようになっている。
CPU10は、電源投入後、計時を開始し、それと共に定期的にA/Dコンバータ14からの外部基準信号レベルに基づいて、外部基準信号の入力の有無を判断する。そして、外部基準信号が入力されていなければ、基本ウェイトテーブルを参照しながら、定期的にD/Aコンバータ22にOCXOのウェイト値を出力し、D/Aコンバータ32にTCXOのウェイト値を出力する。
各ウェイト値は、D/A変換されて、ウェイト変換器Bとウェイト変換器Cにそれぞれ入力され、OCXO20及びTCXO30の出力がウェイト変換されて、基本ウェイトテーブルで設定されたウェイト比で加算器41に入力され、加算されて基準信号として出力される。
CPU10が、A/Dコンバータ14からの外部基準信号レベルに基づいて外部基準信号の入力を認識した場合には、外部基準信号のウェイトを徐々に増加させ、移行期間であるT4区間終了後に、OCXO及びTCXOのウェイトをいずれも0%とし、外部基準信号のウェイトを100%とするよう、D/Aコンバータ12,22,32にウェイト値を出力する。
外部基準信号は安定度が最も高いので、外部基準信号が入力された場合にはこれを最優先して、迅速に基準周波数及びシンセサイザ出力を安定させるものである。T4区間のウェイト制御については後述する。
次に、メモリ40に記憶されているウェイトテーブルの内、基本ウェイトテーブルについて図3を用いて説明する。図3は、基本ウェイトテーブルの模式説明図である。尚、基本ウェイトテーブルは、請求項に記載した第1のテーブルに相当している。
基本ウェイトテーブルは、ウェイト制御の基準となるものであり、CPU10が、OCXO20のウェイト調整を行うウェイト変換器B(21)と、TCXO30のウェイト調整を行うウェイト変換器C(31)のウェイト値を記憶している。また、基本ウェイトテーブルの各数値は、OCXO20が標準的な温度遷移で温度上昇した場合に合わせて決められている。OCXOが安定するまでの時間が長い場合には、T1は大きくなる。
電源投入時には、上述したようにOCXOが0%、TCXOが100%であり、T1ではOCXOが100%、TCXOが0%である。その間は、徐々に変化するように設定されている。
経過時間に応じてうウェイト制御を行うのは、基本的には電源投入後T1までであり、T1以降はOCXOが安定しているため、T1経過時のウェイトのままOCXOを100%とする。
次に、メモリ40に記憶されている外部基準信号ウェイトテーブルについて図4を用いて説明する。図4は、外部基準信号ウェイトテーブルの模式説明図である。尚、外部基準信号ウェイトテーブルは、請求項に記載した第2のテーブルに相当している。
外部基準信号ウェイトテーブルは、外部基準信号が入力された場合の移行期間であるT4区間におけるウェイト制御の基準となるテーブルである。
尚、移行期間T4は、外部基準信号の周波数安定度と、TCXO及びOCXOの周波数安定度との関係に加えて、シンセサイザとして周波数同期を行う時間(PLLループが収束する時間)により決定される。
図4に示すように、外部基準信号ウェイトテーブルは、外部基準信号の入力検出時から時間T4が経過するまでの外部基準信号(ウェイト変換器A)のウェイトと、OCXO及びTCXOの合計のウェイトをそれぞれ記憶しているものである。
例えば、外部基準信号の入力検出からT4/2が経過した時点では、外部基準信号とOCXO+TCXOのウェイトは共に50%となっている。つまり、この時点では、外部基準信号のウェイトは50%であり、OCXOとTCXOのウェイトは合計で50%である。OCXOとTCXOのウェイトは、当該時点の電源投入時からの経過時間に基づいて、図3に示した基本ウェイトテーブルで設定されたウェイト比で分配される。
つまり、外部基準信号が入力された後、T4までのOCXOとTCXOのウェイトは、どちらも、外部基準信号ウェイトテーブルのウェイト値×基本ウェイトテーブルのウェイト値となる。
OCXOのウェイトは、0.5×0.125×100=6.25% となり、
TCXOのウェイトは、0.5×0.875×100=43.75% となる。
OCXOのウェイトは、0.5×0.25×100=12.5% となり、
TCXOのウェイトは、0.5×0.75×100=37.5% となる。
いずれの場合も、OCXOとTCXOのウェイトの合計は50%である。
次に、CPU10における電源投入時のウェイト制御の処理について図5を用いて説明する。図5は、CPU10における電源投入時のウェイト制御の処理を示すフローチャートである。
図5に示すように、CPU10は、電源が投入されるとT1の計時を開始し(100)、基本ウェイトテーブルを参照して、OCXO20,TCXO30のウェイト制御を行う(102)。
また、処理116でT4が経過した場合には(Yesの場合)、外部基準信号のウェイトは100%、OCXOとTCXOは0%となっており、CPU10は、外部基準信号の入力が切断されたか否かを判断し(118)、切断されていない場合(Noの場合)には、処理114に移行する。つまり、T4区間が終了した後は、外部基準信号の入力が継続している限り、外部基準信号のウェイトは100%で保持する。
処理118で、外部基準信号の入力が切断されている場合には(Yesの場合)、CPU10は、処理102に移行して、基本ウェイトテーブルに基づく制御を行う。
このようにして、CPU10における電源投入時のウェイト制御の処理が行われるものである。
次に、ウェイト制御の応用例について説明する。
応用例は、CPU10が、恒温槽温度検出部23からの温度情報に基づいて、基本ウェイトテーブルの値を微調整してウェイト制御するものである。
応用例では、予め実験的に求めた電源投入からの時間と恒温槽温度との標準的な関係(標準的な温度遷移)をメモリ40に記憶しておき、CPU10は、電源投入後、恒温槽温度検出部23からの温度情報を標準的な温度遷移と比較して、OCXO20の恒温槽の温度が標準より早く上昇している場合や、標準より遅い場合に、基本ウェイトテーブルのウェイト値を調整して出力するようにしている。
逆に、検出された温度が標準温度より低かった場合には、例えば、OCXOのウェイトを20%とし、TCXOのウェイトを80%とすることが考えられる。
このようにすれば、恒温槽の温度状態に応じてOCXOのウェイトを微調整することができ、OCXOが早く安定した場合には早めにOCXOに移行させることができ、また、OCXOの恒温槽の温度上昇が遅くなってしまった場合には、OCXOへの移行を遅らせて、安定した基準信号を出力できるものである。
本発明の実施の形態に係る周波数シンセサイザによれば、基準信号発生回路1に、OCXO20と、TCXO30と、それぞれの出力に対してウェイト調整を行うウェイト変換器21,31と、各ウェイト変換器からの出力を加算して基準信号として出力する加算器41を備え、CPU10が、電源投入時にはTCXO30のウェイトを100%、OCXO20のウェイトを0%とし、徐々にOCXO20のウェイトを上げて、予め設定された一定時間後にTCXO30のウェイトを0%、OCXO20のウェイトを100%とするようにウェイト変換器B,Cを制御する周波数シンセサイザとしているので、OCXO20の恒温槽が十分加熱されるまでの間はTCXO30とOCXO20を併用して基準信号を生成でき、電源投入時に早く周波数を安定させることができ、また、恒温槽加熱後はOCXO20のみとして長期にわたって良好な周波数安定度を保つことができる効果がある。
Claims (5)
- 基準信号を発生する基準信号発生回路を備え、前記基準信号発生回路から出力される基準信号と、電圧制御発振器からの出力信号とを比較して、前記電圧制御発振器の出力信号が所望の周波数となるよう制御する周波数シンセサイザであって、
前記基準信号発生回路が、電源投入後短時間で周波数が安定化する特性を備えた第1の発振器と、
電源投入直後は前記第1の発振器よりも周波数が不安定であるが、一定時間経過後以降は前記第1の発振器より周波数の安定度が高い特性を備えた第2の発振器と、
前記第1の発振器からの出力のウェイト調整を行う第1のウェイト変換器と、
前記第2の発振器からの出力のウェイト調整を行う第2のウェイト変換器と、
前記第1及び第2のウェイト変換器からの出力を加算して前記基準信号として出力する加算器と、
前記第1のウェイト変換器における第1のウェイトと前記第2のウェイト変換器における第2のウェイトについて、電源投入直後は、前記第1のウェイトを前記第2のウェイトより高くして前記第2のウェイトを前記第1のウェイトより低くし、時間経過に応じて徐々に前記第1のウェイトを低く、前記第2のウェイトを高くし、前記一定時間経過後には、前記第1のウェイトを0パーセントとし、前記第2のウェイトを100パーセントとするようウェイトの値を前記第1のウェイト変換器及び前記第2のウェイト変換器に出力する制御部とを有し、
前記第1及び第2の発振器よりも周波数の安定度が高い外部基準信号を入力可能とし、
前記外部基準信号のウェイト調整を行う第3のウェイト変換器を備え、
前記加算器が、前記第1、第2、第3のウェイト変換器からの出力を加算して基準信号として出力し、
前記制御部が、前記外部基準信号が入力された場合には、前記第1のウェイト変換器における第1のウェイト及び第2のウェイト変換器における第2のウェイトを0パーセントとするようウェイトの値を前記第1及び前記第2のウェイト変換器に出力すると共に、前記第3のウェイト変換器における第3のウェイトを100パーセントとするようウェイトの値を前記第3のウェイト変換器に出力することを特徴とする周波数シンセサイザ。 - 制御部が、外部基準信号が入力された場合に、第3のウェイト変換器における第3のウェイトを、予め設定された移行期間内に0パーセントから100パーセントまで徐々に増加させるようウェイトの値を前記第3のウェイト変換器に出力すると共に、第1のウェイト変換器における第1のウェイトと第2のウェイト変換器における第2のウェイトの和を、前記移行期間内に100パーセントから0パーセントまで徐々に減少させるようウェイトの値を前記第1及び第2のウェイト変換器に出力することを特徴とする請求項1記載のシンセサイザ。
- 電源投入からの時間に対応して、第1のウェイト変換器における第1のウェイトと第2のウェイト変換器における第2のウェイトとを記憶する第1のテーブルと、
外部基準信号の入力開始からの時間に対応して、第3のウェイト変換器における第3のウェイトと、前記第1のウェイトと前記第2のウェイトとの和を記憶する第2のテーブルとを備え、
制御部が、外部基準信号が入力されない場合には、前記第1のテーブルに基づいて、前記第1及び第2のウェイト変換器にウェイトの値を出力し、外部基準信号が入力されると、前記第2のテーブルに基づいて第3のウェイト変換器にウェイトの値を出力すると共に、前記第2のテーブルに記憶された第1及び第2のウェイトの和を、前記第1のテーブルに記憶された前記第1のウェイトと前記第2のウェイトとの比に応じて分配して前記第1及び第2のウェイト変換器にウェイトの値を出力することを特徴とする請求項2記載の周波数シンセサイザ。 - 第1の発振器が温度補償水晶発振器であり、第2の発振器が恒温槽制御水晶発振器であることを特徴とする請求項1乃至3のいずれか記載の周波数シンセサイザ。
- 基準信号を発生する基準信号発生回路を備え、前記基準信号発生回路から出力される基準信号と、電圧制御発振器からの出力信号とを比較して、前記電圧制御発振器の出力信号が所望の周波数となるよう制御する周波数シンセサイザであって、
前記基準信号発生回路が、電源投入後短時間で周波数が安定化する特性を備えた第1の発振器と、
電源投入直後は前記第1の発振器よりも周波数が不安定であるが、一定時間経過後以降は前記第1の発振器より周波数の安定度が高い特性を備えた第2の発振器と、
前記第1の発振器からの出力のウェイト調整を行う第1のウェイト変換器と、
前記第2の発振器からの出力のウェイト調整を行う第2のウェイト変換器とを備え、
前記第1及び第2の発振器よりも周波数の安定度が高い外部基準信号を入力可能とし、
前記外部基準信号の入力レベルを検出する外部基準信号レベル検出回路と、
前記外部基準信号のウェイト調整を行う第3のウェイト変換器と、
前記第1、第2、第3のウェイト変換器からの出力を加算して基準信号として出力する加算器と、
電源投入時に、前記外部基準信号レベル検出回路で検出された入力レベルが一定レベル未満であった場合に、前記第1のウェイト変換器における第1のウェイトと前記第2のウェイト変換器における第2のウェイトについて、電源投入直後は、前記第1のウェイトを前記第2のウェイトより高くして前記第2のウェイトを前記第1のウェイトより低くし、時間経過に応じて徐々に前記第1のウェイトを低く、前記第2のウェイトを高くし、前記一定時間経過後には、前記第1のウェイトを0パーセントとし、前記第2のウェイトを100パーセントとするようウェイトの値を前記第1のウェイト変換器及び前記第2のウェイト変換器に出力する制御部とを備えたことを特徴とする周波数シンセサイザ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009184126A JP4880014B2 (ja) | 2009-08-07 | 2009-08-07 | 周波数シンセサイザ |
TW099123646A TWI452843B (zh) | 2009-08-07 | 2010-07-19 | 頻率合成器 |
US12/805,436 US8451029B2 (en) | 2009-08-07 | 2010-07-30 | Frequency synthesizer |
CN201010245795.4A CN101997545B (zh) | 2009-08-07 | 2010-08-05 | 频率合成器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009184126A JP4880014B2 (ja) | 2009-08-07 | 2009-08-07 | 周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011040850A JP2011040850A (ja) | 2011-02-24 |
JP4880014B2 true JP4880014B2 (ja) | 2012-02-22 |
Family
ID=43534359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009184126A Active JP4880014B2 (ja) | 2009-08-07 | 2009-08-07 | 周波数シンセサイザ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8451029B2 (ja) |
JP (1) | JP4880014B2 (ja) |
CN (1) | CN101997545B (ja) |
TW (1) | TWI452843B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5033895B2 (ja) * | 2010-03-31 | 2012-09-26 | 日本電波工業株式会社 | 基準信号発振器 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4936675A (ja) * | 1972-08-14 | 1974-04-05 | ||
US3898579A (en) * | 1974-01-02 | 1975-08-05 | Motorola Inc | Frequency control circuits for phase locked loop frequency synthesizers |
JPS575823B2 (ja) * | 1974-01-30 | 1982-02-02 | ||
JPS53146560A (en) * | 1977-05-26 | 1978-12-20 | Pioneer Electronic Corp | Oscillator |
JPS59194519A (ja) * | 1983-04-19 | 1984-11-05 | Toyo Commun Equip Co Ltd | 基準周波数発生方式 |
JPH0638642B2 (ja) * | 1986-07-31 | 1994-05-18 | 日本放送協会 | 映像合成方法 |
JP2785831B2 (ja) * | 1989-02-15 | 1998-08-13 | 富士通株式会社 | 電圧制御発振器 |
JP3010961B2 (ja) * | 1993-03-09 | 2000-02-21 | 株式会社富士通ゼネラル | Pll回路 |
JPH085612A (ja) | 1994-06-17 | 1996-01-12 | Tokyo Gas Co Ltd | リモートフィールド渦流式探傷装置及びその探傷センサ |
JPH0856120A (ja) * | 1994-08-10 | 1996-02-27 | Yaesu Musen Co Ltd | 基準発振器回路 |
JPH08317564A (ja) * | 1995-05-18 | 1996-11-29 | Toshiba Corp | 交直変換器の制御装置 |
JP2002135235A (ja) * | 2000-10-18 | 2002-05-10 | Matsushita Electric Ind Co Ltd | シンボル同期回路及びシンボル同期方法 |
JPWO2003021765A1 (ja) * | 2001-08-29 | 2004-12-24 | セイコーエプソン株式会社 | 発振器及び通信機器 |
JP2004172686A (ja) | 2002-11-18 | 2004-06-17 | Nec Engineering Ltd | 基準信号発生器 |
JP2005043289A (ja) * | 2003-07-24 | 2005-02-17 | Nec Engineering Ltd | 深度検出回路 |
GB0323936D0 (en) * | 2003-10-11 | 2003-11-12 | Zarlink Semiconductor Inc | Digital phase locked loop with selectable normal or fast-locking capability |
-
2009
- 2009-08-07 JP JP2009184126A patent/JP4880014B2/ja active Active
-
2010
- 2010-07-19 TW TW099123646A patent/TWI452843B/zh active
- 2010-07-30 US US12/805,436 patent/US8451029B2/en active Active
- 2010-08-05 CN CN201010245795.4A patent/CN101997545B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW201126913A (en) | 2011-08-01 |
CN101997545B (zh) | 2013-04-24 |
TWI452843B (zh) | 2014-09-11 |
US8451029B2 (en) | 2013-05-28 |
US20110032005A1 (en) | 2011-02-10 |
JP2011040850A (ja) | 2011-02-24 |
CN101997545A (zh) | 2011-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4625494B2 (ja) | 発振周波数制御回路 | |
KR101077730B1 (ko) | 발진 주파수 제어 회로 | |
JP4355350B2 (ja) | 発振周波数制御回路 | |
JP2005532016A (ja) | 自動周波数同調位相ロックループ | |
US20120062289A1 (en) | Local oscillator | |
JP2011259331A (ja) | Pll回路 | |
JP4625849B2 (ja) | 発振器制御装置 | |
JP5426316B2 (ja) | 周波数シンセサイザ | |
JP2007251228A (ja) | 電圧制御発振器、動作電流調整装置、および、電圧制御発振器の動作電流調整方法 | |
JP4880014B2 (ja) | 周波数シンセサイザ | |
JP5145398B2 (ja) | 発振周波数制御回路 | |
JP2006180349A (ja) | 位相同期ループ回路および半導体集積回路 | |
JP2015095099A (ja) | 温度制御装置及び発振装置 | |
JP7117119B2 (ja) | 発振装置 | |
JP2015015572A (ja) | 発振回路、発振装置および発振方法 | |
US11429134B2 (en) | Clock circuit portions | |
JP2007259345A (ja) | 恒温型の水晶発振器 | |
JP2015167346A (ja) | Pll回路 | |
JP2004172686A (ja) | 基準信号発生器 | |
JP2005057458A (ja) | Pll回路 | |
JP2013074604A (ja) | 周波数シンセサイザ | |
JP2018037977A (ja) | 発振器 | |
JP2009171212A (ja) | Pll回路 | |
JP2008017400A (ja) | Am/fm受信機用pllシンセサイザ回路とその切り替え方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4880014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |