JP4879094B2 - Semiconductor light emitting device and manufacturing method thereof - Google Patents
Semiconductor light emitting device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4879094B2 JP4879094B2 JP2007150816A JP2007150816A JP4879094B2 JP 4879094 B2 JP4879094 B2 JP 4879094B2 JP 2007150816 A JP2007150816 A JP 2007150816A JP 2007150816 A JP2007150816 A JP 2007150816A JP 4879094 B2 JP4879094 B2 JP 4879094B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- semiconductor
- reinforcing member
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、半導体発光素子及びその製造方法に関するものである。 The present invention relates to a semiconductor light emitting device and a method for manufacturing the same.
半導体レーザ素子や発光ダイオード等の半導体発光素子は、光通信システムをはじめとする様々な分野において広く利用されている。このような半導体発光素子の一例として、垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）が知られている。ＶＣＳＥＬは、活性層の上下に半導体ミラー層を設けることによって、半導体基板に対して垂直方向に共振器が構成される発光素子である（例えば、特許文献１,２,３参照）。
Semiconductor light emitting devices such as semiconductor laser devices and light emitting diodes are widely used in various fields including optical communication systems. As an example of such a semiconductor light emitting device, a vertical cavity surface emitting laser (VCSEL) is known. A VCSEL is a light emitting element in which a resonator is formed in a direction perpendicular to a semiconductor substrate by providing semiconductor mirror layers above and below an active layer (see, for example,
このようなＶＣＳＥＬにおいて、光学的な特性を向上させるために、光閉じ込め効果を向上する構成が検討されている。例えば特許文献１には、上記したように、メサ状の台地の下部側に形成された半導体ミラー層に電極の一部を配置することで、光閉じ込め効果を向上させる構成が開示されている。
しかしながら、従来の光閉じ込め効果を向上させる構成を用いると、ＶＣＳＥＬの製造工程が複雑になるという課題があった。例えば、メサ状の台地の下部側に半導体ミラー層が形成される構成において、電極の一部を半導体ミラー層内に埋め込むためには、基板裏側からエッチング等の操作が必要となる。 However, when the conventional configuration for improving the light confinement effect is used, there is a problem that the manufacturing process of the VCSEL becomes complicated. For example, in a configuration in which a semiconductor mirror layer is formed on the lower side of a mesa plateau, an operation such as etching is required from the back side of the substrate in order to embed a part of the electrode in the semiconductor mirror layer.
本発明は、このような技術課題を解決するためになされたものであって、光閉じ込め構造の形成工程を簡単化することが可能な半導体発光素子およびその製造方法を提供することを目的とする。 The present invention has been made to solve such a technical problem, and an object of the present invention is to provide a semiconductor light emitting device capable of simplifying the process of forming an optical confinement structure and a method for manufacturing the same. .
そこで、本発明に係る半導体発光素子は、基板と、基板の一方面である上面側に設けられ、電流が供給されることによって発光する活性層を含むメサ部と、活性層に対して基板側にメサ形状に形成された第１のミラー層と、メサ部において、第１のミラー層との間に活性層が介在するように形成された第２のミラー層と、基板の上面から第１のミラー層の側面にわたって、第１のミラー層を囲むように設けられた補強部材と、を備え、第１のミラー層は、半導体積層方向に直交する面での断面積がメサ部での活性層の断面積よりも小さくなるように形成され、活性層と基板との間に、第１のミラー層と共に、第１のミラー層を囲む補強部材の少なくとも一部が配置されていること、を特徴として構成される。 Accordingly, a semiconductor light emitting device according to the present invention includes a substrate, a mesa portion that is provided on the upper surface side, which is one surface of the substrate, and includes an active layer that emits light when supplied with current, and a substrate side with respect to the active layer. A first mirror layer formed in a mesa shape, a second mirror layer formed so that an active layer is interposed between the first mirror layer in the mesa portion, and the first mirror layer from the top surface of the substrate. And a reinforcing member provided so as to surround the first mirror layer over the side surface of the mirror layer, and the first mirror layer has a cross-sectional area in a plane perpendicular to the semiconductor stacking direction that is active in the mesa portion. The reinforcing member is formed so as to be smaller than the cross-sectional area of the layer, and at least a part of the reinforcing member surrounding the first mirror layer is disposed together with the first mirror layer between the active layer and the substrate. Configured as a feature.
上記した本発明に係る半導体発光素子において、本発明者は、メサ部の下部側に配置された半導体ミラー層の積層方向に直交する断面を小さく形成することで、光閉じ込め効果を向上させると共に、光閉じ込め構造の形成工程を簡単化できることを見出した。このような構成では、メサ部の下部に備わる第１のミラー層の有効径が狭まることから、光閉じ込め効果を向上させることができる。しかし、このような構成においては、メサ部下部側がくびれた形状となるため、メサ部が応力に絶えられる機械的強度を備えるべく、くびれた箇所を補強する必要がある。そこで、メサ状に形成された第１のミラー層の側面を補強部材で覆い、半導体発光素子の機械的強度の低下を抑制する構成とした。これにより、補強部材と第１のミラー層との屈折率差によって、より一層光閉じ込め効果を向上することができるため、半導体発光素子の発光出力を向上することができる。 In the semiconductor light emitting device according to the present invention described above, the present inventor improves the light confinement effect by forming a small cross section perpendicular to the stacking direction of the semiconductor mirror layer disposed on the lower side of the mesa portion, It has been found that the process of forming the optical confinement structure can be simplified. In such a configuration, since the effective diameter of the first mirror layer provided in the lower portion of the mesa portion is narrowed, the light confinement effect can be improved. However, in such a configuration, since the lower side of the mesa portion has a constricted shape, it is necessary to reinforce the constricted portion so that the mesa portion has mechanical strength that can withstand stress. Therefore, the side surface of the first mirror layer formed in a mesa shape is covered with a reinforcing member to suppress a decrease in mechanical strength of the semiconductor light emitting element. Thereby, since the light confinement effect can be further improved by the difference in refractive index between the reinforcing member and the first mirror layer, the light emission output of the semiconductor light emitting element can be improved.
ここで、メサ部において、電流を狭窄する電流狭窄領域を有する電流狭窄層を備え、第１のミラー層は、半導体積層方向に直交する面での断面積がメサ部での電流狭窄領域の断面積よりも大きいことが好適である。このような構成では、電流狭窄領域から電流注入され発光する活性層の径よりも第１のミラー層の径が大きく形成されることから、活性層で発生される光が第１のミラー層に確実に入射される。よって、活性層で発生される光を効率良く共振器内に閉じ込めることができる。 Here, the mesa portion includes a current confinement layer having a current confinement region for confining current, and the first mirror layer has a cross-sectional area in a plane perpendicular to the semiconductor stacking direction, and the current confinement region is cut off in the mesa portion. It is preferable that it is larger than the area. In such a configuration, since the diameter of the first mirror layer is formed larger than the diameter of the active layer that emits light when injected from the current confinement region, the light generated in the active layer is transmitted to the first mirror layer. Incidently incident. Therefore, the light generated in the active layer can be efficiently confined in the resonator.
また、半導体発光素子において、補強部材は、活性層を含むメサ部の発する熱を伝導する熱伝導部材によって構成されていることが好ましい。このような構成では、発熱する活性層の下方に熱伝導部材で形成される補強部材が配置され、活性層で生じる熱を効率的に伝導することができる。さらに、補強部材が第１のミラー層の側面を覆っているため、活性層全体の熱が放熱され、半導体発光素子の発光性能の劣化を防ぐことができる。 In the semiconductor light emitting device, the reinforcing member is preferably constituted by a heat conducting member that conducts heat generated by the mesa portion including the active layer. In such a configuration, a reinforcing member formed of a heat conductive member is disposed below the active layer that generates heat, and heat generated in the active layer can be efficiently conducted. Furthermore, since the reinforcing member covers the side surface of the first mirror layer, the heat of the entire active layer is dissipated, and deterioration of the light emitting performance of the semiconductor light emitting element can be prevented.
また、補強部材は導電性部材で形成され、電極として用いられることが好ましい。このような構成では、導電性部材で形成された補強部材が電極として活性層付近に配置されるため、半導体多層構造の各層間、若しくは活性層と後述するクラッド層との間に生じる障壁により大きな抵抗を有する第１のミラー層を介さずに活性層に電流を供給できるため、半導体発光素子の低抵抗化を実現できる。これにより、低消費電力で半導体発光素子を動作させることができる。 The reinforcing member is preferably formed of a conductive member and used as an electrode. In such a configuration, since the reinforcing member formed of the conductive member is disposed as an electrode in the vicinity of the active layer, a larger barrier is generated between each layer of the semiconductor multilayer structure or between the active layer and a clad layer described later. Since current can be supplied to the active layer without going through the first mirror layer having resistance, the resistance of the semiconductor light emitting element can be reduced. Thereby, the semiconductor light emitting element can be operated with low power consumption.
また、補強部材は、活性層において発生される光を反射する金属で形成されていることが好ましい。これにより補強部材が第１のミラー層の光閉じ込め効果を一層向上させることができると共に、放熱性と導電性を有することができる。 The reinforcing member is preferably formed of a metal that reflects light generated in the active layer. Accordingly, the reinforcing member can further improve the light confinement effect of the first mirror layer, and can have heat dissipation and conductivity.
また、半導体発光素子において、活性層と第１のミラー層との間に設けられたクラッド層とを備え、クラッド層はメサ部の最下層に位置することが好ましい。この構成では、半導体素子製造工程においてクラッド層をエッチングストップ層として機能させて、光閉じ込め構造形成工程を簡単化することができる。さらに、活性層から発生される光は、メサ部の上面側から出射されることが好適である。 The semiconductor light emitting device preferably includes a clad layer provided between the active layer and the first mirror layer, and the clad layer is preferably located in the lowermost layer of the mesa portion. In this configuration, the optical confinement structure forming process can be simplified by causing the cladding layer to function as an etching stop layer in the semiconductor element manufacturing process. Furthermore, the light generated from the active layer is preferably emitted from the upper surface side of the mesa portion.
また、本発明に係る半導体発光素子の製造方法は、電流が供給されることによって発光する活性層と、活性層が間に介在するように形成された第１のミラー層及び第２のミラー層とを備える半導体発光素子の製造方法であって、基板上に、基板側から第１のミラー層、活性層、及び第２のミラー層を含む複数の半導体層を順次形成する半導体層形成工程と、活性層及び第２のミラー層を含む上部積層体に対してエッチングを行って、基板の一方面である上面側に設けられたメサ部を形成するメサ部形成工程と、メサ部の側面上にマスクを形成するマスク形成工程と、マスクが形成されたメサ部よりも基板側に位置する第１のミラー層に対してエッチングを行って、第１のミラー層を、半導体積層方向に直交する面での断面積がメサ部での活性層の断面積よりも小さくなるメサ形状とするエッチング工程と、第１のミラー層を囲む補強部材を、基板の上面から第１のミラー層の側面にわたって、活性層と基板との間に、第１のミラー層と共に、補強部材の少なくとも一部が配置されるように形成する補強部材形成工程と、を備えている。 The method for manufacturing a semiconductor light emitting device according to the present invention includes an active layer that emits light when current is supplied, and a first mirror layer and a second mirror layer that are formed so that the active layer is interposed therebetween. A semiconductor layer forming step of sequentially forming a plurality of semiconductor layers including a first mirror layer, an active layer, and a second mirror layer on a substrate from the substrate side; Etching the upper laminate including the active layer and the second mirror layer to form a mesa portion provided on the upper surface side which is one side of the substrate, and on the side surface of the mesa portion A mask forming step of forming a mask on the substrate, and etching is performed on the first mirror layer located on the substrate side of the mesa portion where the mask is formed, so that the first mirror layer is orthogonal to the semiconductor stacking direction. The cross-sectional area at the surface is the activity at the mesa An etching step for forming a mesa shape smaller than the cross-sectional area of the first mirror layer, and a reinforcing member surrounding the first mirror layer from the upper surface of the substrate to the side surface of the first mirror layer, between the active layer and the substrate. And a reinforcing member forming step for forming at least a part of the reinforcing member together with the mirror layer.
このような製造方法では、第１のミラー層の有効径を狭めることにより、光閉じ込め効果を向上させた半導体発光素子を製造することができる。また、第１のミラー層の側面を囲むように補強部材を埋め込むことで、第１のミラー層の径が小さくなった場合であってもメサ部が応力に耐えられる構成とすることができる。また、マスク形成工程で形成したマスクをエッチング工程および補強部材形成工程の双方において利用できるため、製造工程を簡略化することができる。 In such a manufacturing method, it is possible to manufacture a semiconductor light emitting device with an improved light confinement effect by narrowing the effective diameter of the first mirror layer. Further, by embedding a reinforcing member so as to surround the side surface of the first mirror layer, the mesa portion can withstand stress even when the diameter of the first mirror layer is reduced. Further, since the mask formed in the mask forming process can be used in both the etching process and the reinforcing member forming process, the manufacturing process can be simplified.
ここで、半導体層形成工程において、第１のミラー層と活性層との間にクラッド層を形成し、エッチング工程において、クラッド層をエッチングストップ層として、第１のミラー層のエッチングを行うことが好ましい。このような製造方法では、メサ部の下部側に第１のミラー層を削り、孔や溝を形成する場合でも基板裏側からエッチングをする必要が無く、全ての工程が基板表側から行える。 Here, in the semiconductor layer formation step, a cladding layer is formed between the first mirror layer and the active layer, and in the etching step, the first mirror layer is etched using the cladding layer as an etching stop layer. preferable. In such a manufacturing method, even when the first mirror layer is shaved on the lower side of the mesa portion to form holes or grooves, it is not necessary to perform etching from the back side of the substrate, and all the steps can be performed from the front side of the substrate.
また、半導体層形成工程において、第１のミラー層と第２のミラー層との間に酸化用半導体層を形成し、メサ部形成工程において、活性層、第２のミラー層、及び酸化用半導体層を含む上部積層体に対してエッチングを行って、酸化用半導体層が側面に露出するようにメサ部を形成すると共に、酸化用半導体層に対してメサ部の側面から酸化処理を行って、電流を狭窄する電流狭窄領域を有する電流狭窄層を形成する酸化工程を更に備えることが好適である。これにより、酸化用半導体層の側面を酸化して、電流狭窄領域を有する電流狭窄層を好適に形成することができる。 In the semiconductor layer forming step, an oxidation semiconductor layer is formed between the first mirror layer and the second mirror layer. In the mesa portion forming step, the active layer, the second mirror layer, and the oxidation semiconductor are formed. Etching the upper laminate including the layer to form a mesa portion so that the oxidation semiconductor layer is exposed on the side surface, and performing an oxidation treatment on the oxidation semiconductor layer from the side surface of the mesa portion, It is preferable to further include an oxidation step for forming a current confinement layer having a current confinement region for confining current. Thereby, the side surface of the oxidation semiconductor layer can be oxidized to suitably form a current confinement layer having a current confinement region.
また、エッチング工程において、第１のミラー層を、半導体積層方向に直交する面での断面積が、電流狭窄層での電流狭窄領域の断面積よりも大きくなるメサ形状とすることが好適である。これにより、活性層から発生される光が確実に第１のミラー層に入射される半導体発光素子を製造することができる。 In the etching step, it is preferable that the first mirror layer has a mesa shape in which a cross-sectional area in a plane orthogonal to the semiconductor stacking direction is larger than a cross-sectional area of the current confinement region in the current confinement layer. . This makes it possible to manufacture a semiconductor light emitting element in which light generated from the active layer is reliably incident on the first mirror layer.
また、補強部材形成工程において、補強部材を、活性層を含むメサ部の発する熱を伝導する熱伝導部材で形成することが好適である。このような製造方法では、発熱する活性層の下部近傍に熱伝導部材で形成される補強部材を配置することによって、活性層で生じる熱を効率的に伝導する半導体発光素子を製造することができる。 In the reinforcing member forming step, the reinforcing member is preferably formed of a heat conductive member that conducts heat generated by the mesa portion including the active layer. In such a manufacturing method, a semiconductor light emitting device that efficiently conducts heat generated in the active layer can be manufactured by disposing a reinforcing member formed of a heat conductive member in the vicinity of the lower portion of the active layer that generates heat. .
また、補強部材形成工程において、補強部材を導電性部材で形成することが好ましく、活性層付近に電極として導電性部材で形成された補強部材を配置することで、半導体多層構造の各層間、若しくは活性層やクラッド層の各層間に生じる障壁により大きな抵抗を有する第１のミラー層を介さずに活性層に電流を供給できるため、低抵抗化した半導体発光素子を製造することができる。また、低消費電力で動作する半導体発光素子を製造することができる。 Further, in the reinforcing member forming step, the reinforcing member is preferably formed of a conductive member, and by placing a reinforcing member formed of a conductive member as an electrode in the vicinity of the active layer, each layer of the semiconductor multilayer structure, or Since a current can be supplied to the active layer without passing through the first mirror layer having a large resistance due to a barrier generated between the active layer and the cladding layer, a semiconductor light emitting device with a low resistance can be manufactured. In addition, a semiconductor light emitting element that operates with low power consumption can be manufactured.
さらに、補強部材形成工程において、補強部材を、活性層において発生される光を反射する金属で形成することが好適であり、第１のミラー層の光閉じ込め効果が一層向上し、放熱性と導電性に優れた半導体発光素子を製造することができる。 Further, in the reinforcing member forming step, it is preferable that the reinforcing member is formed of a metal that reflects light generated in the active layer, so that the light confinement effect of the first mirror layer is further improved, and heat dissipation and conductivity are improved. A semiconductor light emitting device having excellent properties can be manufactured.
本発明によれば、半導体発光素子において、光閉じ込め構造を簡単な工程で形成することができる。 According to the present invention, a light confinement structure can be formed in a simple process in a semiconductor light emitting device.
以下、添付図面を参照して本発明の実施形態について説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. Further, the dimensional ratios in the drawings do not necessarily match those described.
図１は、本発明の実施形態に係る半導体発光素子の構成を示す上面図、図２は、図１に示した半導体発光素子のII−II線における側断面図、図３は、図２に示した半導体発光素子の側断面図のメサ部及びその周辺における層構造を示す拡大図である。図１及び図２に示した半導体発光素子１は、垂直共振器型面発光レーザ（ＶＣＳＥＬ）であり、例えば光源装置として好適に利用されるものである。
1 is a top view showing a configuration of a semiconductor light emitting device according to an embodiment of the present invention, FIG. 2 is a side sectional view of the semiconductor light emitting device shown in FIG. 1 taken along the line II-II, and FIG. It is an enlarged view which shows the layer structure in the mesa part of the sectional side view of the shown semiconductor light-emitting device and its periphery. The semiconductor
図１に示すように、半導体発光素子１は、基板１１と、メサ部２０と、基板１１上面からメサ部２０の下方にわたって形成された補強部材４０と、メサ部２０の側面を囲う絶縁膜４１と、メサ部２０の上面および絶縁膜４１の上面に連続して配置された電極部材５０とを備えて構成されている。メサ部２０は、水平断面が円形の円柱状に形成されている。
As shown in FIG. 1, the semiconductor
図２に示すように、基板１１上方に、メサ部２０が形成されている。基板１１は、半導体基板であり、例えばｎ型のＧａＡｓ基板が用いられる。また、基板１１上方に形成されたメサ部２０は、活性層２１を含む多層膜によって形成されている。メサ部２０が有する活性層２１は、電流が供給されることによって所定の発光スペクトルで発光する発光層である。このような活性層２１としては、例えば、Ｇａ０．４５Ｉｎ０．５５Ｐ／Ａｌ０．３ＧａＩｎＰの半導体積層構造で構成された多重量子井戸（ＭＱＷ：Multi Quantum Well）活性層を用いることができる。メサ部２０は、この活性層２１から発せられた光を垂直に共振させる垂直共振器の一部を構成している。
As shown in FIG. 2, a
また、基板１１上には、下部ｎ型ＤＢＲ（Distributed Bragg Reflector）層（第１のミラー層）２４および補強部材４０が形成されている。
A lower n-type DBR (Distributed Bragg Reflector) layer (first mirror layer) 24 and a reinforcing
下部ｎ型ＤＢＲ層２４は、活性層２１から発生された光を反射する機能を備えており、例えばＡｌ組成比が異なるＡｌＧａＡｓ層が交互に積層された半導体多層構造が用いられる。また、下部ｎ型ＤＢＲ層２４は活性層２１の基板１１側にメサ形状に形成され、半導体積層方向に直交する面での断面積が、メサ部２０での活性層２１の断面積よりも小さく形成されている。なお、以下実施形態においては、ＤＢＲ層の構成を一部省略して模式的に図示している。
The lower n-
補強部材４０は、基板１１の上面から下部ｎ型ＤＢＲ層２４の側面にわたって連続して形成されると共に、下部ｎ型ＤＢＲ層２４の側面を囲むように形成される。また、補強部材４０は、補強部材４０の基板１１と反対側の面である上面４０ａが下部ｎ型ＤＢＲ層２４の基板１１と反対側の面である上面２４ａと一致するように形成される。そして、この下部ｎ型ＤＢＲ層２４の上面２４ａ上および補強部材４０の上面４０ａ上にメサ部２０が形成されている。すなわち、補強部材４０は、活性層２１を含むメサ部２０と基板１１との間に、下部ｎ型ＤＢＲ層２４と共に配置されている。ここで、補強部材４０は、熱伝導性を有する材料で形成されることが好ましい。また、補強部材４０は、導電性を有する材料で形成されることが好ましい。補強部材４０は、このような熱伝導性、導電性を有する材料として、例えば金属で形成される。尚、この金属は、光を反射する機能を有していることが好ましい。
The reinforcing
また、メサ部２０において、活性層２１とメサ部２０の上面２０ａとの間には上部ｐ型ＤＢＲ層（第２のミラー層）２５が形成されている。この上部ｐ型ＤＢＲ層２５は、下部ｎ型ＤＢＲ層２４と同様に、活性層２１から発生された光を反射する機能を備えており、例えばＡｌ組成比が異なるＡｌＧａＡｓ層が交互に積層された半導体多層構造が用いられる。
In the
このように、半導体発光素子１において、下部ｎ型ＤＢＲ層２４と上部ｐ型ＤＢＲ層２５との間に活性層２１が介在するため、活性層２１で発生された光が下部ｎ型ＤＢＲ層２４と上部ｐ型ＤＢＲ層２５との間で共振する垂直共振器が形成される。また、上部ｐ型ＤＢＲ層２５は、下部ＤＢＲ層２４に比べて反射率が小さく構成され、これにより、メサ部２０の上面２０ａ側から共振した光の一部を出射する構成となっている。この場合、図２に示すように、電極部材５０によってメサ部２０の上面２０ａ側に発光窓部２０ｂが形成される。発光窓部２０ｂは、メサ部２０の上方からみて円形の開口であり、その半径はメサ部２０の半径より小さく形成されている。また、発光窓部２０ｂは、メサ部２０側の半径が、その反対側の半径に比べて小さいテーパ状に形成されている。
Thus, in the semiconductor
また、図３に示すように、メサ部２０において、活性層２１と下部ｎ型ＤＢＲ層２４との間には下部クラッド層２７が形成され、活性層２１と上部ｐ型ＤＢＲ層２５との間には、上部クラッド層２６が形成される。下部クラッド層２７は、メサ部２０の最下層であり、下部ｎ型ＤＢＲ層２４の上面２４ａ上および補強部材４０の上面４０ａ上に形成される。また、下部クラッド層２７は、下部ｎ型ＤＢＲ層２４をエッチングして、光閉じ込め構造を形成する際、メサ部２０に形成された共振構造を保護するエッチングストップ層として機能する。尚、クラッド層２６は、個々の半導体発光素子において必要に応じて形成すればよい。
As shown in FIG. 3, in the
また、メサ部２０において、上部クラッド層２６と上部ｐ型ＤＢＲ層２５との間に酸化狭窄層２２が形成されている。酸化狭窄層２２は、活性層２１に対する電流を狭窄する半導体層であり、ＡｌＧａＡｓなどのＡｌを含む化合物半導体から形成される。酸化狭窄層２２のうちで、外周側の所定領域は、ＡｌＧａＡｓが酸化されることによって高抵抗化された酸化領域２２ａとして形成される。そして、この酸化領域２２ａの内周で囲まれた領域は、メサ部２０の上方からみて円形状の酸化狭窄領域２２ｂとして形成される。また、酸化狭窄領域の直径は、好ましくは、下部ｎ型ＤＢＲ層２４の直径よりも小さく形成される。尚、酸化狭窄層２２は、個々の半導体発光素子において必要に応じて形成すればよい。
In the
また、メサ部２０において、上部ＤＢＲ層２５のメサ部２０の上面側にはｐ型コンタクト層２３が形成されている。さらに、図２及び図３に示すように、メサ部２０は、多層膜の上面および表面の保護膜として、例えばシリコン窒化物からなるパッシベーション膜１２を含んでいる。
In the
また、図２に示すように、メサ部２０の側面には、絶縁膜４１が形成されている。絶縁膜４１は、半導体発光素子１の電極間を絶縁する機能を有し、基板１１上に配置され、基板１１と反対側の端面である上面４１ａがメサ部２０の上面２０ａよりも突出して形成されている。
As shown in FIG. 2, an insulating
また、電極部材５０は、メサ部２０の上面２０ａ上および絶縁膜４１の上面４１ａ上に連続して形成されている。この電極部材５０は、図１に示すように、メサ部２０の上面上に円形の開口である発光窓部２０ｂを形成する。
The
また、図２に示すように、電極部材５０とｐ型コンタクト層２３との間には、ｐ型コンタクト電極５１が形成されている。このｐ型コンタクト電極５１は、メサ部２０の上面２０ａ側を覆うパッシベーション膜１２に形成された開口部１２ｂを介して、メサ部２０の上面２０ａと接触し、ｐ型コンタクト層２３と電気的に接続している。尚、ｐ型コンタクト電極５１は、個々の半導体発光素子において必要に応じて形成すればよい。
Further, as shown in FIG. 2, a p-
また、基板１１上にｎ型コンタクト電極５５が形成されている。ｎ型コンタクト電極５５は、補強部材４０と基板１１との間に介在して形成される。さらに、パッシベーション膜１２に形成された開口部１２ａには、電極部材５３が形成される。ｎ型コンタクト電極５５、補強部材４０、電極部材５３は電気的に接続されている。
An n-
次に、本実施形態に係る半導体発光素子１について、作用効果を説明する。
Next, functions and effects of the semiconductor
図２に示す半導体発光素子１において、電流が電極部材５０、ｐ型コンタクト電極５１を介してメサ部２０に供給された場合、活性層２１が発光する。活性層２１から発生した光は、下部ｎ型ＤＢＲ層２４と上部ｐ型ＤＢＲ層２５との間の共振器で共振される。また、上部ｐ型ＤＢＲ層２５は、下部ｎ型ＤＢＲ層２４に比べて反射率が小さく構成されている。このため、共振された光の一部はメサ部２０の発光窓部２０ｂからレーザ光として出射される。
In the semiconductor
この時、半導体発光素子１において、メサ形状に形成された下部ｎ型ＤＢＲ層２４の積層方向に直交する断面がメサ部２０での活性層２１の断面積よりも小さく形成されていることから、下部ｎ型ＤＢＲ層２４の有効径が狭まり、光閉じ込め効果を向上することができる。さらに、下部ｎ型ＤＢＲ層２４の積層方向に直交する断面が、メサ部２０での酸化狭窄領域２２ｂの断面積よりも大きく形成されていることから、活性層２１で発生される光が下部ｎ型ＤＢＲ層２４に確実に入射される。よって、活性層２１で発生される光を効率良く共振器で共振することができる。
At this time, in the semiconductor
また、メサ部２０下部側がくびれた形状となるため、メサ形状に形成された下部ｎ型ＤＢＲ層２４の側面を補強部材４０で覆うことで、半導体発光素子１の機械的強度低下を抑制できる。また、補強部材４０と下部ｎ型ＤＢＲ層２４との屈折率差によって、より一層光閉じ込め効果を向上することができるため、半導体発光素子１の発光出力を向上することができる。さらに、補強部材４０は、活性層２１において発生される光を反射する金属で形成されていることから、補強部材４０が下部ｎ型ＤＢＲ層２４の光閉じ込め効果を一層向上させることができる。
In addition, since the lower side of the
また、図３に示すように、活性層２１への電流注入を未酸化部である酸化狭窄領域２２ｂに限定し、実効的な活性層体積を小さくすることによって発光閾値電流の低減や、高速応答性を実現することができる。さらに、電流狭窄領域２２ｂから電流注入され発光する活性層２１の径よりも下部ｎ型ＤＢＲ層２４の径が大きく形成されることから、活性層２１で発生される光が下部ｎ型ＤＢＲ層２４に確実に入射される。よって、活性層２１で発生される光を効率良く共振器で共振することができる。
Further, as shown in FIG. 3, the current injection into the
また、特許文献２に記載の半導体発光素子は、放熱体をメサ部の下部に配置して放熱性を向上させる構成となっており、特許文献３に記載の半導体発光素子は、導電部材をメサ部の側面に配置して放熱性を向上させる構成となっているが、本実施形態の半導体発光素子１の補強部材４０は基板１１の上面から下部ｎ型ＤＢＲ層２４の側面にわたって、下部ｎ型ＤＢＲ層２４を囲むように設けられており、メサ部２０から基板１１上に熱を効率的に逃がすことができる構成となっている。また、このような構成では、発熱する活性層２１の下方に熱伝導部材で形成される補強部材４０が配置され、活性層２１で生じる熱を一層効率的に伝導することができる。
In addition, the semiconductor light emitting device described in Patent Document 2 has a configuration in which a heat dissipator is disposed under the mesa portion to improve heat dissipation, and the semiconductor light emitting device described in Patent Document 3 has a conductive member as a mesa. The reinforcing
また、このような構成では、ｎ型コンタクト電極５５、補強部材４０、電極部材５３が電気的に接続されることから、補強部材４０が電極として機能する。これにより、活性層２１への電気的接続の経路において、半導体多層構造の各層間、若しくは活性層やクラッド層の各層間に生じる障壁により大きな抵抗を有する下部ｎ型ＤＢＲ層２４を介さずに活性層２１に電流を供給できるため、低抵抗化を実現することができるため、半導体発光素子１の低抵抗化を実現できる。これにより、低消費電力で半導体発光素子１を動作させることができる。
In such a configuration, since the n-
さらに、半導体発光素子１の素子製造工程において、クラッド層２７がエッチングストップ層として機能することから、特許文献１のようにメサ部の下部側に孔や溝を形成する場合でも基板裏側からエッチングをする必要が無く、全ての工程が基板１１の表側から行える上に、エッチング工程及び補強部材形成工程において同一レジストを利用して製造できることから、工程を簡略化することができる。
Further, in the element manufacturing process of the semiconductor
次に、本実施形態に係る半導体発光素子１の製造方法について説明する。図４〜図１４は、図１に示す半導体発光素子１の製造工程を示す側断面図である。
Next, a method for manufacturing the semiconductor
まず、図４に示すように、半導体層形成工程を行う。基板１１上にＶＣＳＥＬの共振器構造をエピタキシャル成長技術により形成する。エピタキシャル成長は、例えば膜厚制御に優れた有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）や、分子線成長法（ＭＢＥ：Molecular Beam Epitaxy）によって行う。
First, as shown in FIG. 4, a semiconductor layer forming step is performed. A VCSEL resonator structure is formed on the
ｎ型ＧａＡｓを基板１１として使用する場合、基板１１上に、下部ｎ型ＤＢＲ層２４、ｎ型クラッド層２７、活性層２１、ｐ型クラッド層２６、ｐ型酸化用層３１、上部ｐ型ＤＢＲ層２５、ｐ型コンタクト層２３を順にエピタキシャル成長させる。それぞれの組成および膜厚は、例えば、下部ｎ型ＤＢＲ層２４がｎ型（Ａｌ０．９０Ｇａ０．１０Ａｓ／Ａｌ０．５Ｇａ０．５Ａｓ）層で膜厚５３ｎｍ／４８ｎｍの５５周期、ｎ型クラッド層２７がｎ型ＡｌＧａＩｎＰ層で膜厚１５０ｎｍ、活性層２１がＧａ０．４５Ｉｎ０．５５Ｐ／Ａｌ０．３ＧａＩｎＰ層で膜厚７ｎｍ／５ｎｍの３周期、ｐ型クラッド層２６がｐ型ＡｌＧａＩｎＰ層で膜厚１００ｎｍ、ｐ型酸化用層３１がｐ型Ａｌ０．９６Ｇａ０．０４Ａｓで膜厚３０ｎｍ、上部ｐ型ＤＢＲ層２５がｐ型Ａｌ０．９０Ｇａ０．１０Ａｓ／Ａｌ０．５０Ｇａ０．５０Ａｓで膜厚５３ｎｍ／４８ｎｍの３３周期、ｐ型コンタクト層２３がｐ型ＧａＡｓで膜厚５０ｎｍである。
When n-type GaAs is used as the
次に、図５に示すように、メサ部形成工程を行う。ｐ型酸化用層３１が側面に露出するように、エッチングによって、例えば直径が４０μｍ、高さ５μｍの円柱状のメサ台地３２を形成する。下部ｎ型ＤＢＲ層２４より上に積層されたｎ型クラッド層２７、活性層２１、ｐ型クラッド層２６、ｐ型酸化用層３１、上部ｐ型ＤＢＲ層２５、ｐ型コンタクト層２３からなる上部積層体がエッチング対象となる。エッチングは、ウェットエッチング法で行われる。また、メサ台地の大きさを均一性よく形成するために、ドライエッチング法で行われても良い。以下説明では、メサ台地３２をメサ部２０と称して説明する。
Next, as shown in FIG. 5, a mesa portion forming step is performed. For example, a
次に、図６に示すように、酸化狭窄層の酸化工程を行う。酸化狭窄層２２となる図５のｐ型酸化用層３１は、Ｇａが少量添加されたＡｌＧａＡｓが用いられる。ｐ型酸化用層３１の酸化処理は、高温雰囲気中に水蒸気を供給することにより行われる。これにより、ｐ型酸化用層３１の側壁側の領域が酸化して酸化領域２２ａを形成する。この酸化処理によって、例えば直径４０μｍの円環状の酸化領域２２ａと、直径１０μｍの円形状の酸化狭窄領域２２ｂが形成され、酸化狭窄層２２となる。
Next, as shown in FIG. 6, an oxidation process of the oxidized constricting layer is performed. The p-
次に、図７に示すように、マスク形成工程およびエッチング工程を行う。マスク形成工程として、メサ部２０を囲むようにマスクとしてレジスト９０を塗布し、その後エッチング工程を行う。エッチング工程は、等方性エッチングが好ましいため、ウェットエッチングで行うことが好適である。このエッチングは、半導体積層方向に直交する面での下部ｎ型ＤＢＲ層２４の断面積が、メサ部２０での活性層２１の断面積よりも小さく、且つ、メサ部２０での電流狭窄領域２２ｂの断面積よりも大きくなるように行う。また、エッチングの際、選択性エッチャントを使用し、メサ部２０の最下層に形成されたｎ型クラッド層２７でメサ部２０へのエッチングがストップするようにエッチングを行う。ここで、半導体積層方向に直交する面での下部ｎ型ＤＢＲ層２４の断面の直径は、例えば１５μｍであり、エッチングの深さは、例えば１２μｍである。
Next, as shown in FIG. 7, a mask formation process and an etching process are performed. As a mask forming process, a resist 90 is applied as a mask so as to surround the
このエッチングによって、メサ部２０の下方にエッチング溝２４ｂを形成すると共に、メサ形状の下部ｎ型ＤＢＲ層２４を形成する。形成された下部ｎ型ＤＢＲ層２４は有効径が小さいため、これによって光閉じ込め効果を向上させる構造となる。また、ｎ型クラッド層２７をエッチングストップ組成で形成することで、メサ部２０を保護しながらエッチングを行うことができる。
By this etching, an
次に、図８に示すように、ｎ型コンタクト電極形成工程を行う。エッチング工程で使用したレジスト９０を用いて、蒸着によりｎ型コンタクト電極５５を形成する。ｎ型コンタクト電極５５は、例えば、ＧａＡｓ系の基板１１を用いた場合、ＡｕＧｅ／Ｎｉ／Ａｕの積層構造で構成され、その膜厚は、例えば１２０ｎｍ／３０ｎｍ／３００ｎｍである。
Next, as shown in FIG. 8, an n-type contact electrode forming step is performed. An n-
次に、図９に示すように、補強部材形成工程を行う。補強部材４０の形成は、めっきによる金属膜形成により行う。エッチング工程で使用したレジスト９０を用いてメサ部２０の側面に金属が付着することを防止しながら、補強部材４０を基板１１上からメサ部２０の下方に形成されたエッチング溝を埋めるように連続して形成する。さらに、補強部材４０が下部ｎ型ＤＢＲ層２４の側面を囲むように形成する。すなわち、補強部材４０を下部ｎ型ＤＢＲ層２４と共に、メサ部２０と基板１１との間に形成することができる。補強部材４０の材料として、放熱性の高いＡｕが用いられるが、同じく放熱性の高いＣｕやＡｌであってもよい。また、Ａｕのように、導電性及び光を反射する性質を有していることが好ましい。また、補強部材４０は、例えば、基板１１上に１０μｍの厚さで形成され、外径が１００μｍの円形状に形成される。このように、レジスト９０を流用して工程を進めることで、工数低減が可能となる。補強部材４０を形成後、レジスト９０を除去する。
Next, as shown in FIG. 9, a reinforcing member forming step is performed. The reinforcing
次に、図１０に示すように、パッシベーション膜形成工程を行う。パッシベーション膜１２は、素子の信頼性を考慮してシリコン窒化膜が使用される。例えば、ＳｉＮ膜を１６０ｎｍ積層する。また、パッシベーション膜１２の形成は、メサ台地３２全体を均等に被覆し、メサ台地３２の側面に緻密な膜を形成できるプラズマ気相成長法（ＰＣＶＤ：Plasma Chemical Vapor Deposition）を用いるのがよい。
Next, as shown in FIG. 10, a passivation film forming step is performed. As the
次に、図１１に示すように、スルーホール形成工程を行う。この工程は、補強部材４０を電極として使用する場合に必要な処理である。パッシベーション膜１２をウェットエッチングもしくはドライエッチングによりエッチングし、開口部１２ａを形成する。
Next, as shown in FIG. 11, a through hole forming step is performed. This step is a process necessary when the reinforcing
次に、図１２に示すように、ｐ型コンタクト電極形成工程を行う。まず、メサ部２０上面のパッシベーション膜１２をウェットエッチングもしくはドライエッチングによりエッチングし、メサ部２０の上方からみて円環状の開口部１２ｂを形成する。この円環状の開口部１２ｂの内径は、例えば１２μｍである。尚、開口部１２ｂの形成には加工制御が良いドライエッチングを用いる方が好ましい。開口部１２ｂを形成後、蒸着によりｐ型コンタクト電極用膜を積層し、リフトオフ法により開口部１２ｂにｐ型コンタクト電極５１を形成する。ｐ型コンタクト電極５１は、例えば、ＧａＡｓ系の基板１１を用いた場合、不純物ドーピングを行うことでコンタクト抵抗を低下できるＡｕＺｎ／Ａｕ系の積層構造が用いられる。また、Ｔｉ／Ｐｔ／Ａｕを用いても良い。この積層構造の膜厚は、例えばＡｕ／ＡｕＺｎ／Ａｕにおいて各々１００ｎｍ／１６０ｎｍ／２００ｎｍである。また、ｐ型コンタクト電極５１を、円環状の内径が例えば１２μｍの薄膜として形成する。
Next, as shown in FIG. 12, a p-type contact electrode forming step is performed. First, the
次に、図１３に示すように、絶縁膜形成工程を行う。絶縁膜４１は、メサ部２０の側面を囲むように形成する。メサ部２０の側面を囲む絶縁膜４１は、メサ部２０の上方からみて、例えば内径が３４μｍで、外径が６０μｍの円環状に形成される。また、絶縁膜４１の材料は、メサ部２０が発する熱に対する耐熱性と、加工工程に使用する薬品に対する耐薬品性と、加工容易性を備えていることが好ましく、例えばポリイミドが用いられる。また、ポリイミドよりも誘電率が低く、低静電容量で上記性質を備えることができるベンゾシクロブテン（ＢＣＢ：Benzocyclobutene）を用いても良い。さらに、絶縁膜４１は、充分な放熱性を備えていることが一層好ましい。
Next, as shown in FIG. 13, an insulating film forming step is performed. The insulating
次に、図１４に示すように、電極部材形成工程を行う。まず、電極部材用膜を、Ｔｉ／Ｐｔ／Ａｕの積層構造を有するように蒸着して形成する。膜厚は、各々３０ｎｍ／１５ｎｍ／１０００ｎｍである。次に、リフトオフ法によって、メサ部２０の上面２０ａと絶縁膜４１の上面４１ａとの上に、電極部材５０を連続して形成する。この時、メサ部２０の上面２０ａ上に形成した電極部材５０をメサ部２０の上方からみて円環状に形成し、形成された電極部材５０の内円が発光窓部１２ｂとなる。発光窓部１２ｂの直径は例えば１２μｍである。また、電極部材用膜からリフトオフ法によって電極部材５０を形成すると同時に、同じ電極部材用膜から電極部材５３を開口部１２ａに形成する。
Next, as shown in FIG. 14, an electrode member forming step is performed. First, an electrode member film is formed by vapor deposition so as to have a laminated structure of Ti / Pt / Au. The film thicknesses are 30 nm / 15 nm / 1000 nm, respectively. Next, the
図６〜図１４に示す工程を行うことで、半導体発光素子１の製造において、光閉じ込め構造の形成工程を簡単化することができる。
By performing the steps shown in FIGS. 6 to 14, the process of forming the light confinement structure can be simplified in the manufacture of the semiconductor
以上に述べた製造方法では、半導体発光素子１の下部ｎ型ＤＢＲ層２４の有効径を狭めることにより、光閉じ込め効果を向上させた半導体発光素子１を製造することができる。また、下部ｎ型ＤＢＲ層２４の側面を囲むように補強部材２４を埋め込むことで、下部ｎ型ＤＢＲ層２４の径が小さくなった場合であってもメサ部２０が応力に耐えられる半導体発光素子１を製造することができる。さらに、下部ｎ型ＤＢＲ層２４を囲む補強部材４０が、光を反射する金属で形成されることから、光閉じ込め効果を一層向上させることができる。
In the manufacturing method described above, the semiconductor
また、このような製造方法では、メサ部２０の下部側に溝を形成する場合、基板１１の裏側からエッチングをする必要が無く、全ての工程が基板１１の表側から行えると共に、一度形成したレジスト９０を流用してその後の工程を行うことができるので、工程を簡略化することができる。
Further, in such a manufacturing method, when a groove is formed on the lower side of the
また、このような製造方法では、酸化用半導体層２２の側面を酸化して電流狭窄領域２２ｂを好適に形成することができると共に、メサ部２０での電流狭窄領域２２ｂの断面が、半導体積層方向に直交する面での下部ｎ型ＤＢＲ層２４の断面よりも小さく形成されることから、活性層２１から発生される光が確実に下部ｎ型ＤＢＲ層２４に入射される半導体発光素子１を製造することができる。
Further, in such a manufacturing method, the side surface of the
また、このような製造方法では、補強部材４０は基板１１の上面から下部ｎ型ＤＢＲ層２４の側面にわたって、下部ｎ型ＤＢＲ層２４を囲むように形成できるため、基板１１上に熱を効率的に逃がすことができる構成を持った半導体発光素子１を製造することができる。また、このような構成では、発熱する活性層２１の下方に熱伝導部材で形成される補強部材４０が配置されるため、活性層２１で生じる熱を一層効率的に伝導することができる。
Further, in such a manufacturing method, the reinforcing
また、このような製造方法では、ｎ型コンタクト電極５５、補強部材４０、電極部材５３が電気的に接続されることから、補強部材４０が電極として機能する。これにより、活性層２１への電気的接続の経路において、半導体多層構造の各層間、若しくは活性層やクラッド層の各層間に生じる障壁により大きな抵抗を有する下部ｎ型ＤＢＲ層２４を介さずに活性層２１に電流を供給できるため、低抵抗化を実現した半導体発光素子１を製造することができる。これにより、低消費電力で動作する半導体発光素子１を製造することができる。
Moreover, in such a manufacturing method, since the n-
なお、上述した実施形態は、本発明に係る半導体発光素子の一例を示すものである。本発明に係る半導体発光素子は、実施形態に係る半導体発光素子に限られるものではなく、実施形態に係る半導体発光素子を変形し、又は他のものに適用したものであってもよい。 In addition, embodiment mentioned above shows an example of the semiconductor light-emitting device based on this invention. The semiconductor light emitting device according to the present invention is not limited to the semiconductor light emitting device according to the embodiment, and the semiconductor light emitting device according to the embodiment may be modified or applied to other devices.
例えば、本実施形態では、メサ部２０においてｎ型クラッド層２７がエッチングストップ層として機能する半導体発光素子１及びその製造方法を示したが、メサ部２０においてｎ型クラッド層２７の下方にエッチングストップ層を形成する場合であっても、光閉じ込め構造の形成を簡単化することができる。
For example, in the present embodiment, the semiconductor
また、本実施形態では、メサ部２０の形状が円柱状である半導体発光素子１及びその製造方法について説明したが、メサ部２０の水平方向の断面は円柱状であるものに限られず、矩形であっても光閉じ込め構造の形成を簡単化することができる。
Further, in the present embodiment, the semiconductor
また、本実施形態では、メサ部２０が一つより構成される半導体発光素子１及びその製造方法について説明したが、メサ部２０の数に限定されず、メサ部２０を複数備え、アレイ化して構成される半導体発光素子に適用した場合であっても、光閉じ込め構造の形成を簡単化することができる。
Further, in the present embodiment, the semiconductor
また、本実施形態では、ｎ型の基板１１を用いた半導体発光素子１及びその製造方法について説明したが、本実施形態のｐ型の基板１１を用いて、本実施形態のｎ型とｐ型を入れ替えて構成される半導体発光素子に適用した場合であっても、光閉じ込め構造の形成を簡単化することができる。
Further, in the present embodiment, the semiconductor
１，２…半導体発光素子、１１…基板、２０…メサ部、２１…活性層、２２…酸化狭窄層、２４，２５…ＤＢＲ層（第１，第２のミラー層）、２６,２７…クラッド層、４０…補強部材、４１…絶縁膜、５０,５３…電極部材。
DESCRIPTION OF
Claims (14)
前記基板の一方面である上面側に設けられ、電流が供給されることによって発光する活性層を含むメサ部と、
前記活性層に対して前記基板側にメサ形状に形成された第１のミラー層と、
前記メサ部において、前記第１のミラー層との間に前記活性層が介在するように形成された第２のミラー層と、
前記基板の上面から前記第１のミラー層の側面にわたって、前記第１のミラー層を囲むように設けられた補強部材と、
を備え、
前記第１のミラー層は、半導体積層方向に直交する面での断面積が前記メサ部での前記活性層の断面積よりも小さくなるように形成され、前記活性層と前記基板との間に、前記第１のミラー層と共に、前記第１のミラー層を囲む前記補強部材の少なくとも一部が配置されていること、
を特徴とする半導体発光素子。 A substrate,
A mesa portion that is provided on the upper surface side that is one surface of the substrate and includes an active layer that emits light when supplied with current;
A first mirror layer formed in a mesa shape on the substrate side with respect to the active layer;
A second mirror layer formed so that the active layer is interposed between the first mirror layer and the mesa portion;
A reinforcing member provided so as to surround the first mirror layer from the upper surface of the substrate to the side surface of the first mirror layer;
With
The first mirror layer is formed so that a cross-sectional area in a plane orthogonal to the semiconductor stacking direction is smaller than a cross-sectional area of the active layer in the mesa portion, and between the active layer and the substrate The at least a part of the reinforcing member surrounding the first mirror layer is disposed together with the first mirror layer;
A semiconductor light emitting device characterized by the above.
前記第１のミラー層は、半導体積層方向に直交する面での断面積が前記メサ部での前記電流狭窄領域の断面積よりも大きいこと、
を特徴とする請求項１に記載の半導体発光素子。 The mesa portion includes a current confinement layer having a current confinement region for confining current,
The first mirror layer has a cross-sectional area in a plane perpendicular to the semiconductor stacking direction larger than a cross-sectional area of the current confinement region in the mesa portion;
The semiconductor light emitting device according to claim 1.
前記クラッド層は、前記メサ部の最下層に位置すること、
を特徴とする請求項１〜５の何れか一項に記載の半導体発光素子。 A clad layer provided between the active layer and the first mirror layer;
The cladding layer is located in a lowermost layer of the mesa portion;
The semiconductor light-emitting device according to claim 1, wherein
基板上に、前記基板側から前記第１のミラー層、前記活性層、及び前記第２のミラー層を含む複数の半導体層を順次形成する半導体層形成工程と、
前記活性層及び前記第２のミラー層を含む上部積層体に対してエッチングを行って、前記基板の一方面である上面側に設けられたメサ部を形成するメサ部形成工程と、
前記メサ部の側面上にマスクを形成するマスク形成工程と、
前記マスクが形成された前記メサ部よりも前記基板側に位置する前記第１のミラー層に対してエッチングを行って、前記第１のミラー層を、半導体積層方向に直交する面での断面積が前記メサ部での前記活性層の断面積よりも小さくなるメサ形状とするエッチング工程と、
前記第１のミラー層を囲む補強部材を、前記基板の上面から前記第１のミラー層の側面にわたって、前記活性層と前記基板との間に、前記第１のミラー層と共に、前記補強部材の少なくとも一部が配置されるように形成する補強部材形成工程と、
を備えることを特徴とする半導体発光素子の製造方法。 A method of manufacturing a semiconductor light emitting device comprising: an active layer that emits light when supplied with a current; and a first mirror layer and a second mirror layer formed so that the active layer is interposed therebetween,
A semiconductor layer forming step of sequentially forming a plurality of semiconductor layers including the first mirror layer, the active layer, and the second mirror layer on the substrate from the substrate side;
A mesa portion forming step of forming an mesa portion provided on the upper surface side which is one surface of the substrate by etching the upper stacked body including the active layer and the second mirror layer;
A mask forming step of forming a mask on the side surface of the mesa portion;
Etching is performed on the first mirror layer located on the substrate side of the mesa portion where the mask is formed, so that the first mirror layer has a cross-sectional area in a plane perpendicular to the semiconductor stacking direction. An etching step in which the mesa shape is smaller than the cross-sectional area of the active layer at the mesa portion;
The reinforcing member that surrounds the first mirror layer extends from the upper surface of the substrate to the side surface of the first mirror layer, between the active layer and the substrate, together with the first mirror layer, of the reinforcing member. A reinforcing member forming step for forming at least a part of the reinforcing member;
A method for producing a semiconductor light emitting device, comprising:
前記エッチング工程において、前記クラッド層をエッチングストップ層として、前記第１のミラー層のエッチングを行うことを特徴とする請求項８に記載の半導体発光素子の製造方法。 Forming a cladding layer between the first mirror layer and the active layer in the semiconductor layer forming step;
9. The method of manufacturing a semiconductor light emitting element according to claim 8, wherein in the etching step, the first mirror layer is etched using the cladding layer as an etching stop layer.
前記メサ部形成工程において、前記活性層、前記第２のミラー層、及び前記酸化用半導体層を含む前記上部積層体に対してエッチングを行って、前記酸化用半導体層が側面に露出するように前記メサ部を形成すると共に、
前記酸化用半導体層に対して前記メサ部の側面から酸化処理を行って、電流を狭窄する電流狭窄領域を有する電流狭窄層を形成する酸化工程を更に備えることを特徴とする請求項８または９に記載の半導体発光素子の製造方法。 In the semiconductor layer forming step, an oxidation semiconductor layer is formed between the first mirror layer and the second mirror layer,
In the mesa portion forming step, the upper stacked body including the active layer, the second mirror layer, and the oxidation semiconductor layer is etched so that the oxidation semiconductor layer is exposed to the side surface. Forming the mesa portion;
The oxidation process for forming a current confinement layer having a current confinement region for confining a current by performing an oxidation process on the oxidation semiconductor layer from a side surface of the mesa portion. The manufacturing method of the semiconductor light-emitting device of description.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007150816A JP4879094B2 (en) | 2007-06-06 | 2007-06-06 | Semiconductor light emitting device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007150816A JP4879094B2 (en) | 2007-06-06 | 2007-06-06 | Semiconductor light emitting device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008305922A JP2008305922A (en) | 2008-12-18 |
| JP4879094B2 true JP4879094B2 (en) | 2012-02-15 |
Family
ID=40234384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007150816A Expired - Fee Related JP4879094B2 (en) | 2007-06-06 | 2007-06-06 | Semiconductor light emitting device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4879094B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008022793B4 (en) * | 2008-05-08 | 2010-12-16 | Universität Ulm | Fully self-aligned surface-emitting surface-mount semiconductor laser with optimized properties |
| DE102009033686A1 (en) * | 2009-07-17 | 2011-01-20 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component and method for producing an inorganic optoelectronic semiconductor component |
| JP6581022B2 (en) * | 2015-03-20 | 2019-09-25 | 株式会社東芝 | Semiconductor light emitting device and optical semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2799328B2 (en) * | 1989-06-16 | 1998-09-17 | 科学技術振興事業団 | Surface emitting semiconductor laser |
| EP0499659A1 (en) * | 1991-02-18 | 1992-08-26 | Siemens Aktiengesellschaft | Surface emitting semiconductor laser array structure with vertical resonator without substrate |
| JP2002353563A (en) * | 2001-05-24 | 2002-12-06 | Rohm Co Ltd | Semiconductor light-emitting element and manufacturing method therefor |
| JP4025227B2 (en) * | 2002-03-29 | 2007-12-19 | 株式会社東芝 | Semiconductor laminated substrate and optical semiconductor element |
| JP4411040B2 (en) * | 2003-09-10 | 2010-02-10 | 株式会社リコー | Surface emitting semiconductor laser |
-
2007
- 2007-06-06 JP JP2007150816A patent/JP4879094B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008305922A (en) | 2008-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7924899B2 (en) | Vertical-cavity surface-emitting laser diode (VCSEL), method for fabricating VCSEL, and optical transmission apparatus | |
| RU2633643C2 (en) | Vcsel with intracavity contacts | |
| JP2002353563A (en) | Semiconductor light-emitting element and manufacturing method therefor | |
| JP4962743B2 (en) | Light emitting device | |
| US10958042B2 (en) | Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device | |
| US8228964B2 (en) | Surface emitting laser, surface emitting laser array, and image formation apparatus | |
| TW201743523A (en) | Vertical-cavity surface-emitting laser | |
| US7871841B2 (en) | Method for manufacturing semiconductor light-emitting device | |
| CN115473123A (en) | Vertical cavity surface emitting laser and manufacturing method thereof | |
| JP4087152B2 (en) | Surface emitting semiconductor laser device and laser array | |
| JP4224981B2 (en) | Surface emitting semiconductor laser device and method for manufacturing the same | |
| JP4879094B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP6004063B1 (en) | Manufacturing method of surface emitting semiconductor laser device | |
| US20210391689A1 (en) | Light emitting device and light emitting apparatus | |
| JP5006242B2 (en) | Surface emitting semiconductor laser device | |
| JP2010003885A (en) | Surface-emitting laser | |
| JP4548329B2 (en) | Surface emitting semiconductor laser | |
| JP7312113B2 (en) | Surface emitting semiconductor laser | |
| JP5087321B2 (en) | Semiconductor light emitting device | |
| JP5064072B2 (en) | Light source device | |
| JPH09205250A (en) | Lateral current injection type surface emitting semiconductor laser device and its manufacture | |
| JP2006190762A (en) | Semiconductor laser | |
| JP2008283137A (en) | Surface-emitting semiconductor laser | |
| JP2005085836A (en) | Surface luminescence semiconductor laser element and its manufacturing method | |
| JP2003031842A (en) | Semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |