JP4875925B2 - 多層配線板及びその製造方法 - Google Patents

多層配線板及びその製造方法 Download PDF

Info

Publication number
JP4875925B2
JP4875925B2 JP2006148845A JP2006148845A JP4875925B2 JP 4875925 B2 JP4875925 B2 JP 4875925B2 JP 2006148845 A JP2006148845 A JP 2006148845A JP 2006148845 A JP2006148845 A JP 2006148845A JP 4875925 B2 JP4875925 B2 JP 4875925B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
wiring board
cavity
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006148845A
Other languages
English (en)
Other versions
JP2007318047A (ja
Inventor
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2006148845A priority Critical patent/JP4875925B2/ja
Publication of JP2007318047A publication Critical patent/JP2007318047A/ja
Application granted granted Critical
Publication of JP4875925B2 publication Critical patent/JP4875925B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、多層配線板に関し、特に半導体素子を内蔵した多層配線板に関する。
近年、配線板に電子部品等の機能部品を付加することが検討されている。例えば、特許文献1及び2には、凹部(キャビティ)に半導体素子(ICチップ)等の電子部品を収納し、その周囲に樹脂を充填して固定した配線板が開示されている。
特開2002−050874号公報 特開2002−043754号公報
上記特許文献1及び2に開示されているように、半導体素子等を配線板に内蔵することにより、多層配線板の高機能化と高密度化とが可能となる。つまり、半導体素子を内部に収納することにより確保された表層の実装領域に、他の電子部品等を実装することが可能となり、高機能化が可能となる。
また、部品を内蔵することにより、基板自体を小さくすることも可能となり、従来の配線板と比較して、回路を高密度化することができる。
上記特許文献1及び2に開示されている多層基板のように半導体素子を多層基板の内部に収納した場合、半導体素子が基板表面に装着されている場合と比較して、半導体素子で発生した熱の放熱はより困難である。
また、特許文献1及び2に開示された構成では、凹部内の樹脂、樹脂内に残留する空気や湿分が、半導体素子の発生する熱等の要因により、膨張・収縮を繰り返して、凹部内の半導体素子や配線、凹部を形成している各層に応力を加えてしまう。
このような事態が長期間継続すると、例えば、半導体素子と配線板との間の接続部分が劣化してしまう。このため、従来の半導体素子収納タイプの多層配線板では、電気的接続の信頼性を確保するのが難しいという問題があった。
本発明は、上記実情に鑑みてなされたものであり、半導体素子を内蔵した多層配線板において、電気的接続部分の信頼性を確保できる多層配線板を提供することを目的とする。
また、本発明は、熱の影響を受けにくい多層配線板を提供することを他の目的とする。
また、本発明は、放熱能力に優れた多層配線板を提供することを他の目的とする。
上記目的を達成するため、本発明の第1の観点に係る多層配線板は、
第1の基板と、
前記第1の基板に形成されたキャビティに収容された半導体素子と、
前記キャビティ内に充填された二種類以上の充填樹脂と、
前記第1の基板に、前記キャビティを塞ぐように積層され、前記半導体素子に接続される第2の基板と、
を備え、前記キャビティ内に前記充填樹脂により空隙が形成されていることを特徴とする。
例えば、前記二種類以上の充填樹脂のうち、一の充填樹脂が、前記半導体素子と前記第1の基板との間に充填され、他の一の充填樹脂が、前記半導体素子の側面に充填される。
例えば、前記一の充填樹脂の弾性率は、前記他の一の充填樹脂の弾性率よりも低いことが望ましい。
また、前記一の充填樹脂の融点温度が、前記他の一の充填樹脂の融点温度よりも高くなるように構成してもよい。この場合、例えば、前記一の充填樹脂は、前記半導体素子の動作温度よりも高い融点温度を有し、前記半導体素子を固定及び支持し、前記他の一の充填樹脂の融点温度は、前記半導体素子の動作温度よりも低い融点温度を有し、前記半導体素子の定格動作温度において溶融する、ように構成する。
前記半導体素子は、例えば、ワイヤーボンディング、TAB、フリップチップ、ベアチップ接続のいずれかにより前記第2の基板に接続される。
前記半導体素子の前記第1の基板と対向する面と側面とを、封止樹脂により封止される、ことが望ましい。
例えば、前記二種類以上の充填樹脂のうちの一の充填樹脂が、微粒子が分散されたエポキシ樹脂から構成され、他の一の充填樹脂がポリエチレングリコールから構成される。
例えば、前記第2の基板には、前記半導体素子と接続するための接続パッドが形成される。
例えば、前記第2の基板に、前記半導体素子の発生する熱を放熱する放熱部を形成してもよい。
前記第2の基板には、半導体素子の接続部に繋がるビアを形成し、
前記半導体素子が、このビアを介して前記第2の基板に形成された配線層に接続されるように構成してもよい。
上記目的を達成するため、本発明の第2の観点に係る多層配線板の製造方法は、
キャビティが形成された第1の基板を用意し、
前記キャビティに二種類以上の充填樹脂を配置して、半導体素子が接続された第2の基板を、前記半導体素子が前記キャビティに収容されるように前記第1の基板に積層するとともに
前記キャビティ内に前記充填樹脂により空隙を形成する、
ことを特徴とする。
本発明によれば、半導体素子を内蔵した多層配線板において、電気的接続の信頼性を確保できる。
本発明の実施の形態にかかる多層配線板について、以下図面を参照して説明する。
(第1の実施の形態)
図1に概略断面図で示すように、本実施の形態に係る多層配線板1は、第1の基板10と第1の基板10に積層して接着された第2の基板20とから構成される多層配線基板と、この多層配線基板の内部に形成されたキャビティ14に配置された半導体素子30及び充填樹脂41,42と、から構成される。
第1の基板10は、積層して配置及び固着された第1絶縁性樹脂基材11と、第2絶縁性樹脂基材12と、層間絶縁体13とから構成される。
第1絶縁性樹脂基材11は、この多層配線板1の一方の実装面を構成し、絶縁性樹脂層から構成されている。
この絶縁性樹脂層は、その厚さが20〜350μmの範囲にあることが望ましい。厚さが20μm未満では、層間の絶縁性の確保が困難になり易く、一方、厚さが350μmを超えると、層間の接続を確保することが困難になるためである。
絶縁性樹脂層としては、例えば、ガラスエポキシ樹脂、ポリイミド樹脂等の絶縁性樹脂をガラス織布等の心材に含浸させたプリプレグである樹脂絶縁層等が望ましい。ただし、これらに限定されるものではなく、絶縁性樹脂としては、例えば、ガラスエポキシ樹脂、ポリイミド樹脂等が使用可能であり、心材としては、例えば、ガラス織布、ガラス不織布、アラミド不織布などを使用可能である。従って、絶縁性樹脂基材は、例えば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材などから選択された硬質の樹脂基材から構成される。また、フェノール樹脂基材などでもよい。さらに、一般的に配線基板に使用される樹脂板や樹脂フィルム、又はこれらの複合材料も使用可能である。
第1絶縁性樹脂基材11の一方の主面(表面)と他方の主面(裏面)には、銅箔等の導体から構成された導体パターン111と112が、それぞれ形成されている。導体パターン111と112は、主に回路パターンを形成し、一部は、放熱板として配置されている。導体パターン111,112のうち、放熱板として配置されている部分は、電気的に他から絶縁されていてもよく、或いは、接地電圧などの基準電圧の印加端に接続されていてもよい。導体パターン111と112を構成する導体は、その厚さが5〜20μmの範囲にあることが望ましい。厚さが5μm未満では、後述する製造工程で、レーザ加工により、第1絶縁性樹脂基材11にビア用の開口を形成する際に、開口周縁の銅箔が変形する虞があり、導体回路を形成し難くなる。一方、厚さが20μmを超えると、エッチングにより、微細な線幅の導体回路パターンを形成し難い。
導体パターン111と導体パターン112の相互接続位置には、第1絶縁性樹脂基材11を貫通するビアホール113が形成されている。ビアホール113の内面には銅等の導体めっきが施され、さらに半田等の導体が充填されてビア114が形成され、第1絶縁性樹脂基材11の両面に形成された導体パターン111と112とを接続する。
第1絶縁性樹脂基材11上には、層間絶縁体13が配置及び固着されている。層間絶縁体13は、例えば、第1絶縁性樹脂基材11同様の構成の絶縁層、例えば、厚さ200μm程度のプリプレグ等から構成される。層間絶縁体13は、第1絶縁性樹脂基材11と第2絶縁性樹脂基材12とを電気的に絶縁すると共にこれらを接着する。層間絶縁体13には、半導体素子30を収納するキャビティ14を構成する開口13aが形成されている。
層間絶縁体13の上には、第2絶縁性樹脂基材12が配置及び固着されている。第2絶縁性樹脂基材12は、厚さ200〜1000μm程度の絶縁性樹脂層から構成されており、その両面及び内部には、厚さが5〜20μmの銅箔等の導体から構成された導体パターン121〜124が形成されている。例えば、両主面に形成された導体パターン121と124は、回路パターンを構成し、内部に埋め込まれている導体パターン122は電源配線パターン、導体パターン123はグランド配線パターンを構成する。
第2絶縁性樹脂基材12は、例えば、一面又は両面に導体パターンが形成された第1絶縁性樹脂基材11と同様の樹脂基材を積層して構成される。なお、単層でもよい。
また、第2絶縁性樹脂基材12には、層間絶縁体13の開口13aに対応する位置に開口12aが形成されている。開口12aは、層間絶縁体13の開口13aと共に、半導体素子30を収容するキャビティ14を形成する。なお、開口12aの形状とサイズは、開口13aの形状とサイズと異なっていてもよい。
第2絶縁性樹脂基材12の上には、この多層配線板1の他方の実装面を構成する第2の基板20がキャビティ14を塞ぐように配置され、固着されている。第2の基板20は、厚さ20〜350μmの絶縁性樹脂基材21から構成される。
絶縁性樹脂基材21には、接続用パッド211、導体パターン212,ビア213が形成されている。
接続用パッド211は、絶縁性樹脂基材21の一方の主面(内面)の、半導体素子30の接続パッドと対向する位置に配置され、半導体素子30の接続パッドとフリップチップ方式等により接続される。接続用パッド211は、厚さ5〜20μm程度の銅箔等の導体から構成される。
また、絶縁性樹脂基材21の他方の主面(表面)は、実装面を構成し、厚さが5〜20μmの銅箔等の導体から構成された導体パターン212が形成されている。
接続用パッド211と導体パターン212の一部は、回路パターンを形成するが、他の一部は、他の回路と接続されず、半導体素子30の発生する熱を放出するための放熱パターンとして機能する。なお、放熱パターンとして機能する導体パターン212は、グランド端子等の基準電圧が印加されている端子に接続されていてもよい。
また、接続用パッド211と導体パターン212との接続位置には、絶縁性樹脂基材21を貫通するビアホール214が形成されている。ビアホール214の内面には導体めっきが施され、さらに半田などの導体が充填されてビア213が形成され、絶縁性樹脂基材21の両面の導体を接続する。
半導体素子30は、キャビティ14に収容されている。半導体素子30は、プリント配線板31と、プリント配線板31上に積層して配置された第1と第2のIC(Integrated Circuit)チップ321と322を備える。プリント配線板31は、第2の基板20の接続用パッド211に対向する位置に配置されたバンプ電極314を備え、フリップチップによりバンプ電極314を介して、第2の基板20の接続用パッド211に接続されている。
半導体素子30は、封止樹脂315によりモールド封止されており、モジュール化されている。さらに、半導体素子30と絶縁性樹脂基材21との間も、アンダーフィル材316により封止されている。
封止樹脂315及びアンダーフィル材316は、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂などの熱可塑性樹脂または熱硬化性樹脂から構成される。
第1充填樹脂41は、キャビティ14内で半導体素子30を支持及び固定するためのものであり、半導体素子30の最高動作温度(消費電力が最大の時の動作温度)よりも高い融点温度を有する弾性樹脂から構成される。第1充填樹脂41は、図1及び図2に示すようにキャビティ14内の、半導体素子30の上面と第1絶縁性樹脂基材11及びキャビティ14の内側面との間に充填され、半導体素子30の封止樹脂315の上端部と第1絶縁性樹脂基材11とに固着している。具体的には、第1充填樹脂41は、熱硬化型のエポキシ樹脂、好ましくはシリカ粉、臭化物、酸化アンチモン(Sb)等の微粒子が分散された熱硬化型のエポキシ樹脂から構成される。第1充填樹脂41は、好ましくは、ヤング率(縦弾性係数)が0.3GPaから2GPaである。
第2充填樹脂42は、キャビティ14内で発生する応力を緩和するためのものであり、キャビティ14内の、半導体素子30の側面とキャビティ14の内側面との間に充填されている。第2充填樹脂42は、半導体素子30の最高動作温度(消費電力が最大の時の動作温度)よりも高い融点温度を有する弾性樹脂から構成され、半導体素子30の側面を弾性的に支持する。第2充填樹脂42は、好ましくは、ヤング率が、第1充填樹脂41のヤング率の1/3〜1/100である。ヤング率が高すぎると、応力を緩和することができず、ヤング率が低すぎると、半導体素子30を支持することが困難となる。具体的には、第2充填樹脂42は、例えば、発泡した熱硬化型のエポキシ樹脂、好ましくはシリカ粉、臭化物、酸化アンチモン(Sb2O3)等の微粒子が分散された熱硬化型のエポキシ樹脂から構成される。
また、第1の基板10(第1及び第2絶縁性樹脂基材11,12及び層間絶縁体13)及び第2の基板20には、両主面に形成された導体パターン111,212を接続するためのビア101が形成される。ビア101は、内部の導体パターン121〜124にも適宜接続される。
このような構成の多層配線板1においては、キャビティ14内に半導体素子30が収容されている。収容された半導体素子30は、底面に形成されたバンプ電極314と第2の基板20に形成されたビア213を介して複数の導体パターン(配線層)212、121〜124、111、112が形成する回路に接続される。従って、所期の動作を行うことができる。
また、キャビティ14内に半導体素子30が収容されているので、表層の実装領域に、図3に例示するように、他の電子部品(図3では、半導体素子50)等を実装することが可能となり、高機能化が可能となる。また、多層配線板1を小さくすることも可能となり、従来の配線板と比較して、高密度化することができる。
また、第1充填樹脂41により、半導体素子30が固定及び支持される一方で、半導体素子30の側面等には、ヤング率(弾性率)の小さい第2充填樹脂42が充填されている。従って、半導体素子30からの熱などの要因により、多層配線板1を構成する各部が膨張・収縮し、熱膨張係数の差や温度分布により、膨張の程度が異なる場合や、樹脂等に含まれている湿分或いは吸収された湿分が膨張・収縮した場合であっても、第2充填樹脂42が変形等することにより、応力が緩和される。よって、半導体素子30と接続用パッド211との接続部分への応力が抑制され、電気的接続及びその信頼性を確保することができる。
また、放熱用の導体パターンが形成されているので、回路パターンのみを配置する場合よりも、熱伝導度の高い導体が基板表面に配置され、放熱効率が高まる。
(第2の実施の形態)
第1の実施の形態においては、第2充填樹脂42は、半導体素子30が動作している状態においても固体の状態を維持したが、例えば、半導体素子30の動作状態において、液化するようにしてもよい。
以下、このような構成の多層配線板1の第2の実施の形態について説明する。
本実施形態の多層配線板1の装置構造自体は図1に示す第1の実施の形態の多層配線板1の構造と同一である。
第1充填樹脂41は、第1の実施の形態と同様に、キャビティ14内の、半導体素子30の上面と第1絶縁性樹脂基材11との間に充填され、半導体素子30の上面と第1絶縁性樹脂基材11とに固着している。ただし、本実施形態においては、第1充填樹脂41は、単体で、半導体素子30を固定及び支持可能な強度等を有する。また、第1充填樹脂41は、半導体素子30の最高動作温度(消費電力が最大の時に動作温度)よりも高い融点温度を有する弾性樹脂から構成され、半導体素子30の動作状態にかかわらず、半導体素子30の上面部(頭部)を第1絶縁性樹脂基材11に安定的に固定して支持する。具体的には、第1充填樹脂41は、熱硬化型のエポキシ樹脂、好ましくはシリカ粉、臭化物、酸化アンチモン(Sb)等の微粒子が分散された熱硬化型のエポキシ樹脂から構成される。第1充填樹脂41は、好ましくは、ヤング率が0.3GPaから2GPaである。
第2充填樹脂42は、キャビティ14内の、半導体素子30の側面とキャビティ14の内側面との間、換言すると、この多層配線板1の基板面に垂直な方向に延びる空間に充填されている。第2充填樹脂42は、多層配線板1の使用時に半導体素子30の定格動作時に発生する熱によって融解可能な融点(例えば、45℃〜70℃)を有する熱可塑性樹脂、好ましくはポリエチレングリコールから構成される。
このような構成の多層配線板1において、半導体素子30が動作を開始して、熱を発すると、キャビティ14内の温度は徐々に上昇する。そして、キャビティ14内の温度が、第2充填樹脂42の融点温度より高くなると、第2充填樹脂42が溶融し、この溶融のために、多量の熱を吸収する。
さらに、溶融した第2充填樹脂42が、その粘度にもよるが、半導体素子30が発生した熱を吸収して第1絶縁樹脂基材11の近傍及び第2の基板20の近傍に移動し、放熱して冷却されるという対流現象を起こす。即ち、半導体素子30で発生した熱を第1絶縁樹脂基材11の近傍及び第2の基板20の近傍に運搬し、導体パターン111,212等を介して効率良く放熱する。
また、第1充填樹脂41により、半導体素子30が固定及び支持される一方で、半導体素子30の側面等には、液化した第2充填樹脂42が充填されている。従って、半導体素子30からの熱などの要因により、多層配線板1を構成する各部が膨張・収縮した場合や、樹脂等に含まれている湿分或いは吸収された湿分が膨張・収縮した場合であっても、応力が緩和される。よって、半導体素子30と接続用パッド211との接続部分への応力が抑制され、電気的接続及びその信頼性を確保することができる。
一方、半導体素子30が動作を停止して、第2充填樹脂42が冷却されると、第2充填樹脂42はほぼ元の形状に再び凝固する。
以上説明したように、この第2の実施の形態によれば、第2充填樹脂42が溶融することにより、放熱と応力の緩和とを共に効率よく実現することができる。
なお、半導体素子30の定格動作(定格消費電力)状態において、第2充填樹脂42が対流が起こる程度に完全に溶融している必要はない。温度上昇に伴って、その粘度が低下し、より対流が起こるような構成ならばよい。
次に、図4乃至図7を参照して、多層配線板1の製造方法を説明する。
(1)第1の基板10の作成
ガラスエポキシ樹脂、ポリイミド樹脂等の絶縁性樹脂をガラス織布等の心材に含浸させたプリプレグである樹脂絶縁層の片面又は主面に銅箔が貼り付けられた絶縁性樹脂基材を用意する。続いて、銅箔を予め定められているパターンにパターニングする。
続いて、絶縁性樹脂基材を積層して加熱プレスすることにより、図4(a)に示すように多層化し、第2絶縁性樹脂基材12を形成する。
なお、絶縁性樹脂としては、前述のように、例えば、ガラスエポキシ樹脂、ポリイミド樹脂等が使用可能であり、心材としては、例えば、ガラス織布、ガラス不織布、アラミド不織布などを使用可能である。従って、絶縁性樹脂基材は、例えば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材などから選択された硬質の樹脂基材から構成される。ただし、これらに限定されるものではなく、フェノール樹脂基材などでもよい。さらに、一般的に配線板に使用されるものを用いることができる。例えば、両面又は片面銅張り積層板や、金属膜を有しない樹脂板、樹脂フィルム、又はこれらの複合材料の片面または両面に金属箔を貼り付けたものが使用可能である。
また、積層される各樹脂基材は、前述のように、その厚さが20〜350μmの範囲にあることが望ましい。厚さが20μm未満では、層間の絶縁性の確保が困難になり易い。一方、厚さが350μmを超えると、層間の接続を確保することが困難になる。
また、銅箔は、前述のように、その厚さが5〜20μmの範囲にあることが望ましい。厚さが5μm未満では、後述するレーザ加工により、第1絶縁性樹脂基材11にビア用の開口を形成する際に、開口周縁の銅箔が変形する虞があり、導体回路を形成し難くなる。一方、厚さが20μmを超えると、エッチングにより、微細な線幅の導体回路パターンを形成し難い。
なお、より厚い銅箔をメッキ等で形成し、これをハーフエッチング処理することにより、その厚さを適宜調整してもよい。この場合には、銅箔の厚みに、上記の数値より大きいものを用いて、エッチング後の銅箔の厚さが、5〜20μmとなるように調整したものであることが望ましい。
樹脂絶縁層の両面に銅箔を張り付けた両面銅張積層板を用いる場合には、それぞれの銅箔の厚さは、上記の範囲内であるが、両面で厚さが異なってもよい。これにより、基板としての強度を確保して後工程での処理を阻害しないようにすることができる。
このようにして形成した樹脂基材の所定の領域を、ザグリ加工、パンチング、レーザ加工などにより除去して、図4(b)に示すように、開口12aを有する第2絶縁性樹脂基材12を形成する。
また、一方で、第1絶縁性樹脂基材11を用意し、ビア形成予定位置に、パンチング、ドリル、レーザ加工などにより、ビアホール113を形成する。続いて、全体に銅メッキを施し、さらに、この銅メッキをパターニングすることにより、図5(a)に示すように、導体パターン111,112と、ビア114が形成された第1絶縁性樹脂基材11が形成される。
また、層間絶縁体13についても、ザグリ加工、パンチング、ドリル、前述したレーザ加工などにより、図5(b)に示すように、開口13aを形成する。
なお、第2絶縁性樹脂基材12及び層間絶縁体13の開口の高さ、すなわちキャビティ14の高さは、収容される半導体素子30自体の厚さ及び封止樹脂315の厚さに応じて決定される。これにより、半導体素子30は、キャビティ14に全体が収容されて、傾きも抑制される。第2絶縁性樹脂基材12及び層間絶縁体13の開口12a、13aのサイズ、すなわちキャビティ14のサイズは、収容される半導体素子30の寸法より大きくなるように形成される。これにより、半導体素子30の周囲、すなわち半導体素子30と第1の基板10との間に空隙14aを形成するための領域を形成する。また、半導体素子30とのクリアランスが確保されるので、半導体素子30をキャビティ14に収納した際の不具合を防止することができる。
導体パターン111及び112とビア114の形成された第1絶縁性樹脂基材11と、開口13aの形成された層間絶縁体13及び第2絶縁性樹脂基材12を、順に、接着材層を介して、図5(c)に示すように積層する。続いて、積層したものを圧着することにより、キャビティ14の形成された第1の基板10が得られる。ここで、接着剤層には、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェニレンエーテル樹脂、エポキシ樹脂とシリコーン樹脂との複合樹脂等、種々の接着剤を用いることができる。層間絶縁体13を構成するプリプレグを第1絶縁性樹脂基材11と第2絶縁性樹脂基材12を接着する接着剤層として使用することもできる。
(2)第2の基板20の作成
樹脂絶縁層の両面に銅箔が貼り付けられた絶縁性樹脂基材21を用意する。絶縁性樹脂基材21には、第1の基板10の第1絶縁性樹脂基材11と同じ材料を用いることができる。樹脂絶縁層は、単層でもよく、2層以上に積層して形成したものを用いることもできる。絶縁性樹脂基材21には、上記両面銅張積層板だけでなく、片面のみに銅箔を貼り合わせた片面銅張積層板を用いることができる。
絶縁性樹脂基材21の半導体素子30に面する一方の面にレジストを塗布、露光、現像してパターニングした後、エッチングすることにより接続用パッド211を形成する。他面にも同様の処理を施し、導体パターン212を形成する。
続いて、レーザ源から発生させたレーザ光等により、絶縁性樹脂基材21のビアホール形成位置に、他方の面側からビアホール214を形成する。そして、開口に銅めっきを形成するようにメッキレジストを設け、無電解めっきにより、開口に銅めっき膜を堆積させた後、メッキレジストを除去し、さらに開口の銅めっき膜上に半田を充填して、図6(a)に示すように、接続用パッド211と導体パターン212とを接続するビア213を形成する。
(3)半導体素子30の準備
まず、半導体素子形成用のプリント配線板31を用意する。プリント配線板31は、図6(b)に斜視図で、図6(c)に図6(b)のA−A’線での断面図で示すように、例えば、スルーホールと連結されたボンディングパッド312及びバンプ電極314とICチップ用ダイパッド313とを有する両面銅張積層板311から構成される。なお、ボンディングパッド312は、プリント配線板31のICチップ用ダイパッド313と同一面に形成され、ICチップ321、322との接続用のパッドであり、バンプ電極314は、プリント配線板31のICチップ用ダイパッド313の反対面に形成され、第2の基板20の接続用パッド211との接続用のパッドであり、スルーホールを介してボンディングパッド312に接続されている。
プリント配線板31のICチップ用ダイパッド313上に導電性を有する接着剤等により第1のICチップ321をダイボンディングする。さらに、第1のICチップ321上に接着材により第2のICチップ322をダイボンディングする。これにより、図6(d)に示すように、プリント配線板31上に、第1と第2のICチップ321と322を積層して配置する。さらに、図6(d)に示すように、第1と第2のICチップ321、322上のパッドとプリント配線板31のボンディングパッド312とを金線等のボンディングワイヤ323により接続する。
その後、第1と第2のICチップ321,322やボンディングワイヤ323などが露出しないように封止樹脂315により封止し、図6(e)に示す半導体素子30を形成する。封止方法としては、封止樹脂をポティングする方法やオーバーモールドする方法等を使用できる。
続いて、半導体素子30の露出面のボンディングパッド312上に、金属バンプ、半田バンプ等の接続用の端子などを配置する。
(4)半導体素子30の実装
上記工程で作成された第2の基板20の絶縁性樹脂基材21の接続用パッド211上に、半導体素子30の接続パッド接続用の端子を配置させて接合させた後、絶縁性樹脂基材21と半導体素子30の間にアンダーフィル材316を塗布する等して、半導体素子30を第2の基板20に接続する。これにより、図6(f)に示すように、第2の基板20に半導体素子30を実装する。
(5)第2充填樹脂42で形成された枠42fの半導体素子30への装着
上記の各処理とは別個に、図7(a)に平面で示すような、第2充填樹脂42により形成された枠42fを準備する。枠42fは、内径が封止樹脂315の外径に一致し、外径がキャビティ14の内径に一致するサイズを有する。また、枠42fの高さは封止樹脂315の高さとバンプ電極314の高さの和(即ち、半導体素子30の高さ)以下である。
次に、この枠42fを、第2絶縁性樹脂基材21に固定された半導体素子30に、図7(b)に示すように装着する。
(6)第1充填樹脂41の塗布
印刷やディスペンサにより、図8(a)に示すように、キャビティ14内の底面(第1絶縁性樹脂基材11の半導体素子30に対向する面の中心部)に、第1充填樹脂41を塗布する。塗布する代わりに、第1充填樹脂41の粒やブロックを投入してもよい。
(7)第1及び第2の基板10,20の積層
第1の基板10と第2の基板20とを、図8(b)に示すように、枠42fが装着された半導体素子30がキャビティ14に収容されるように接着材層を介して積層及び位置合わせし、加熱しつつ圧着する。このとき、第1と第2充填樹脂41,42は熱により溶融され、半導体素子30の外形とキャビティ14の内形になじむように変形し、第1充填樹脂41が、半導体素子30の第1の基板10と対向する面を含む頭部とキャビティ14の内面との間隔を充填し、第2充填樹脂42が、半導体素子30の側面とキャビティ14の内側面との間を充填する。
(8)ビア101の形成
上記レーザ加工により、第2の基板20側から、ビア101形成用の貫通口を形成する。そして、上記の無電解めっきにより、ビア101形成用の貫通口に銅めっき膜を堆積させて、ビア101を形成する。
このようにして、半導体素子30をキャビティ14に収容して実装した図1に示す構成の多層配線板1が製造される。
上述したように、このようにして製造された多層配線板1では、キャビティ14に収容された半導体素子30の側面に第2充填樹脂42が形成されているので、半導体素子30からの熱による膨張、冷却による収縮などにより発生する応力が緩和される。そのため、半導体素子30と第2の基板20との接続部分の劣化などを抑えることができる。
また、第2の実施の形態によれば、第2充填樹脂42が溶融することにより、半導体素子30の発生する熱を効率よく吸収・放熱することができる。
なお、本発明は、上記の実施の形態に限定されず、その変形及び応用等は任意である。
第1充填樹脂41は、図1に示すように、半導体素子30の頭部が埋め込まれるように配置されることが、半導体素子30の基板面に平行な方向の安定を確保するために望ましい。しかし、これに限定されず、例えば、図9(a)に示すように、半導体素子30の上面と第1絶縁性樹脂基材11との間のみに配置し、他の空間に第2充填樹脂42を充填するようにしてもよい。また、図9(b)に示すように、半導体素子30の側面部にも第1の充填樹脂41を配置してもよい。 さらに、図10(a)に示すように、第1充填樹脂41と第2充填樹脂42に加えて、第3の充填樹脂43を充填してもよい。
また、さらに、図10(b)に示すように、キャビティ14内に空隙14aを配置するようにしてもよい。この空隙14aを配置する場合には、空隙14aと外部とに連通する貫通孔215を形成することが望ましい(必須ではない)。このような構成とすれば、湿分が加熱されて膨張した場合などに、貫通孔215を介してガスを外部に放出し、キャビティ14内の圧力の上昇を抑えることが可能となる。
キャビティ14内に第1充填樹脂41,第2充填樹脂42,第3充填樹脂43を投入・配置する手法は、上述の方法に限定されず、任意の手法を利用可能である。例えば、キャビティ14の底部に第1充填樹脂41を塗布し、キャビティ14の内側壁に第1充填樹脂42を塗布し、この状態で、加熱しながら半導体素子30をキャビティ14内に挿入するようにしてもよい。
また、半導体素子30を第2の基板20に実装する方法は、フリップチップに限定されない。例えば、ICチップ321をプリント配線板31に接続する場合と同様に、ワイヤーボンディングにより半導体素子30を第2の基板20に接続してもよい。
また、図11(a)に示すようなTAB(Tape Automated Bonding)テープ331にICチップ321をマウントし、TABテープ331上の電極332を第2の基板20の接続用パッド211に接続する手法を採用してもよい。
また、図11(b)に示すように、第2の基板20上に直接ICチップ(ベアチップ)321をマウントする等してもよい。この場合、フリップチップ方式により、ICチップ312の下面に形成した接続パッドを第2の基板20上の接続パッドに直接接続してもよい。また、ICチップ321を第2の基板20に接着剤によりダイボンディングし、第2の基板20上の接続用パッド211とICチップ312の接続パッドとを金線などのワイヤーでワイヤボンディング方式により接続する。
なお、第1絶縁性樹脂基材11,第2絶縁性樹脂基材12、及び第2の基板20としては、特に、エポキシ樹脂をガラス織布に含浸させてガラス転移させたBステージのプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面または両面銅張積層板又はその積層体を用いることが望ましい。銅箔をエッチングした後の取り扱い中に第1絶縁性樹脂基材11の変形が防止されるので、第1絶縁性樹脂基材11に形成された導体回路パターンやビアの位置がずれることがなく、位置精度に優れるからである。各基材又は基板は、多層板に限らず、単層板でもよい。
上記実施の形態では、第2の基板20に接続用パッド211を形成し、この接続用パッド211に半導体素子30を固定した後で、第1の基板10に固定したが、半導体素子30の固定方法や組み立て手順は任意である。例えば、図12(a)に示すように、第1の基板10のキャビティ14内に第1と第2充填樹脂41,42を配置し、続いて、半導体素子30を配置する。続いて、絶縁性樹脂基材21をキャビティ14を塞ぐように配置して、加熱圧着することにより、図12(b)に示すように、半導体素子30をキャビティ14に収容してもよい。
この場合、例えば、図13(a)に示すように、レーザなどでビアホール214を加工し、さらに、図13(b)に示すように、絶縁性樹脂基材21の表面及びビアホール214内にメッキを施して銅メッキ層231を形成し、これをパターニングすることにより、導体パターン212とビア213とを形成するようにしてもよい。この構成の場合には、ビア213が半導体素子30のバンプ電極314に直接接続される。
また、図14に拡大して示すように、ビア213内に半田232を充填してもよい。この場合には、ビア213が半導体素子30のバンプ電極314に直接接続される。
上記実施の形態においては、多層配線板1のキャビティ14内に、2つのICチップ321、322を含む1つの半導体素子30を収容する例を示したが、キャビティ14に収容される電子部品の種類や数に制限は無い。例えば、コンデンサ、インダクタンス等の電子部品でもよく、これらの組み合わせをキャビティ14内に収納してもよい。また、収納される電子部品が、1つのモジュールにモジュール化されている必要はなく、図15(a)に示すように、複数の電子部品モジュールをキャビティ14内に配置してもよい。図15(a)には、3つのモジュール化された電子部品30a,30b,30cをキャビティ14内に配置する例を示す。この構成の場合、各モジュール30a〜30cの少なくも頭部の一部が、第1充填樹脂41により固定され、モジュール30a〜30c相互の間及び、モジュール30a〜30cとキャビティ14の内面との間に第2充填樹脂42又は空隙14aが形成されることが望ましい。
また、図15(b)に示すように、複数の電子部品321a,322a〜322cをプリント配線板31に配置し、これをモールドして1つの電子部品モジュールとし、これをキャビティ14内に配置するようにしてもよい。
上記の実施の形態では、ビア114、213、101の形成に際して、無電解めっきにより、ビアホール113、214に銅めっき膜を堆積した。しかし、堆積される金属めっき膜は、銅に限定されず、金、銀、亜鉛、鉄、ニッケル等であってもよい。めっきは、無電解めっきに限定されず、電解めっきを用いることもできる。金属膜を堆積する方法は、めっきに限定されず、真空蒸着、スパッタ蒸着、分子線エピタキシ、イオンプレーティング、CVD等を用いることができる。
その他、キャビティ14内の半導体素子30の周囲に間隙を形成しつつ種々の変形及び応用が可能である。
本発明の実施の形態に係る多層配線板の構成を示す断面図である。 図1に示す多層配線板のキャビティを中心とする構成を示す平面図である。 多層配線板に半導体素子などの電子部品を付加した構成を例示する断面図である。 図1の多層配線板の製造方法を示す概略図であり、特に、第2絶縁樹性脂基材の製造工程を示す図である。 図1の多層配線板の製造方法を示す概略図であり、特に、第1の基板の製造工程を示す図である。 図1の多層配線板の製造方法を示す概略図であり、特に、第2の基板に半導体素子を取り付ける製造工程を示す図である。 図1の多層配線板の製造方法を示す概略図であり、特に、半導体素子に第2充填樹脂を取り付ける製造工程を示す図である。 図1の多層配線板の製造方法を示す概略図であり、特に、第1の基板と第2の基板とを接合する製造工程を示す図である。 図1の多層配線板の変形例を示す概略断面図であり、充填樹脂の配置を異ならせた例を示す図である。 図1の多層配線板の変形例を示す概略断面図であり、(a)は、第3の充填樹脂を配置した例、(b)は、キャビティ内に空隙を配置した例を示す図である。 第2の基板に半導体素子を固定する手法を例示する図である。 図1の多層配線板の製造方法の変形例を示す概略図であり、第1の基板と第2の基板を接合した後に、第2の基板にビアや導体パターンを形成する製造工程を示す図である。 図1の多層配線板の製造方法の変形例を示す概略図であり、第1の基板と第2の基板を接合した後に、第2の基板にビアや導体パターンを形成する製造工程を示す図である。 ビアに半田を充填した例を示す図である。 キャビティに収容する電子部品の応用例を示す図であり、(a)は複数の電子部品モジュールを収納する例、(b)は、1つの電子部品モジュールに複数の電子部品(素子)を配置する例を示す。
符号の説明
1 多層配線板
10 第1の基板
11 第1絶縁性樹脂基材
12 第2絶縁性樹脂基材
13 層間絶縁体
14 キャビティ
14a 空隙
20 第2の基板
21 絶縁性樹脂基材
30 半導体素子
31 プリント配線板
41 第1充填樹脂
42 第2充填樹脂
43 第3充填樹脂
101 ビア
111、112 導体パターン
113 ビアホール
114 ビア
121〜124 導体パターン(配線層)
211 接続用パッド
212 導体パターン(配線層)
213 ビア
214 ビアホール
215 貫通孔
231 銅メッキ層
311 両面銅張積層板
312 ボンディングパッド
313 ICチップ用ダイパッド
314 バンプ電極
315 封止樹脂
316 アンダーフィル材
321,322 ICチップ
323 ボンディングワイヤ
331 TABテープ
332 電極

Claims (12)

  1. 第1の基板と、
    前記第1の基板に形成されたキャビティに収容された半導体素子と、
    前記キャビティ内に充填された二種類以上の充填樹脂と、
    前記第1の基板に、前記キャビティを塞ぐように積層され、前記半導体素子に接続される第2の基板と、
    を備え、前記キャビティ内に前記充填樹脂により空隙が形成されていることを特徴とする多層配線板。
  2. 前記二種類以上の充填樹脂のうち、一の充填樹脂が、前記半導体素子と前記第1の基板との間に充填され、他の一の充填樹脂が、前記半導体素子の側面に充填されている、ことを特徴とする請求項1に記載の多層配線板。
  3. 前記他の一の充填樹脂の弾性率は、前記一の充填樹脂の弾性率よりも低い、ことを特徴とする請求項に記載の多層配線板。
  4. 前記一の充填樹脂の融点温度は、前記他の一の充填樹脂の融点温度よりも高い、ことを特徴とする請求項に記載の多層配線板。
  5. 前記一の充填樹脂は、前記半導体素子の動作温度よりも高い融点温度を有し、前記半導体素子を固定及び支持し、
    前記他の一の充填樹脂の融点温度は、前記半導体素子の動作温度よりも低い融点温度を有し、前記半導体素子の定格動作温度において溶融する、ことを特徴とする請求項又はに記載の多層配線板。
  6. 前記半導体素子が、前記第2の基板に、ワイヤーボンディング、TAB、フリップチップ、ベアチップ接続のいずれかにより接続されている、ことを特徴とする請求項1乃至の何れか1項に記載の多層配線板。
  7. 前記半導体素子が、前記第1の基板と対向する面と側面とが封止樹脂により封止されている、ことを特徴とする請求項1乃至の何れか1項に記載の多層配線板。
  8. 前記二種類以上の充填樹脂のうちの一の充填樹脂が、微粒子が分散されたエポキシ樹脂から構成され、他の一の充填樹脂がポリエチレングリコールから構成される、ことを特徴とする請求項1乃至の何れか1項に記載の多層配線板。
  9. 前記第2の基板に、前記半導体素子と接続するための接続パッドが形成されている、ことを特徴とする請求項1乃至の何れか1項に記載の多層配線板。
  10. 前記第2の基板に、前記半導体素子の発生する熱を放熱する放熱部が形成されている、ことを特徴とする請求項1乃至の何れか1項に記載の多層配線板。
  11. 前記第2の基板には、半導体素子の接続部に繋がるビアが形成されており、前記半導体素子は、前記ビアを介して前記第2の基板に形成された配線層に接続されている、ことを特徴とする請求項1乃至10の何れか1項に記載の多層配線板。
  12. キャビティが形成された第1の基板を用意し、
    前記キャビティに二種類以上の充填樹脂を配置して、半導体素子が接続された第2の基板を、前記半導体素子が前記キャビティに収容されるように前記第1の基板に積層するとともに
    前記キャビティ内に前記充填樹脂により空隙を形成する、
    ことを特徴とする多層配線板の製造方法。
JP2006148845A 2006-05-29 2006-05-29 多層配線板及びその製造方法 Expired - Fee Related JP4875925B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006148845A JP4875925B2 (ja) 2006-05-29 2006-05-29 多層配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006148845A JP4875925B2 (ja) 2006-05-29 2006-05-29 多層配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007318047A JP2007318047A (ja) 2007-12-06
JP4875925B2 true JP4875925B2 (ja) 2012-02-15

Family

ID=38851616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006148845A Expired - Fee Related JP4875925B2 (ja) 2006-05-29 2006-05-29 多層配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4875925B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399140B (zh) 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
JP5434436B2 (ja) * 2009-09-29 2014-03-05 大日本印刷株式会社 部品実装基板、部品実装基板の製造方法
KR101875946B1 (ko) * 2011-11-29 2018-08-02 엘지이노텍 주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
JP6007566B2 (ja) * 2012-04-19 2016-10-12 大日本印刷株式会社 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101442423B1 (ko) * 2013-08-14 2014-09-17 삼성전기주식회사 전자부품 내장기판 제조 방법 및 전자부품 내장기판
US11515259B2 (en) * 2017-11-10 2022-11-29 Lpkf Laser & Electronics Ag Method and device for the integration of semiconductor wafers
CN112233988B (zh) * 2019-11-19 2023-10-03 江苏上达电子有限公司 一种封装基板工艺
JP7387073B2 (ja) 2021-09-17 2023-11-27 三菱電機株式会社 複合プリント配線板および複合プリント配線板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04315458A (ja) * 1991-04-15 1992-11-06 Sony Corp 多層配線基板およびその製造方法
JP3266505B2 (ja) * 1996-05-20 2002-03-18 京セラ株式会社 多層回路基板
JP4544724B2 (ja) * 2000-10-30 2010-09-15 京セラ株式会社 半導体装置
JP4248157B2 (ja) * 2000-12-15 2009-04-02 イビデン株式会社 多層プリント配線板
JP4803524B2 (ja) * 2001-05-15 2011-10-26 綜研化学株式会社 光学部材用粘着剤及び該粘着剤を設けた光学部材
JP4899269B2 (ja) * 2001-08-09 2012-03-21 株式会社村田製作所 電子部品ユニットおよびその製造方法
JP3922977B2 (ja) * 2002-06-19 2007-05-30 三菱樹脂株式会社 半導体装置内蔵多層配線基板
JP4043930B2 (ja) * 2002-12-05 2008-02-06 カルソニックカンセイ株式会社 Pwmモジュール
JP2005259860A (ja) * 2004-03-10 2005-09-22 Mitsubishi Electric Corp 電子回路装置
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法

Also Published As

Publication number Publication date
JP2007318047A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
JP4875925B2 (ja) 多層配線板及びその製造方法
EP3355349B1 (en) Efficient heat removal from component carrier with embedded diode
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
US9648722B2 (en) PCB embedded power module
US8390106B2 (en) Circuit board with built-in semiconductor chip and method of manufacturing the same
TWI505755B (zh) 封裝載板及其製作方法
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US9456492B2 (en) Printed circuit board with warpage prevention layer
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US20080067666A1 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
JP2007535156A (ja) 埋込み構成要素からの熱伝導
JP2005217225A (ja) 半導体装置及びその製造方法
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US9345125B2 (en) Wiring substrate
JP5112005B2 (ja) 板状部品内蔵配線基板及びその製造方法
CN111031687A (zh) 制备散热电路板的方法
JP4875926B2 (ja) 多層配線板及びその製造方法
CN111148353B (zh) 具有铜基散热体的电路板的制备方法
JP2009135391A (ja) 電子装置およびその製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP4065125B2 (ja) 部品内蔵モジュール並びにその製造方法
JP2008091377A (ja) プリント配線基板及びその製造方法
JP4207885B2 (ja) プリント配線板
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees