JP4875925B2 - 多層配線板及びその製造方法 - Google Patents
多層配線板及びその製造方法 Download PDFInfo
- Publication number
- JP4875925B2 JP4875925B2 JP2006148845A JP2006148845A JP4875925B2 JP 4875925 B2 JP4875925 B2 JP 4875925B2 JP 2006148845 A JP2006148845 A JP 2006148845A JP 2006148845 A JP2006148845 A JP 2006148845A JP 4875925 B2 JP4875925 B2 JP 4875925B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- wiring board
- cavity
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
また、部品を内蔵することにより、基板自体を小さくすることも可能となり、従来の配線板と比較して、回路を高密度化することができる。
また、本発明は、熱の影響を受けにくい多層配線板を提供することを他の目的とする。
また、本発明は、放熱能力に優れた多層配線板を提供することを他の目的とする。
第1の基板と、
前記第1の基板に形成されたキャビティに収容された半導体素子と、
前記キャビティ内に充填された二種類以上の充填樹脂と、
前記第1の基板に、前記キャビティを塞ぐように積層され、前記半導体素子に接続される第2の基板と、
を備え、前記キャビティ内に前記充填樹脂により空隙が形成されていることを特徴とする。
前記半導体素子が、このビアを介して前記第2の基板に形成された配線層に接続されるように構成してもよい。
キャビティが形成された第1の基板を用意し、
前記キャビティに二種類以上の充填樹脂を配置して、半導体素子が接続された第2の基板を、前記半導体素子が前記キャビティに収容されるように前記第1の基板に積層するとともに、
前記キャビティ内に前記充填樹脂により空隙を形成する、
ことを特徴とする。
図1に概略断面図で示すように、本実施の形態に係る多層配線板1は、第1の基板10と第1の基板10に積層して接着された第2の基板20とから構成される多層配線基板と、この多層配線基板の内部に形成されたキャビティ14に配置された半導体素子30及び充填樹脂41,42と、から構成される。
第1の実施の形態においては、第2充填樹脂42は、半導体素子30が動作している状態においても固体の状態を維持したが、例えば、半導体素子30の動作状態において、液化するようにしてもよい。
第1充填樹脂41は、第1の実施の形態と同様に、キャビティ14内の、半導体素子30の上面と第1絶縁性樹脂基材11との間に充填され、半導体素子30の上面と第1絶縁性樹脂基材11とに固着している。ただし、本実施形態においては、第1充填樹脂41は、単体で、半導体素子30を固定及び支持可能な強度等を有する。また、第1充填樹脂41は、半導体素子30の最高動作温度(消費電力が最大の時に動作温度)よりも高い融点温度を有する弾性樹脂から構成され、半導体素子30の動作状態にかかわらず、半導体素子30の上面部(頭部)を第1絶縁性樹脂基材11に安定的に固定して支持する。具体的には、第1充填樹脂41は、熱硬化型のエポキシ樹脂、好ましくはシリカ粉、臭化物、酸化アンチモン(Sb2O3)等の微粒子が分散された熱硬化型のエポキシ樹脂から構成される。第1充填樹脂41は、好ましくは、ヤング率が0.3GPaから2GPaである。
ガラスエポキシ樹脂、ポリイミド樹脂等の絶縁性樹脂をガラス織布等の心材に含浸させたプリプレグである樹脂絶縁層の片面又は主面に銅箔が貼り付けられた絶縁性樹脂基材を用意する。続いて、銅箔を予め定められているパターンにパターニングする。
樹脂絶縁層の両面に銅箔が貼り付けられた絶縁性樹脂基材21を用意する。絶縁性樹脂基材21には、第1の基板10の第1絶縁性樹脂基材11と同じ材料を用いることができる。樹脂絶縁層は、単層でもよく、2層以上に積層して形成したものを用いることもできる。絶縁性樹脂基材21には、上記両面銅張積層板だけでなく、片面のみに銅箔を貼り合わせた片面銅張積層板を用いることができる。
まず、半導体素子形成用のプリント配線板31を用意する。プリント配線板31は、図6(b)に斜視図で、図6(c)に図6(b)のA−A’線での断面図で示すように、例えば、スルーホールと連結されたボンディングパッド312及びバンプ電極314とICチップ用ダイパッド313とを有する両面銅張積層板311から構成される。なお、ボンディングパッド312は、プリント配線板31のICチップ用ダイパッド313と同一面に形成され、ICチップ321、322との接続用のパッドであり、バンプ電極314は、プリント配線板31のICチップ用ダイパッド313の反対面に形成され、第2の基板20の接続用パッド211との接続用のパッドであり、スルーホールを介してボンディングパッド312に接続されている。
続いて、半導体素子30の露出面のボンディングパッド312上に、金属バンプ、半田バンプ等の接続用の端子などを配置する。
上記工程で作成された第2の基板20の絶縁性樹脂基材21の接続用パッド211上に、半導体素子30の接続パッド接続用の端子を配置させて接合させた後、絶縁性樹脂基材21と半導体素子30の間にアンダーフィル材316を塗布する等して、半導体素子30を第2の基板20に接続する。これにより、図6(f)に示すように、第2の基板20に半導体素子30を実装する。
上記の各処理とは別個に、図7(a)に平面で示すような、第2充填樹脂42により形成された枠42fを準備する。枠42fは、内径が封止樹脂315の外径に一致し、外径がキャビティ14の内径に一致するサイズを有する。また、枠42fの高さは封止樹脂315の高さとバンプ電極314の高さの和(即ち、半導体素子30の高さ)以下である。
印刷やディスペンサにより、図8(a)に示すように、キャビティ14内の底面(第1絶縁性樹脂基材11の半導体素子30に対向する面の中心部)に、第1充填樹脂41を塗布する。塗布する代わりに、第1充填樹脂41の粒やブロックを投入してもよい。
第1の基板10と第2の基板20とを、図8(b)に示すように、枠42fが装着された半導体素子30がキャビティ14に収容されるように接着材層を介して積層及び位置合わせし、加熱しつつ圧着する。このとき、第1と第2充填樹脂41,42は熱により溶融され、半導体素子30の外形とキャビティ14の内形になじむように変形し、第1充填樹脂41が、半導体素子30の第1の基板10と対向する面を含む頭部とキャビティ14の内面との間隔を充填し、第2充填樹脂42が、半導体素子30の側面とキャビティ14の内側面との間を充填する。
上記レーザ加工により、第2の基板20側から、ビア101形成用の貫通口を形成する。そして、上記の無電解めっきにより、ビア101形成用の貫通口に銅めっき膜を堆積させて、ビア101を形成する。
このようにして、半導体素子30をキャビティ14に収容して実装した図1に示す構成の多層配線板1が製造される。
10 第1の基板
11 第1絶縁性樹脂基材
12 第2絶縁性樹脂基材
13 層間絶縁体
14 キャビティ
14a 空隙
20 第2の基板
21 絶縁性樹脂基材
30 半導体素子
31 プリント配線板
41 第1充填樹脂
42 第2充填樹脂
43 第3充填樹脂
101 ビア
111、112 導体パターン
113 ビアホール
114 ビア
121〜124 導体パターン(配線層)
211 接続用パッド
212 導体パターン(配線層)
213 ビア
214 ビアホール
215 貫通孔
231 銅メッキ層
311 両面銅張積層板
312 ボンディングパッド
313 ICチップ用ダイパッド
314 バンプ電極
315 封止樹脂
316 アンダーフィル材
321,322 ICチップ
323 ボンディングワイヤ
331 TABテープ
332 電極
Claims (12)
- 第1の基板と、
前記第1の基板に形成されたキャビティに収容された半導体素子と、
前記キャビティ内に充填された二種類以上の充填樹脂と、
前記第1の基板に、前記キャビティを塞ぐように積層され、前記半導体素子に接続される第2の基板と、
を備え、前記キャビティ内に前記充填樹脂により空隙が形成されていることを特徴とする多層配線板。 - 前記二種類以上の充填樹脂のうち、一の充填樹脂が、前記半導体素子と前記第1の基板との間に充填され、他の一の充填樹脂が、前記半導体素子の側面に充填されている、ことを特徴とする請求項1に記載の多層配線板。
- 前記他の一の充填樹脂の弾性率は、前記一の充填樹脂の弾性率よりも低い、ことを特徴とする請求項2に記載の多層配線板。
- 前記一の充填樹脂の融点温度は、前記他の一の充填樹脂の融点温度よりも高い、ことを特徴とする請求項2に記載の多層配線板。
- 前記一の充填樹脂は、前記半導体素子の動作温度よりも高い融点温度を有し、前記半導体素子を固定及び支持し、
前記他の一の充填樹脂の融点温度は、前記半導体素子の動作温度よりも低い融点温度を有し、前記半導体素子の定格動作温度において溶融する、ことを特徴とする請求項2、3又は4に記載の多層配線板。 - 前記半導体素子が、前記第2の基板に、ワイヤーボンディング、TAB、フリップチップ、ベアチップ接続のいずれかにより接続されている、ことを特徴とする請求項1乃至5の何れか1項に記載の多層配線板。
- 前記半導体素子が、前記第1の基板と対向する面と側面とが封止樹脂により封止されている、ことを特徴とする請求項1乃至6の何れか1項に記載の多層配線板。
- 前記二種類以上の充填樹脂のうちの一の充填樹脂が、微粒子が分散されたエポキシ樹脂から構成され、他の一の充填樹脂がポリエチレングリコールから構成される、ことを特徴とする請求項1乃至7の何れか1項に記載の多層配線板。
- 前記第2の基板に、前記半導体素子と接続するための接続パッドが形成されている、ことを特徴とする請求項1乃至8の何れか1項に記載の多層配線板。
- 前記第2の基板に、前記半導体素子の発生する熱を放熱する放熱部が形成されている、ことを特徴とする請求項1乃至9の何れか1項に記載の多層配線板。
- 前記第2の基板には、半導体素子の接続部に繋がるビアが形成されており、前記半導体素子は、前記ビアを介して前記第2の基板に形成された配線層に接続されている、ことを特徴とする請求項1乃至10の何れか1項に記載の多層配線板。
- キャビティが形成された第1の基板を用意し、
前記キャビティに二種類以上の充填樹脂を配置して、半導体素子が接続された第2の基板を、前記半導体素子が前記キャビティに収容されるように前記第1の基板に積層するとともに、
前記キャビティ内に前記充填樹脂により空隙を形成する、
ことを特徴とする多層配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148845A JP4875925B2 (ja) | 2006-05-29 | 2006-05-29 | 多層配線板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148845A JP4875925B2 (ja) | 2006-05-29 | 2006-05-29 | 多層配線板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007318047A JP2007318047A (ja) | 2007-12-06 |
JP4875925B2 true JP4875925B2 (ja) | 2012-02-15 |
Family
ID=38851616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006148845A Expired - Fee Related JP4875925B2 (ja) | 2006-05-29 | 2006-05-29 | 多層配線板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4875925B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI399140B (zh) | 2009-06-12 | 2013-06-11 | Unimicron Technology Corp | 內埋式封裝結構的製作方法 |
JP5434436B2 (ja) * | 2009-09-29 | 2014-03-05 | 大日本印刷株式会社 | 部品実装基板、部品実装基板の製造方法 |
KR101875946B1 (ko) * | 2011-11-29 | 2018-08-02 | 엘지이노텍 주식회사 | 칩 내장형 인쇄회로기판 및 그 제조 방법 |
JP6007566B2 (ja) * | 2012-04-19 | 2016-10-12 | 大日本印刷株式会社 | 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 |
KR101506794B1 (ko) * | 2013-07-18 | 2015-03-27 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR101442423B1 (ko) * | 2013-08-14 | 2014-09-17 | 삼성전기주식회사 | 전자부품 내장기판 제조 방법 및 전자부품 내장기판 |
US11515259B2 (en) * | 2017-11-10 | 2022-11-29 | Lpkf Laser & Electronics Ag | Method and device for the integration of semiconductor wafers |
CN112233988B (zh) * | 2019-11-19 | 2023-10-03 | 江苏上达电子有限公司 | 一种封装基板工艺 |
JP7387073B2 (ja) | 2021-09-17 | 2023-11-27 | 三菱電機株式会社 | 複合プリント配線板および複合プリント配線板の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04315458A (ja) * | 1991-04-15 | 1992-11-06 | Sony Corp | 多層配線基板およびその製造方法 |
JP3266505B2 (ja) * | 1996-05-20 | 2002-03-18 | 京セラ株式会社 | 多層回路基板 |
JP4544724B2 (ja) * | 2000-10-30 | 2010-09-15 | 京セラ株式会社 | 半導体装置 |
JP4248157B2 (ja) * | 2000-12-15 | 2009-04-02 | イビデン株式会社 | 多層プリント配線板 |
JP4803524B2 (ja) * | 2001-05-15 | 2011-10-26 | 綜研化学株式会社 | 光学部材用粘着剤及び該粘着剤を設けた光学部材 |
JP4899269B2 (ja) * | 2001-08-09 | 2012-03-21 | 株式会社村田製作所 | 電子部品ユニットおよびその製造方法 |
JP3922977B2 (ja) * | 2002-06-19 | 2007-05-30 | 三菱樹脂株式会社 | 半導体装置内蔵多層配線基板 |
JP4043930B2 (ja) * | 2002-12-05 | 2008-02-06 | カルソニックカンセイ株式会社 | Pwmモジュール |
JP2005259860A (ja) * | 2004-03-10 | 2005-09-22 | Mitsubishi Electric Corp | 電子回路装置 |
JP4298559B2 (ja) * | 2004-03-29 | 2009-07-22 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
-
2006
- 2006-05-29 JP JP2006148845A patent/JP4875925B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007318047A (ja) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4875925B2 (ja) | 多層配線板及びその製造方法 | |
EP3355349B1 (en) | Efficient heat removal from component carrier with embedded diode | |
JP5129645B2 (ja) | 部品内蔵配線基板の製造方法 | |
US9648722B2 (en) | PCB embedded power module | |
US8390106B2 (en) | Circuit board with built-in semiconductor chip and method of manufacturing the same | |
TWI505755B (zh) | 封裝載板及其製作方法 | |
KR101077410B1 (ko) | 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
US9456492B2 (en) | Printed circuit board with warpage prevention layer | |
US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
US20080067666A1 (en) | Circuit board structure with embedded semiconductor chip and method for fabricating the same | |
JP2007535156A (ja) | 埋込み構成要素からの熱伝導 | |
JP2005217225A (ja) | 半導体装置及びその製造方法 | |
JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
US9345125B2 (en) | Wiring substrate | |
JP5112005B2 (ja) | 板状部品内蔵配線基板及びその製造方法 | |
CN111031687A (zh) | 制备散热电路板的方法 | |
JP4875926B2 (ja) | 多層配線板及びその製造方法 | |
CN111148353B (zh) | 具有铜基散热体的电路板的制备方法 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP4065125B2 (ja) | 部品内蔵モジュール並びにその製造方法 | |
JP2008091377A (ja) | プリント配線基板及びその製造方法 | |
JP4207885B2 (ja) | プリント配線板 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |