JP4870227B2 - 磁気センサ及び磁気エンコーダ - Google Patents

Description

本発明は、特に、配線層の引き回し構造を改良し小型化と出力特性の安定化を図ることができる磁気センサ及び磁気エンコーダに関する。

巨大磁気抵抗効果（ＧＭＲ効果）を利用した磁気抵抗効果素子（ＧＭＲ素子）は、磁気エンコーダに使用できる。

図１１は、従来における磁気エンコーダを構成する磁気センサ９０の平面図である。磁気抵抗効果素子９１〜９８は、８個設けられ、４個ずつ磁気抵抗効果素子を組み合わせてＡ相のブリッジ回路とＢ相のブリッジ回路を構成している。

図１１に示す磁気センサ９０では、入力端子９９、グランド端子１００は、Ａ相のブリッジ回路及びＢ相のブリッジ回路に対する共通端子である。

またＡ相のブリッジ回路を構成する２個の出力端子１０１，１０２と、Ｂ相のブリッジ回路を構成する２個の出力端子１０３，１０４が設けられる。

そして各磁気抵抗効果素子９１〜９８と各端子９９〜１０４とがＡｌ等で形成された配線層１０５を介して電気的に接続されており、Ａ相のブリッジ回路及びＢ相のブリッジ回路を構成している。
特開２００３−１０６８６６号公報 特開平１０−１６０５１１号公報 特開平２００３−３１５４３２号公報

しかしながら、図１１に示す従来の磁気エンコーダを構成する磁気センサ９０の構造では以下に示すように小型化が困難であった。

すなわち相対移動方向（Ｘ方向）に対して直交する縦方向（Ｙ方向）に配置された磁気抵抗効果素子間の空間領域（図１１に示す点線で囲まれた部分）には必ず配線層１０５が存在するため、磁気抵抗効果素子間が縦方向（Ｙ方向）に広がってしまう。図１１に示す従来では、配線層１０５は１層配線であり、縦方向（Ｙ方向）に配置された磁気抵抗効果素子間に配線層１０５を介在しないようにすることが配線層１０５引き回しの関係上できなかった。

その結果、磁気抵抗効果素子と磁石との縦方向（Ｙ方向）への相対位置関係がずれてしまった場合、各磁気抵抗効果素子に印加される磁石からの外部磁界のばらつきが大きくなり、よって出力特性が不安定化する問題があった。より具体的に説明すると、図１１に示す磁気抵抗効果素子９１と磁気抵抗効果素子９５等は縦方向（Ｙ方向）に間隔を空けて配置されており、その中心位置に磁石中心がある場合には問題ないが、機械的ずれ等により、磁気センサ９０と磁石とが縦方向（Ｙ方向）にずれてしまうと、磁気抵抗効果素子９１，９５間の間隔が広がるほど、磁気抵抗効果素子９１に流入する磁石からの外部磁界と、磁気抵抗効果素子９５に流入する磁石からの外部磁界とのばらつきが大きくなる。そのため、出力波形が歪む等して出力特性が不安定化した。

また、縦方向（Ｙ方向）に対向する磁気抵抗効果素子間の間隔が広がることで、磁気センサ９０の小型化を促進できなかった。

そこで本発明は上記従来の課題を解決するためのものであり、特に、配線層の引き回し構造を改良し小型化と出力特性の安定化を図ることができる磁気センサ及び磁気エンコーダを提供することを目的とする。

本発明における磁気センサは、相対移動方向に交互にＮ極とＳ極が着磁された着磁面を有する磁界発生部材の前記着磁面から離れた位置に配置され、基板表面に外部磁界に対して電気抵抗値が変化する磁気抵抗効果を利用した複数個の磁気抵抗効果素子を有しており、
前記磁気抵抗効果素子は、前記相対移動方向、及び基板表面内にて前記相対移動方向と直交する縦方向に、マトリクス状に配置されており、
配線層は、下層配線と、前記下層配線上を覆う絶縁層上に形成された上層配線とで構成され、
前記配線層は、前記縦方向に配置された磁気抵抗効果素子間の空間領域内に介在しないように引き回されており、前記複数個の磁気抵抗効果素子が前記配線層によりブリッジ接続されていることを特徴とするものである。

上記のように、配線層を下層配線と上層配線の立体構成にし、配線層を縦方向に配置された磁気抵抗効果素子間の空間領域内に介在しないように引き回したため、縦方向に配置された磁気抵抗効果素子間の間隔を従来に比べて狭く出来る。この結果、出力特性の安定化を図ることができ、また磁気センサの小型化を促進できる。

本発明では、前記絶縁層は、前記下層配線上に形成された前記上層配線との接続領域に向うにしたがって徐々に前記絶縁層の膜厚が薄くなる傾斜領域を備え、前記上層配線は、前記傾斜領域上から前記接続領域上にかけて形成された端部領域を備えて、前記下層配線と電気的に接続されていることが好ましい。これにより簡単且つ適切に下層配線と上層配線を電気的に接続でき、また例えばバンプを介して下層配線と上層配線間を電気的に接続する場合に比べて製造プロセスの工程数を減らすことができ簡単に製造できる。

本発明では、前記下層配線は、前記基板表面と平行な平面内にて磁気抵抗効果素子と対向する高さ位置に設けられており、前記下層配線が、前記縦方向に配置された磁気抵抗効果素子間の空間領域内に介在しないように前記縦方向に配置された磁気抵抗効果素子間以外の領域に引き回されており、前記上層配線が前記下層配線上及び前記磁気抵抗効果素子上を覆う前記絶縁層を介して前記下層配線と電気的に接続されていることが好ましい。

また本発明では、前記磁気抵抗効果素子に電気的に接続される入力端子、グランド端子、及び出力端子が全て、前記縦方向における同じ端部側に片寄っており、各端子が相対移動方向に向けて配列されていることが好ましい。これにより磁気センサの小型化を促進できる。またこのように全ての端子を同じ端部側に配列した構造において、効果的に縦方向に対向する磁気抵抗効果素子間に配線層を介在させることがない配線構造を実現できる。

また本発明では、第１の磁気抵抗効果素子、第２の磁気抵抗効果素子、第３の磁気抵抗効果素子及び第４の磁気抵抗効果素子がＡ相のブリッジ回路を構成し、前記第１の磁気抵抗効果素子と前記第２の磁気抵抗効果素子とがＡ相第１出力端子Ｖａ１を介して直列接続されるとともに、前記第３の磁気抵抗効果素子と前記第４の磁気抵抗効果素子とがＡ相第２出力端子Ｖａ２を介して直列接続されており、
前記第１の磁気抵抗効果素子と前記第３の磁気抵抗効果素子とが前記入力端子を介して接続され、前記第２の磁気抵抗効果素子と前記第４の磁気抵抗効果素子とが前記グランド端子を介して接続されており、
前記第１の磁気抵抗効果素子と前記第２の磁気抵抗効果素子、及び第３の磁気抵抗効果素子及び第４の磁気抵抗効果素子が、夫々、前記相対移動方向に、所定の中心間距離を空けて配置されているとともに、
前記第１の磁気抵抗効果素子と前記第４の磁気抵抗効果素子、及び第２の磁気抵抗効果素子と前記第３の磁気抵抗効果素子が、前記相対移動方向と直交する縦方向に並設されており、
第５の磁気抵抗効果素子、第６の磁気抵抗効果素子、第７の磁気抵抗効果素子及び第８の磁気抵抗効果素子がＢ相のブリッジ回路を構成し、前記第５の磁気抵抗効果素子と前記第６の磁気抵抗効果素子とがＢ相第１出力端子Ｖｂ１を介して直列接続されるとともに、前記第７の磁気抵抗効果素子と前記第８の磁気抵抗効果素子とがＢ相第２出力端子Ｖｂ２を介して直列接続されており、
前記第５の磁気抵抗効果素子と前記第７の磁気抵抗効果素子とが前記入力端子を介して接続され、前記第６の磁気抵抗効果素子と前記第８の磁気抵抗効果素子とが前記グランド端子を介して接続されており、
前記第５の磁気抵抗効果素子と前記第６の磁気抵抗効果素子、及び第７の磁気抵抗効果素子及び第８の磁気抵抗効果素子が、夫々、前記相対移動方向に距離を空けて配置されているとともに、前記Ａ相のブリッジ回路を構成する各磁気抵抗効果素子間の中心間距離の半分だけ前記相対移動方向にずれた位置に配置され、さらに、
前記第５の磁気抵抗効果素子と前記第８の磁気抵抗効果素子、及び前記第６の磁気抵抗効果素子と前記第７の磁気抵抗効果素子が、前記相対移動方向と直交する縦方向に並設されていることが好ましい。本発明では、上記したＡ相のブリッジ回路とＢ相のブリッジ回路を備える磁気センサに効果的に適用できる。

また本発明では、前記第２の磁気抵抗効果素子、前記第３の磁気抵抗効果素子、前記第６の磁気抵抗効果素子及び前記第７の磁気抵抗効果素子に代えて、いずれも固定抵抗素子が用いられ、これら固定抵抗素子が、第１の磁気抵抗効果素子と第５の磁気抵抗効果素子の間、及び第４の磁気抵抗効果素子と第８の磁気抵抗効果素子の間の領域内に配置される構成でもよい。

また本発明における磁気エンコーダは、上記のいずれかに記載された磁気センサと、前記磁界発生部材とを有してなることを特徴とするものである。本発明では、出力特性に優れた磁気エンコーダを提供できる。また磁気エンコーダの小型化を促進できる。

また本発明では、前記Ｎ極と前記Ｓ極の中心間距離をλとしたとき、直列接続される一対の前記磁気抵抗効果素子は、前記相対移動方向に、λの中心間距離を空けて配置されている構造に適用できる。あるいは、前記Ｎ極と前記Ｓ極の中心間距離をλとしたとき、直列接続される一対の前記磁気抵抗効果素子は、前記相対移動方向に、λ／２の中心間距離を空けて配置されている構造に適用できる。

また、前記Ｎ極と前記Ｓ極の中心間距離をλとしたとき、前記相対移動方向に隣り合う前記磁気抵抗効果素子は、λ／４の中心間距離を空けて配置されている構造にも適用できる。

本発明によれば、従来に比べて、磁気センサ及び磁気エンコーダの出力特性の安定化と小型化を図ることができる。

図１は、本実施形態の磁気エンコーダの斜視図、図２は、図１の磁気エンコーダを構成する磁気センサの平面図、図３は、磁気センサの部分平面図（図２から上層配線を削除）、図４，図５は、下層配線と上層配線との接続構造を示す部分断面図、図６は、図４に示す接続構造の製造工程を示す断面図、図７は、磁気抵抗効果素子の積層構造を説明するための断面図、図８は、磁気センサの回路図、図９は、図１とは異なる本実施形態の磁気エンコーダの斜視図、図１０は、図１とは異なる本実施形態の磁気エンコーダの模式図、である。

各図におけるＸ１−Ｘ２方向、Ｙ１−Ｙ２方向、及びＺ１−Ｚ２方向の各方向は残り２つの方向に対して直交した関係となっている。Ｘ１−Ｘ２方向は、磁石２１及び磁気センサ２２の相対移動方向であり、磁気センサ２２を構成する基板２３の横方向である。この実施形態において特に断らない限り「相対移動方向」とは磁気センサの相対移動方向を指す。そしてこの実施形態では、磁気センサ２２の相対移動方向はＸ１方向である。よって、磁石２１が固定で磁気センサ２２が移動する場合は、磁気センサ２２はＸ１方向に動き、磁気センサ２２が固定で磁石２１が移動する場合は、磁石２１がＸ２方向に動いている。なお磁石２１及び磁気センサ２２の双方が動く形態でもよい。Ｙ１−Ｙ２方向は、基板２３の平面内にて相対移動方向に対して直交する磁気センサ２２の縦方向である。Ｚ１−Ｚ２方向は磁石２１と磁気センサ２２とが所定の間隔を空けて対向する高さ方向である。

図１に示すように磁気エンコーダ２０は、磁石（磁界発生部材）２１と磁気センサ２２を有して構成される。

磁石２１は図示Ｘ１−Ｘ２方向に延びる棒形状であり、磁気センサ２２との対向面が図示Ｘ１−Ｘ２方向に所定幅にてＮ極とＳ極とが交互に着磁された着磁面である。Ｎ極とＳ極との中心間距離（ピッチ）はλである。例えば、λは、０．５〜４．０ｍｍである。

図１に示すように磁気センサ２２は、基板２３と、共通の基板２３の表面（磁石２１との対向面）２３ａに設けられた複数の磁気抵抗効果素子２４ａ〜２４ｈとを有して構成される。磁気抵抗効果素子２４ａ〜２４ｈは基板２３上に直接形成されてもよいし基板２３との間に絶縁層（図示しない）が介在してもよい。

図１及び図２に示すように、８個の磁気抵抗効果素子２４ａ〜２４ｈは、Ｘ１−Ｘ２方向に４個ずつ、Ｙ１−Ｙ２方向に２個ずつマトリクス状に配列している。図１に示すようにＸ１−Ｘ２方向にて隣り合う各磁気抵抗効果素子の中心間の間隔はλ／２となっている。

各磁気抵抗効果素子２４ａ〜２４ｈは、Ｙ１−Ｙ２方向に細長形状で形成された複数本の素子部がＸ１−Ｘ２方向に配列され各素子部の端部間が連結されたミアンダ形状で形成されることが好適である。

各磁気抵抗効果素子２４ａ〜２４ｈは、図７に示すように、下から反強磁性層７、固定磁性層８、非磁性層９、フリー磁性層１０及び保護層１１の順で積層された構造で形成される。ただし、図７の積層構造は一例である。例えば固定磁性層８は積層フェリ構造で形成されてもよい。また、例えば反強磁性層７はＩｒＭｎ、固定磁性層８はＣｏＦｅ、非磁性層９はＣｕ、フリー磁性層１０はＮｉＦｅ、保護層１１はＴａで形成される。

磁気抵抗効果素子２４ａ〜２４ｈは、少なくとも固定磁性層８とフリー磁性層１０が非磁性層９を介して積層された積層部分を備える。反強磁性層７と固定磁性層８との間には交換結合磁界（Ｈｅｘ）が生じて固定磁性層８の磁化は一方向に固定されている。

一方、フリー磁性層１０の磁化方向は固定されておらず外部磁界Ｈによって磁化変動する。

本実施形態では、磁気抵抗効果素子２４ａ〜２４ｈを構成するフリー磁性層１０と非磁性層９との間の界面は、磁石２１の着磁面２１ａと平行な面方向（Ｘ−Ｙ面方向）を向いている。

上記の構成では非磁性層９がＣｕで形成された巨大磁気抵抗効果素子（ＧＭＲ素子）の構成であるが、例えば非磁性層９がＡｌ₂Ｏ₃、ＭｇＯ等の絶縁材料で形成されるとき、トンネル型磁気抵抗効果素子（ＴＭＲ素子）として構成される。磁気抵抗効果素子２４ａ〜２４ｈは異方性磁気抵抗効果素子（ＡＭＲ素子）であってもよい。

図３に示すように各磁気抵抗効果素子２４ａ〜２４ｈの固定磁性層８の固定磁化方向（ＰＩＮ方向）は、相対移動方向（Ｘ１方向）である。固定磁性層８の固定磁化方向（ＰＩＮ方向）はＸ２方向でもよい。

次に以下では、磁気抵抗効果素子２４ａを第１の磁気抵抗効果素子２４ａ、磁気抵抗効果素子２４ｂを第５の磁気抵抗効果素子２４ｂ、磁気抵抗効果素子２４ｃを第２の磁気抵抗効果素子２４ｃ、磁気抵抗効果素子２４ｄを第６の磁気抵抗効果素子２４ｄ、磁気抵抗効果素子２４ｅを第４の磁気抵抗効果素子２４ｅ、磁気抵抗効果素子２４ｆを第８の磁気抵抗効果素子２４ｆ、磁気抵抗効果素子２４ｇを第３の磁気抵抗効果素子２４ｇ、磁気抵抗効果素子２４ｈを第７の磁気抵抗効果素子２４ｈと称することとする。

図８に示すように、第１の磁気抵抗効果素子２４ａ、第２の磁気抵抗効果素子２４ｃ、第３の磁気抵抗効果素子２４ｇ及び第４の磁気抵抗効果素子２４ｅによりＡ相のブリッジ回路が構成されている。第１の磁気抵抗効果素子２４ａと第２の磁気抵抗効果素子２４ｃとがＡ相第１出力端子（Ｖａ１）５０を介して直列接続されている。また、第３の磁気抵抗効果素子２４ｇと第４の磁気抵抗効果素子２４ｅとがＡ相第２出力端子（Ｖａ２）５１を介して直列接続される。また、第１の磁気抵抗効果素子２４ａと第３の磁気抵抗効果素子２４ｇとが入力端子５２を介して、及び第２の磁気抵抗効果素子２４ｃと第４の磁気抵抗効果素子２４ｅとがグランド端子６６を介して接続されている。

図８に示すようにＡ相第１出力端子（Ｖａ１）５０とＡ相第２出力端子（Ｖａ２）５１は、第１の差動増幅器５８の入力部側に接続され、第１の差動増幅器５８から差動出力が得られるようになっている。

また本実施形態ではもう一つＢ相のブリッジ回路が、第５の磁気抵抗効果素子２４ｂ、第６の磁気抵抗効果素子２４ｄ、第７の磁気抵抗効果素子２４ｈ、及び第８の磁気抵抗効果素子２４ｆにより構成されている。第５の磁気抵抗効果素子２４ｂと第６の磁気抵抗効果素子２４ｄとが、Ｂ相第１出力端子（Ｖｂ１）５４を介して直列接続され、第７の磁気抵抗効果素子２４ｈと第８の磁気抵抗効果素子２４ｆがＢ相第２出力端子（Ｖｂ２）５５を介して直列接続されている。また、図８に示すように第５の磁気抵抗効果素子２４ｂと第７の磁気抵抗効果素子２４ｈとが入力端子５２を介して、及び第６の磁気抵抗効果素子２４ｄと第８の磁気抵抗効果素子２４ｆとが、グランド端子６６を介して接続されている。

図８に示すようにＢ相第１出力端子（Ｖｂ１）５４とＢ相第２出力端子（Ｖｂ２）５５は、第２の差動増幅器６０の入力部側に接続され、第２の差動増幅器６０から差動出力が得られる。

図１に示すように、図８に示すブリッジ回路にて直列接続される磁気抵抗効果素子どうしの中心間の間隔はλとなっている。
なお、入力端子５２及びグランド端子６６はＡ相及びＢ相の共通端子である。

磁気センサ２２が磁石２１に対してＸ１方向に相対移動すると、各磁気抵抗効果素子２４ａ〜２４ｈには、磁石２１の着磁面２１ａから外部磁界Ｈ１，Ｈ２が進入する。図１に示すように外部磁界Ｈ１と外部磁界Ｈ２の方向は異なり、またちょうど磁気抵抗効果素子が磁極上に位置すると、磁気抵抗効果素子に対して磁場成分は垂直磁場が支配的となり、外部磁場がゼロの状態（無磁場状態）となる。

ここで代表して、Ａ相のブリッジ回路を構成し直列接続される第１の磁気抵抗効果素子２４ａと第２の磁気抵抗効果素子２４ｃに対する外部磁界の進入状態について説明する。

第１の磁気抵抗効果素子２４ａと第２の磁気抵抗効果素子２４ｃは相対移動方向（Ｘ１方向）にλ離れているため、第１の磁気抵抗効果素子２４ａに外部磁界Ｈ１が進入すると、第２の磁気抵抗効果素子２４ｃには、外部磁界Ｈ２が進入する。このとき固定磁性層８の固定磁化方向（Ｐ方向）はＸ１方向であるから、外部磁界Ｈ１の進入により、第１の磁気抵抗効果素子２４ａの抵抗値は増大し、一方、外部磁界Ｈ２の進入により、第２の磁気抵抗効果素子２４ｃの抵抗値は減少する。また、磁気センサ２２がＸ１方向にλ／２だけ相対移動すると、第１の磁気抵抗効果素子２４ａ及び第２の磁気抵抗効果素子２４ｃには垂直磁場が進入するため第１の磁気抵抗効果素子２４ａ及び第２の磁気抵抗効果素子２４ｃの抵抗値は変化しない。さらに、磁気センサ２２がＸ１方向にλ／２だけ相対移動すると、第１の磁気抵抗効果素子２４ａには外部磁界Ｈ２が進入し、第２の磁気抵抗効果素子２４ｃには外部磁界Ｈ１が進入するため、第１の磁気抵抗効果素子２４ａの抵抗値は減少し、第２の磁気抵抗効果素子２４ｃの抵抗値は増大する。

図８に示すＡ相のブリッジ回路及びＢ相ブリッジ回路からは例えば略矩形波の出力波形が得られるが、位相がλ／２分ずれて出力される。出力波形に基づき、磁気センサ２２あるいは磁石２１の移動速度や移動距離を検出できる。また、Ａ相とＢ相の２系統にすることで、Ａ相のブリッジ回路からの出力波形に対するＢ相のブリッジ回路からの出力波形の位相のずれ方向がどちら方向であるかを検知することで、移動方向を知ることが可能となる。

磁気抵抗効果素子２４ａ〜２４ｈの配置について説明する。図２を用いて説明する。
Ａ相のブリッジ回路において、直列接続される第１の磁気抵抗効果素子２４ａと第２の磁気抵抗効果素子２４ｃ、及び第３の磁気抵抗効果素子２４ｇ及び第４の磁気抵抗効果素子２４ｅは夫々、相対移動方向（Ｘ１方向）にλの間隔を空けて配置される。

また、第１の磁気抵抗効果素子２４ａと第４の磁気抵抗効果素子２４ｅ、及び第２の磁気抵抗効果素子２４ｃと第３の磁気抵抗効果素子２４ｇは、縦方向（Ｙ１−Ｙ２方向）に並設されている。

図２の実施形態では、第１の磁気抵抗効果素子２４ａがＸ２方向のＹ１側に、第２の磁気抵抗効果素子２４ｃがＸ１方向のＹ１側に、第３の磁気抵抗効果素子２４ｇがＸ１方向のＹ２側に、第４の磁気抵抗効果素子２４ｅがＸ２方向のＹ２側に夫々配置される。

続いて、Ｂ相のブリッジ回路において、直列接続される第５の磁気抵抗効果素子２４ｂと第６の磁気抵抗効果素子２４ｄ、及び第７の磁気抵抗効果素子２４ｈと第８の磁気抵抗効果素子２４ｆは、夫々、相対移動方向（Ｘ１方向）にλの間隔を空けて配置されるとともに、Ａ相のブリッジ回路を構成する各磁気抵抗効果素子に対してλ／２だけ相対移動方向（Ｘ１方向）にずれた位置に配置される。

また、第５の磁気抵抗効果素子２４ｂと第８の磁気抵抗効果素子２４ｆ、及び第６の磁気抵抗効果素子２４ｄと第７の磁気抵抗効果素子２４ｈは、縦方向（Ｙ１−Ｙ２方向）に並設されている。

図２の実施形態では、第５の磁気抵抗効果素子２４ｂが第１の磁気抵抗効果素子２４ａと第２の磁気抵抗効果素子２４ｃの間に、第６の磁気抵抗効果素子２４ｄが、第２の磁気抵抗効果素子２４ｃよりもＸ１側に、第７の磁気抵抗効果素子２４ｈが第３の磁気抵抗効果素子２４ｇよりもＸ１側に、第８の磁気抵抗効果素子２４ｆが、第４の磁気抵抗効果素子２４ｅと第３の磁気抵抗効果素子２４ｇの間に夫々、配置される。

次に、図２に示すように、入力端子５２、グランド端子６６、Ａ相第１出力端子５０、Ａ相第２出力端子５１、Ｂ相第１出力端子５４、Ｂ相第２出力端子５５が全て、基板２３のＹ２側端部に片寄り、Ｘ１−Ｘ２方向に間隔を空けて配列されている。

本実施形態では、各磁気抵抗効果素子２４ａ〜２４ｈ間や各磁気抵抗効果素子２４ａ〜２４ｈと各端子間を電気的に接続する配線層が下層配線４０と上層配線４１とで立体的に構成されている。配線層はＡｌ等で形成される。図２では下層配線４０と上層配線４１の双方を示し、図３では下層配線４０のみを示している。下層配線４０と上層配線４１間には絶縁層４２が介在するため、実際には平面視にて上層配線４１と下層配線４０の双方を見ることはできないが図２では絶縁層４２を除去した状態で、下層配線４０と上層配線４１の双方を示している。また図２では上層配線４１を斜線で示している。

まず下層配線４０について説明する。下層配線４０は、各磁気抵抗効果素子２４ａ〜２４ｈと基板表面と平行な平面（Ｘ−Ｙ平面）内にて対向する高さ位置に形成される。例えば、下層配線４０は、各磁気抵抗効果素子２４ａ〜２４ｈの形成面と同一面上に形成されている。同一面上でなくてもよいが、同一面上に下層配線４０を形成することで簡単に下層配線４０を形成できる。

図３に示すように下層配線４０は、入力端子５５と第１の磁気抵抗効果素子２４ａ、第５の磁気抵抗効果素子２４ｂ、第３の磁気抵抗効果素子２４ｇ、及び第７の磁気抵抗効果素子２４ｈ間を接続する入力配線層４０ａを備える。また、グランド端子６６と第２の磁気抵抗効果素子２４ｃ、第６の磁気抵抗効果素子２４ｄ、第４の磁気抵抗効果素子２４ｅ及び第８の磁気抵抗効果素子２４ｆ間を接続するグランド配線層４０ｂ，４０ｃを備える。さらに第１の磁気抵抗効果素子２４ａと第２の磁気抵抗効果素子２４ｃ間を接続する接続配線層４０ｄや、Ｂ相第２出力端子５５と第８の磁気抵抗効果素子２４ｆ間を接続する接続配線層４０ｅを備える。そのほか、下層配線４０には、第５の磁気抵抗効果素子２４ｂ，第６の磁気抵抗効果素子２４ｄ、第４の磁気抵抗効果素子２４ｅ、第３の磁気抵抗効果素子２４ｇ、第７の磁気抵抗効果素子２４ｈの一端部から、及び出力端子５０、５２、５４から途中まで延びる接続配線層が設けられる。

図３に示すように下層配線４０は縦方向（Ｙ方向）に配置された磁気抵抗効果素子間の空間領域内には形成されていない。

上層配線４１は、下層配線４０上、磁気抵抗効果素子２４ａ〜２４ｈ上及び、下層配線４０や磁気抵抗効果素子２４ａ〜２４ｈの周囲に広がる基板表面上に絶縁層４２を介して形成される。

上層配線４１は、下層配線４０と図２に示す各接続領域Ａ〜Ｊの位置で電気的に接続されている。図４に示すように、下層配線４０上に形成された絶縁層４２は、接続領域Ａ〜Ｊに向うにしたがって徐々に絶縁層４２の膜厚が薄くなる傾斜領域４２ａを備えている。そして上層配線４１は、絶縁層４２の傾斜領域４２ａ上から接続領域Ａ〜Ｊの下層配線４０上にかけて形成された端部領域４１ａを備えている。

図４に示す下層配線４０と上層配線４１の接続構造とすることで、簡単且つ適切に下層配線４０と上層配線４１とを電気的に接続できる。また図５に示す形態では、バンプ部４３を介して下層配線４０と上層配線４１とが電気的に接続されている。この図５の接続構造も本実施形態の一態様であるが、図５では、バンプ部４３の形成工程や絶縁層４２表面の平坦化工程が必要であった。一方、図４に示す形態では、これらの工程が必要無い。図６を用いて図４の形態の製造工程を説明する。

図６に示すように、下層配線４０の上、磁気抵抗効果素子２４ａ〜２４ｈ及び下層配線４０や磁気抵抗効果素子２４ａ〜２４ｈの周囲に広がる起案表面上の全体に絶縁層４２を形成する。次に、絶縁層４２の表面をＣＭＰ技術等を用いて平坦化処理する。次に、絶縁層４２上にレジスト層４４を設ける。レジスト層４４には、接続領域Ａ〜Ｊの部分に間隔４４ａが空いている。またレジスト層４４に対して熱処理を施してレジスト層４４の端部４４ｂにだれを生じさせて傾斜面４４ｃを形成する。そしてエッチング処理を施す。これによりレジスト層４４に覆われていない絶縁層４２が除去される。さらにこのエッチング処理では、レジスト層４４の一部も削れて（一点鎖線）、それに伴い絶縁層４２の端部も傾斜面に削れて図４で説明した傾斜領域４２ａが完成する。その後、レジスト層４４を除去する。

そして絶縁層４２上に図２に示す引き回し形状で上層配線４１を形成し、このとき図４で説明したように上層配線４１の端部領域４１ａを絶縁層４２の傾斜領域４２ａ上から接続領域Ａ〜Ｊの下層配線４０上にかけて形成する。図５のようにバンプ部４３が無くても、絶縁層４２の傾斜領域４２ａから接続領域Ａ〜Ｊの下層配線４０上にかけて適切且つ簡単に上層配線４１を形成することが出来る。

図２に示すように、下層配線４０と上層配線４１とが立体的に引き回されて、磁気抵抗効果素子２４ａ〜２４ｈがブリッジ接続されている。

本実施形態の特徴的な構成は、配線層が、下層配線４０と、下層配線４０上を覆う絶縁層４２上に形成された上層配線４１とで構成されており、配線層が、縦方向（Ｙ方向）に配置された磁気抵抗効果素子間の空間領域内に介在しないように引き回されている点にある。ここで「磁気抵抗効果素子間の空間領域」とは、磁気抵抗効果素子の膜厚範囲内にて縦方向（Ｙ１−Ｙ２方向）の磁気抵抗効果素子間に空いている領域のことを指す。

本実施形態では下層配線４０及び上層配線４１はいずれも、縦方向（Ｙ方向）における磁気抵抗効果素子間の空間領域内に介在しないように引き回されている。よって縦方向（Ｙ方向）における磁気抵抗効果素子間の間隔Ｔ１を従来に比べて効果的に狭く出来る。具体的には間隔Ｔ１を０〜２００μｍ（ただし０μｍを含まない）の範囲内で形成できる。

図３に示す実施形態では、下層配線４０は例えば磁気抵抗効果素子２４ａ〜２４ｈと同じ形成面上に形成されているが、図３に示すように縦方向（Ｙ１−Ｙ２方向）における磁気抵抗効果素子間の間隔内に形成されないように引き回されている。一方、下層配線４０上に絶縁層４２を介して形成された上層配線４１が、磁気抵抗効果素子２４ａ〜２４ｈの上方領域に離れて位置している場合、上層配線４１を比較的自由に引き回しでき、例えば上層配線４１の一部が平面視にて縦方向（Ｙ１−Ｙ２方向）に配置された磁気抵抗効果素子間に位置するように引き回されていてもよい。

なお配線層の引き回しの形態は図２に限定されるものではない。例えば、図２に示す上層配線の引き回し構造を磁気抵抗効果素子２４ａ〜２４ｈよりも下方領域に形成される下層配線とし、磁気抵抗効果素子２４ａ〜２４ｈと同じ平面上に形成される上層配線を図２、図３に示す下層配線と同じ引き回し構造で形成することも出来る。

以上のように本実施形態では、従来に比べて縦方向（Ｙ１−Ｙ２方向）に配置された磁気抵抗効果素子間の間隔を狭く出来る。よって、機械的ずれ等により、磁気センサ２２と磁石２１とが縦方向（Ｙ１−Ｙ２方向）に多少ずれても、縦方向（Ｙ１−Ｙ２方向）にて対向する磁気抵抗効果素子に流入する外部磁界のばらつきを従来よりも小さくできる。よって、出力波形のばらつきを小さくでき出力特性の安定化を図ることができる。また、縦方向（Ｙ１−Ｙ２方向）に配置された磁気抵抗効果素子間の間隔を狭くできるので磁気センサ２２の小型化を図ることができる。

本実施形態では、特に図２、図８に示すようにＡ相及びＢ相を構成する８個の磁気抵抗効果素子２４ａ〜２４ｈが基板表面２３ａにマトリクス状に配置されている形態に効果的に適用できる。

また、図２に示すように入力端子５２、グランド端子６６、出力端子５０、５１、５４、５４が全て磁気センサ２２の縦方向（Ｙ１−Ｙ２方向）における一端部側に片寄って横方向（Ｘ１−Ｘ２方向）に配列されているが、これにより、磁気センサ２２の縦方向への寸法を小さくでき、磁気センサ２２の小型化を促進できる。加えて、このように各端子を一端部側に片寄られて配列した形態に対して、効果的に、縦方向（Ｙ１−Ｙ２方向）にて対向する磁気抵抗効果素子間の空間領域内に配線層が介在しないように配線できる。

上記した磁気センサ２２を用いた磁気エンコーダ２０の構成は短周波エンコーダと呼ばれる構成である。この短周波エンコーダでは、第２の磁気抵抗効果素子２４ｃ、第３の磁気抵抗効果素子２４ｇ、第６の磁気抵抗効果素子２４ｄ及び第７の磁気抵抗効果素子２４ｈに代えて、いずれも固定抵抗素子を用い、これら固定抵抗素子を、第１の磁気抵抗効果素子２４ａと第５の磁気抵抗効果素子２４ｂ間、及び第４の磁気抵抗効果素子２４ｅと第８の磁気抵抗効果素子２４ｆの間に介在させる構成としてもよい。これにより磁気センサ２２の更なる小型化を促進できる。

あるいは、図２に示す直列接続される磁気抵抗効果素子どうしの中心間距離をλ／２にして、各磁気抵抗効果素子の固定磁性層の磁化方向（ＰＩＮ方向）を、相対移動方向（Ｘ１−Ｘ２方向）に対して直交する方向に向ける倍周波エンコーダの構成にすることも可能である。倍周波エンコーダでは、相対移動方向に隣り合う磁気抵抗効果素子の中心間距離がλ／４である。

本実施形態の磁気エンコーダ２０は、図１に示すように磁気センサ２２が磁石２１に対して直線的に相対移動するものであったが、図１０に示すように、例えば表面８９ａにＮ極とＳ極とが交互に着磁された回転ドラム８９と磁気センサ２２とを有し、回転ドラム８９の回転によって得られた出力により、回転速度や回転数、回転方向を検知できる回転型の磁気エンコーダであってもよい。

図１０の拡大図に示すように、図１に示す直線移動の磁気エンコーダと同様に、Ｎ極とＳ極の中心間距離（ピッチ）をλとしたとき、直列接続される各磁気抵抗効果素子どうしの中心間距離は例えばλに制御されている。図１０では代表して直列接続される第１の磁気抵抗効果素子２４ａと第２の磁気抵抗効果素子２４ｃが図示されている。

図１０に示すように、各磁気抵抗効果素子２４ａ〜２４ｈの固定磁性層８の固定磁化方向（ＰＩＮ方向）は、例えば磁気センサ２２の基板２３の中心を、磁気センサ２２の相対回転方向上の接点としたときの接線方向（磁気センサ２２の相対移動方向）と平行な方向に固定されている。

本実施形態の磁気エンコーダの斜視図、 図１の磁気エンコーダを構成する磁気センサの平面図（ただし下層配線と上層配線間の絶縁層を除去した）、 磁気センサの部分平面図（図２から上層配線を削除した）、 下層配線と上層配線との接続構造を示す部分断面図（膜厚方向に沿って切断した断面図）、 下層配線と上層配線との接続構造を示す部分断面図（膜厚方向に沿って切断した断面図）、 図４に示す接続構造の製造方法を示す一工程図（膜厚方向に沿って切断した断面図）、 磁気抵抗効果素子の積層構造を説明するための断面図（膜厚方向に沿って切断した断面図）、 磁気センサの回路図、 図１とは異なる本実施形態の磁気エンコーダの斜視図、 図１とは異なる本実施形態の磁気エンコーダの模式図、 従来における磁気エンコーダを構成する磁気センサの平面図、

符号の説明

７ 反強磁性層
８ 固定磁性層
９ 非磁性層
１０ フリー磁性層
１１ 保護層
２０ 磁気エンコーダ
２１ 磁石
２２ 磁気センサ
２３ 基板
２４ａ〜２４ｈ 磁気抵抗効果素子
４０ 下層配線
４１ 上層配線
４２ 絶縁層
４３ バンプ部
４４ レジスト層
５０ Ａ相第１出力端子（Ｖａ１）
５１ Ａ相第２出力端子（Ｖａ２）
５２ 入力端子（Ｖｄｄ）
５４ Ｂ相第１出力端子（Ｖｂ１）
５５ Ｂ相第２出力端子（Ｖｂ２）
６６ グランド端子（ＧＮＤ）
５８、６０ 差動増幅器
８９ 回転ドラム
Ａ〜Ｊ 接続領域

Claims (10)

1. 相対移動方向に交互にＮ極とＳ極が着磁された着磁面を有する磁界発生部材の前記着磁面から離れた位置に配置され、基板表面に外部磁界に対して電気抵抗値が変化する磁気抵抗効果を利用した複数個の磁気抵抗効果素子を有しており、
   前記磁気抵抗効果素子は、前記相対移動方向、及び基板表面内にて前記相対移動方向と直交する縦方向に、マトリクス状に配置されており、
   配線層は、下層配線と、前記下層配線上を覆う絶縁層上に形成された上層配線とで構成され、
   前記配線層は、前記縦方向に配置された磁気抵抗効果素子間の空間領域内に介在しないように引き回されており、前記複数個の磁気抵抗効果素子が前記配線層によりブリッジ接続されていることを特徴とする磁気センサ。
2. 前記絶縁層は、前記下層配線上に形成された前記上層配線との接続領域に向うにしたがって徐々に前記絶縁層の膜厚が薄くなる傾斜領域を備え、前記上層配線は、前記傾斜領域上から前記接続領域上にかけて形成された端部領域を備えて、前記下層配線と電気的に接続されている請求項１記載の磁気センサ。
3. 前記下層配線は、前記基板表面と平行な平面内にて磁気抵抗効果素子と対向する高さ位置に設けられており、前記下層配線が、前記縦方向に配置された磁気抵抗効果素子間の空間領域内に介在しないように前記縦方向に配置された磁気抵抗効果素子間以外の領域に引き回されており、前記上層配線が前記下層配線上及び前記磁気抵抗効果素子上を覆う前記絶縁層を介して前記下層配線と電気的に接続されている請求項１又は２に記載の磁気センサ。
4. 前記磁気抵抗効果素子に電気的に接続される入力端子、グランド端子、及び出力端子が全て、前記縦方向における同じ端部側に片寄っており、各端子が相対移動方向に向けて配列されている請求項１ないし３のいずれかに記載の磁気センサ。
5. 第１の磁気抵抗効果素子、第２の磁気抵抗効果素子、第３の磁気抵抗効果素子及び第４の磁気抵抗効果素子がＡ相のブリッジ回路を構成し、前記第１の磁気抵抗効果素子と前記第２の磁気抵抗効果素子とがＡ相第１出力端子Ｖａ１を介して直列接続されるとともに、前記第３の磁気抵抗効果素子と前記第４の磁気抵抗効果素子とがＡ相第２出力端子Ｖａ２を介して直列接続されており、
   前記第１の磁気抵抗効果素子と前記第３の磁気抵抗効果素子とが前記入力端子を介して接続され、前記第２の磁気抵抗効果素子と前記第４の磁気抵抗効果素子とが前記グランド端子を介して接続されており、
   前記第１の磁気抵抗効果素子と前記第２の磁気抵抗効果素子、及び第３の磁気抵抗効果素子及び第４の磁気抵抗効果素子が、夫々、前記相対移動方向に、所定の中心間距離を空けて配置されているとともに、
   前記第１の磁気抵抗効果素子と前記第４の磁気抵抗効果素子、及び第２の磁気抵抗効果素子と前記第３の磁気抵抗効果素子が、前記相対移動方向と直交する縦方向に並設されており、
   第５の磁気抵抗効果素子、第６の磁気抵抗効果素子、第７の磁気抵抗効果素子及び第８の磁気抵抗効果素子がＢ相のブリッジ回路を構成し、前記第５の磁気抵抗効果素子と前記第６の磁気抵抗効果素子とがＢ相第１出力端子Ｖｂ１を介して直列接続されるとともに、前記第７の磁気抵抗効果素子と前記第８の磁気抵抗効果素子とがＢ相第２出力端子Ｖｂ２を介して直列接続されており、
   前記第５の磁気抵抗効果素子と前記第７の磁気抵抗効果素子とが前記入力端子を介して接続され、前記第６の磁気抵抗効果素子と前記第８の磁気抵抗効果素子とが前記グランド端子を介して接続されており、
   前記第５の磁気抵抗効果素子と前記第６の磁気抵抗効果素子、及び第７の磁気抵抗効果素子及び第８の磁気抵抗効果素子が、夫々、前記相対移動方向に距離を空けて配置されているとともに、前記Ａ相のブリッジ回路を構成する各磁気抵抗効果素子間の中心間距離の半分だけ前記相対移動方向にずれた位置に配置され、さらに、
   前記第５の磁気抵抗効果素子と前記第８の磁気抵抗効果素子、及び前記第６の磁気抵抗効果素子と前記第７の磁気抵抗効果素子が、前記相対移動方向と直交する縦方向に並設されている請求項１ないし４のいずれかに記載の磁気センサ。
6. 前記第２の磁気抵抗効果素子、前記第３の磁気抵抗効果素子、前記第６の磁気抵抗効果素子及び前記第７の磁気抵抗効果素子に代えて、いずれも固定抵抗素子が用いられ、これら固定抵抗素子が、第１の磁気抵抗効果素子と第５の磁気抵抗効果素子の間、及び第４の磁気抵抗効果素子と第８の磁気抵抗効果素子の間の領域内に配置される請求項５記載の磁気センサ。
7. 請求項１ないし６のいずれかに記載された磁気センサと、前記磁界発生部材とを有してなることを特徴とする磁気エンコーダ。
8. 前記Ｎ極と前記Ｓ極の中心間距離をλとしたとき、直列接続される一対の前記磁気抵抗効果素子は、前記相対移動方向に、λの中心間距離を空けて配置されている請求項７記載の磁気エンコーダ。
9. 前記Ｎ極と前記Ｓ極の中心間距離をλとしたとき、直列接続される一対の前記磁気抵抗効果素子は、前記相対移動方向に、λ／２の中心間距離を空けて配置されている請求項７記載の磁気エンコーダ。
10. 前記Ｎ極と前記Ｓ極の中心間距離をλとしたとき、前記相対移動方向に隣り合う前記磁気抵抗効果素子は、λ／４の中心間距離を空けて配置されている請求項７又は９に記載の磁気エンコーダ。

Images