JP4867495B2 - Electrode structure and optical semiconductor device - Google Patents
Electrode structure and optical semiconductor device Download PDFInfo
- Publication number
- JP4867495B2 JP4867495B2 JP2006171150A JP2006171150A JP4867495B2 JP 4867495 B2 JP4867495 B2 JP 4867495B2 JP 2006171150 A JP2006171150 A JP 2006171150A JP 2006171150 A JP2006171150 A JP 2006171150A JP 4867495 B2 JP4867495 B2 JP 4867495B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- columnar structure
- insulating layer
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
- H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/24998—Reinforcing structures, e.g. ramp-like support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76155—Jetting means, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、電極構造及び光半導体素子に関する。 The present invention relates to an electrode structure and an optical semiconductor element.
レーザ光を射出する光素子の一種として、面発光型半導体レーザが知られている。この面発光型半導体レーザは、基板の表面に対して直交する方向に柱状のレーザ共振器が形成されており、このレーザ共振器の上面からレーザ光を射出する。ここで、このような面発光型半導体レーザでは、基板の表面に設けた柱状のレーザ共振器の周囲をポリイミドなどの絶縁材料で被覆して平坦化している(例えば、特許文献1参照)。 A surface emitting semiconductor laser is known as a kind of optical element that emits laser light. In this surface emitting semiconductor laser, a columnar laser resonator is formed in a direction perpendicular to the surface of the substrate, and laser light is emitted from the upper surface of the laser resonator. Here, in such a surface emitting semiconductor laser, the periphery of the columnar laser resonator provided on the surface of the substrate is covered with an insulating material such as polyimide and flattened (for example, see Patent Document 1).
ここで、図面を用いて面発光型半導体レーザの構造を説明する。図15(a)に示すように、半導体基板101の上面には柱状のレーザ共振器102が形成されている。
そして、絶縁層103は、例えばポリイミド樹脂などの絶縁材料で構成されており、レーザ共振器102の周囲と上面の辺縁とを覆うように設けられている。すなわち、絶縁層103は、レーザ共振器102の辺縁近傍の領域において、緩やかな斜面部103aを有するほぼ丘陵形状となっており、レーザ共振器102から離間するにしたがって緩やかな傾斜を伴って平坦化されている。
Here, the structure of the surface emitting semiconductor laser will be described with reference to the drawings. As shown in FIG. 15A, a
The
また、これらレーザ共振器102の上面及び絶縁層103上に、リング状電極104が形成されている。このリング状電極104の端部は、絶縁層103の斜面部103a(レーザ共振器102から見て反対側の斜面)の途中まで形成されている。なお、リング状電極104は、レーザ共振器102の上面と接触しており、導通している。
また、レーザ共振器102の上面から出射されたレーザ光は、リング状電極104の中央に形成された開口104aを通って外部に射出される。開口104a近傍のリング状電極104の厚さが厚いほど、外部に出射するレーザ光のモードへ影響を与えることから、リング状電極104は薄くする必要がある。一方、リング状電極104における電気抵抗を低減してレーザ共振器に効率よく電流を注入することを目的としてリング状電極104は厚くする必要があり、その代わりとして、リング状電極104及び絶縁層103上には、厚肉の引出電極105が形成されている。そして、この引出電極105が、リング状電極104とレーザ共振器102への駆動信号を印加するためのパッド電極(図示略)とを接続している。
A
Further, the laser light emitted from the upper surface of the
ここで、リング状電極104及び引出電極105を形成する際には、まず、リング状電極104を適当な膜厚と面積で形成した後に、開口部を避けるようにして引出電極を形成する方法が採用されている。また、リング状電極や引出電極は、それぞれ所定の開口形状を有するレジスト層上に金属膜を蒸着法によって形成し、レジストと共に不要な金属膜をリフトオフ法によって除去することで形成されている。
ところで、このような光半導体素子においても、以下のような課題が残されている。すなわち、リング状電極の端部を絶縁層のうちレーザ共振器から離間する側の斜面の途中までリフトオフ法によって形成した場合、リング状電極の一端に金属膜のバリが発生し、引出電極を形成する際に引出電極がリング状電極の一端と重なる位置で断線するという問題がある(図15(b)参照)。これは、リング状電極の一端がバリによって逆テーパ形状を有することとなり、引出電極を形成する際にこの逆テーパ形状部分がマスクとして機能することにより断線不良になることによると考えられる。そのため、このような引出電極の断線は、製造工程における歩留まりの低下を招くことになる。 However, the following problems remain in such an optical semiconductor element. That is, when the end of the ring electrode is formed by the lift-off method up to the middle of the slope of the insulating layer on the side away from the laser resonator, a burr of the metal film is generated at one end of the ring electrode to form the extraction electrode When doing so, there is a problem that the extraction electrode is disconnected at a position where it overlaps with one end of the ring electrode (see FIG. 15B). This is presumably because one end of the ring-shaped electrode has a reverse taper shape due to burrs, and this reverse taper-shaped portion functions as a mask when forming the extraction electrode, resulting in a disconnection failure. Therefore, such disconnection of the extraction electrode leads to a decrease in yield in the manufacturing process.
本発明は、上述する問題点に鑑みてなされたものであり、リング状電極上に形成される引出電極の断線による歩留まりの低下を抑制した電極構造及び光半導体素子を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object thereof is to provide an electrode structure and an optical semiconductor element in which a decrease in yield due to disconnection of an extraction electrode formed on a ring electrode is suppressed. .
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる電極構造は、上面が第1導電型を示す第1導体層と、上面が前記第1導電型と異なる第2導電型を示す第2導体層と、前記第1導体層の上面の辺縁の少なくとも一部及び前記第2導体層の上面の辺縁の少なくとも一部を覆うと共に、前記第1導体層の上面に向かうにしたがって下降する傾斜部が形成された絶縁層と、一端が前記第1導体層上に形成されると共に、他端が前記傾斜部上に形成された第1電極と、前記第2導体層上に形成されると共に、周縁端が前記絶縁層上に形成された第2電極と、前記第1導体層に電圧を印加するための端子電極と、前記第1及び第2電極と前記絶縁層上に形成されて前記第2電極を介して前記第1電極と前記端子電極とを接続する第3電極とを備えることを特徴とする。 The present invention employs the following configuration in order to solve the above problems. That is, the electrode structure according to the present invention includes a first conductor layer having an upper surface showing a first conductivity type, a second conductor layer having an upper surface showing a second conductivity type different from the first conductivity type, and the first conductor layer. An insulating layer that covers at least a part of the edge of the upper surface and at least a part of the edge of the upper surface of the second conductor layer, and is formed with an inclined portion that descends toward the upper surface of the first conductor layer; One end is formed on the first conductor layer, the other end is formed on the inclined portion, the second conductor layer is formed, and a peripheral edge is formed on the insulating layer. A second electrode formed on the first conductor layer, a terminal electrode for applying a voltage to the first conductor layer, the first and second electrodes, and the second electrode formed on the insulating layer and the second electrode through the second electrode. 1 electrode and the 3rd electrode which connects the said terminal electrode are provided, It is characterized by the above-mentioned.
この発明では、第1電極の一端が逆テーパ形状となることを防止するため、第1電極上に形成される第3電極の断線を回避することができる。
すなわち、第1導体層の上面に向かうにしたがって下降する傾斜部上に第1電極の一端が形成されることにより、この一端部が順テーパ形状となる。これにより、例えば第1電極をリフトオフ法によって形成した場合において、第1電極を形成する金属材料のバリの発生を抑制することができる。したがって、第1電極上に形成される第3電極の断線が回避される。そして、電極構造の形成工程における歩留まりの低下を抑制することができる。
ここで、第1導体層と端子電極とが第2電極を介して接続されており、第2導体層の上面が第1導体層の上面と異なる導電型を示している。また、第1電極の導電型は、第1導体層の導電型である第1導電型となっている。もし、第1導体層と端子電極とを第1電極によって接続すると共に、第1電極によって第1導体層の上面と第2導体層の上面とを接続すると、第2導体層の上面が第1導電型とは異なる第2導電型を示していることから、第1電極と第2導体層の上面との間で拡散が発生して導体層の機能の思わぬ低下を招く場合がある。そのため、第1電極を第2導体層の上面に直接接続することは困難である。これにより、第1導体層の上面と端子電極とを第2導体層の上面を介して導通させる場合には、導電型を示さない第3電極によって接続する必要がある。そこで、本発明によれば、このような場合における第3電極の断線を有効に防止できる。
In this invention, in order to prevent the end of the 1st electrode from becoming reverse taper shape, disconnection of the 3rd electrode formed on the 1st electrode can be avoided.
That is, one end of the first electrode is formed on the inclined portion that descends toward the upper surface of the first conductor layer, so that the one end has a forward tapered shape. Thereby, for example, when the first electrode is formed by a lift-off method, the generation of burrs of the metal material forming the first electrode can be suppressed. Accordingly, disconnection of the third electrode formed on the first electrode is avoided. And the fall of the yield in the formation process of an electrode structure can be suppressed.
Here, the first conductor layer and the terminal electrode are connected via the second electrode, and the upper surface of the second conductor layer has a different conductivity type from the upper surface of the first conductor layer. The conductivity type of the first electrode is a first conductivity type that is the conductivity type of the first conductor layer. If the first conductor layer and the terminal electrode are connected by the first electrode and the upper surface of the first conductor layer and the upper surface of the second conductor layer are connected by the first electrode, the upper surface of the second conductor layer becomes the first surface. Since the second conductivity type is different from the conductivity type, diffusion may occur between the first electrode and the upper surface of the second conductor layer, leading to an unexpected decrease in the function of the conductor layer. Therefore, it is difficult to connect the first electrode directly to the upper surface of the second conductor layer. As a result, when the upper surface of the first conductor layer and the terminal electrode are brought into conduction through the upper surface of the second conductor layer, it is necessary to connect the third electrode without showing the conductivity type. Therefore, according to the present invention, disconnection of the third electrode in such a case can be effectively prevented.
また、本発明にかかる電極構造は、前記絶縁層に、前記第2導体層の上面に向かうにしたがって下降する他の傾斜部が形成され、前記第2電極の周縁端が、前記他の傾斜部上に形成されていることが好ましい。
この発明では、上述と同様に、第2電極の周縁端が逆テーパ形状となることを防止して第2電極上に形成される第3電極の断線を回避できる。そして、電極構造の形成工程における歩留まりの低下をより確実に抑制することができる。
In the electrode structure according to the present invention, another inclined portion that descends toward the upper surface of the second conductor layer is formed in the insulating layer, and a peripheral edge of the second electrode is formed by the other inclined portion. It is preferable that it is formed on the top.
In the present invention, as described above, the peripheral edge of the second electrode is prevented from having an inversely tapered shape, and disconnection of the third electrode formed on the second electrode can be avoided. And the fall of the yield in the formation process of an electrode structure can be suppressed more reliably.
また、本発明にかかる電極構造は、上面が第1導電型を示す第1柱状構造物と、上面が前記第1導電型と異なる第2導電型を示す第2柱状構造物と、前記第1柱状構造物の上面の辺縁の少なくとも一部及び前記第2柱状構造物の上面の辺縁の少なくとも一部を覆うと共に、前記第1柱状構造物の上面に向かうにしたがって下降する傾斜部が形成された絶縁層と、一端が前記第1柱状構造物の上面に形成されると共に、他端が前記傾斜部上に形成された第1電極と、前記第2柱状構造物の上面に形成されると共に、周縁端が前記絶縁層上に形成された第2電極と、前記第1柱状構造物に電圧を印加するための端子電極と、前記第1及び第2電極と前記絶縁層との上に形成されて前記第1電極と前記端子電極とを前記第2電極を介して接続する第3電極とを備えることを特徴とする。 The electrode structure according to the present invention includes a first columnar structure having an upper surface showing a first conductivity type, a second columnar structure having an upper surface showing a second conductivity type different from the first conductivity type, and the first structure. An inclined portion that covers at least a part of the edge of the upper surface of the columnar structure and at least a part of the edge of the upper surface of the second columnar structure and descends toward the upper surface of the first columnar structure is formed. One end of the insulating layer is formed on the upper surface of the first columnar structure, and the other end is formed on the upper surface of the second columnar structure. The first electrode is formed on the inclined portion. And a second electrode having a peripheral edge formed on the insulating layer; a terminal electrode for applying a voltage to the first columnar structure; and the first and second electrodes and the insulating layer. A first electrode formed and connected to the terminal electrode via the second electrode. Characterized in that it comprises an electrode.
この発明では、上述と同様に、第1電極の一端が逆テーパ形状となることを防止して第1電極上に形成される第3電極の断線を回避できる。そして、電極構造の形成工程における歩留まりの低下を抑制できる。
ここで、上述と同様に、第1柱状構造物の上面と端子電極とを第1電極によって接続すると共に、第1電極によって第1柱状構造物の上面と第2柱状構造物の上面とを接続すると、第1電極と第2柱状構造物の上面との間で拡散が発生して柱状構造物の機能の思わぬ劣化を招く場合がある。そのため、第1電極を第2柱状構造物の上面に直接接続することは困難である。これにより、第1柱状構造物の上面と端子電極とを第2柱状構造物の上面を介して導通させる場合には、導電型を示さない第3電極によって接続する必要がある。そこで、本発明によれば、このような場合における第3電極の断線を有効に防止できる。
In the present invention, as described above, it is possible to prevent the end of the first electrode from becoming an inversely tapered shape and to avoid the disconnection of the third electrode formed on the first electrode. And the fall of the yield in the formation process of an electrode structure can be suppressed.
Here, as described above, the upper surface of the first columnar structure and the terminal electrode are connected by the first electrode, and the upper surface of the first columnar structure and the upper surface of the second columnar structure are connected by the first electrode. Then, diffusion may occur between the first electrode and the upper surface of the second columnar structure, which may cause unexpected deterioration of the function of the columnar structure. Therefore, it is difficult to directly connect the first electrode to the upper surface of the second columnar structure. As a result, when the upper surface of the first columnar structure and the terminal electrode are brought into conduction via the upper surface of the second columnar structure, it is necessary to connect them by the third electrode that does not indicate the conductivity type. Therefore, according to the present invention, disconnection of the third electrode in such a case can be effectively prevented.
また、本発明にかかる電極構造は、前記絶縁層に、前記第2柱状構造物の上面に向かうにしたがって下降する他の傾斜部が形成され、前記第2電極の周縁端が、前記他の傾斜部上に形成されていることが好ましい。
この発明では、上述と同様に、第2電極の周縁端が逆テーパ形状となることを防止して第2電極上に形成される第3電極の断線を回避できる。そして、電極構造の形成工程における歩留まりの低下をより確実に抑制することができる。
In the electrode structure according to the present invention, another inclined portion that descends toward the upper surface of the second columnar structure is formed on the insulating layer, and a peripheral edge of the second electrode is formed on the other inclined surface. It is preferably formed on the part.
In the present invention, as described above, the peripheral edge of the second electrode is prevented from having an inversely tapered shape, and disconnection of the third electrode formed on the second electrode can be avoided. And the fall of the yield in the formation process of an electrode structure can be suppressed more reliably.
また、本発明にかかる光半導体素子は、上面が第1導電型を示す第1柱状構造物を有するレーザ共振器と、上面が第2導電型を示す第2柱状構造物を有する付加素子と、前記第1柱状構造物の上面の辺縁の少なくとも一部及び前記第2柱状構造物の上面の辺縁部の少なくとも一部を覆うと共に、前記第1柱状構造物の上面に向かうにしたがって下降する傾斜部が形成された絶縁層と、一端が前記第1柱状構造物の上面に形成されると共に、他端が前記傾斜部上に形成された第1電極と、前記第2柱状構造物の上面に形成されると共に、周縁端が前記絶縁層上に形成された第2電極と、前記レーザ共振器に電圧を印加するための端子電極と、前記第1及び第2電極と前記絶縁層との上に形成されて前記第1電極と前記端子電極とを前記第2電極を介して接続する第3電極とを備えることを特徴とする。 An optical semiconductor device according to the present invention includes a laser resonator having a first columnar structure whose upper surface indicates a first conductivity type, an additional element having a second columnar structure whose upper surface indicates a second conductivity type, It covers at least part of the edge of the upper surface of the first columnar structure and at least part of the edge of the upper surface of the second columnar structure, and descends toward the upper surface of the first columnar structure. An insulating layer in which an inclined portion is formed, a first electrode having one end formed on the upper surface of the first columnar structure and the other end formed on the inclined portion, and an upper surface of the second columnar structure A second electrode having a peripheral edge formed on the insulating layer, a terminal electrode for applying a voltage to the laser resonator, the first and second electrodes, and the insulating layer. The first electrode and the terminal electrode are formed on the second electrode. Characterized in that it comprises a third electrode connected through.
この発明では、上述と同様に、第1電極の一端が逆テーパ形状となることを防止して第1電極上に形成される第3電極の断線を回避できる。そして、光半導体素子の製造工程における歩留まりの低下を抑制できる。
ここで、上述と同様に、レーザ共振器の上面と端子電極とを第1電極によって接続すると共に、第1電極によってレーザ共振器の上面と付加素子の上面とを接続すると、第1電極と付加素子の上面との間で拡散が発生して付加素子の劣化を招く場合がある。そのため、第1電極を付加素子の上面に直接接続することは困難である。これにより、レーザ共振器の上面と端子電極とを付加素子の上面を介して導通させる場合には、導電型を示さない第3電極によって接続する必要がある。そこで、本発明によれば、このような場合における第3電極の断線を有効に防止できる。
In the present invention, as described above, it is possible to prevent the end of the first electrode from becoming an inversely tapered shape and to avoid the disconnection of the third electrode formed on the first electrode. And the fall of the yield in the manufacturing process of an optical semiconductor element can be suppressed.
Here, similarly to the above, when the upper surface of the laser resonator and the terminal electrode are connected by the first electrode, and the upper surface of the laser resonator and the upper surface of the additional element are connected by the first electrode, the first electrode and the additional electrode are added. In some cases, diffusion occurs between the upper surface of the element and the additional element is deteriorated. Therefore, it is difficult to connect the first electrode directly to the upper surface of the additional element. As a result, when the upper surface of the laser resonator and the terminal electrode are conducted through the upper surface of the additional element, it is necessary to connect them by the third electrode that does not indicate the conductivity type. Therefore, according to the present invention, disconnection of the third electrode in such a case can be effectively prevented.
また、本発明にかかる光半導体素子は、前記絶縁層に、前記第2柱状構造物の上面に向かうにしたがって下降する他の傾斜部が形成され、前記第2電極の周縁端が、前記他の傾斜部上に形成されていることが好ましい。
この発明では、上述と同様に、第2電極の周縁端が逆テーパ形状となることを防止して第2電極上に形成される第3電極の断線を回避できる。そして、光半導体素子の製造工程における歩留まりの低下をより確実に抑制できる。
In the optical semiconductor device according to the present invention, another inclined portion that descends toward the upper surface of the second columnar structure is formed in the insulating layer, and the peripheral edge of the second electrode is It is preferable to be formed on the inclined portion.
In the present invention, as described above, the peripheral edge of the second electrode is prevented from having an inversely tapered shape, and disconnection of the third electrode formed on the second electrode can be avoided. And the fall of the yield in the manufacturing process of an optical semiconductor element can be suppressed more reliably.
また、本発明にかかる光半導体素子は、前記付加素子が、前記レーザ共振器の逆バイアス電圧に対して整流作用を有する整流素子であり、前記レーザ共振器に対して並列に接続されていることとしてもよい。
この発明では、端子電極とレーザ共振器との間に整流素子をレーザ共振器と並列になるように接続することによって、逆バイアス電圧が端子電極に印加されてもこの逆バイアス電圧による電流がレーザ共振器に流れずに整流素子に流れる。このため、レーザ共振器の逆バイアスに対する静電破壊耐圧を著しく向上させることができる。
In the optical semiconductor device according to the present invention, the additional element is a rectifying element having a rectifying action with respect to a reverse bias voltage of the laser resonator, and is connected in parallel to the laser resonator. It is good.
In this invention, by connecting a rectifier element between the terminal electrode and the laser resonator so as to be in parallel with the laser resonator, even if a reverse bias voltage is applied to the terminal electrode, a current due to the reverse bias voltage is applied to the laser. It flows to the rectifier element without flowing to the resonator. For this reason, the electrostatic breakdown voltage against the reverse bias of the laser resonator can be remarkably improved.
また、本発明にかかる光半導体素子は、前記レーザ共振器が、前記第1柱状構造物の上面に直交する方向にレーザ光を射出する面発光型半導体レーザであることとしてもよい。
この発明では、面発光型半導体レーザとすることにより、基板に対して平行な壁界面を有する端面発光型の半導体レーザと比較して、直接変調や低閾値動作、単一縦モード発振が可能となったり、二次元レーザアレイ構造を容易に形成できたりするなどの利点がある。
In the optical semiconductor device according to the present invention, the laser resonator may be a surface emitting semiconductor laser that emits laser light in a direction perpendicular to the upper surface of the first columnar structure.
In this invention, by using a surface emitting semiconductor laser, direct modulation, low threshold operation, and single longitudinal mode oscillation are possible compared to an edge emitting semiconductor laser having a wall interface parallel to the substrate. And a two-dimensional laser array structure can be easily formed.
以下、本発明による光半導体素子及び電極構造の実施形態について説明する。なお、以下の説明で参照する各図においては、各層や各部材を図面上で認識可能な程度の大きさとするために、各層や各部材ごとに縮尺を適宜変更している。 Embodiments of an optical semiconductor device and an electrode structure according to the present invention will be described below. In each drawing referred to in the following description, the scale is appropriately changed for each layer and each member so that each layer and each member can be recognized in the drawing.
[第1の実施形態]
〔光半導体素子の構成〕
まず、本発明の第1の実施形態を、図面に基づいて説明する。ここで、図1は光半導体素子を模式的に示す平面図であり、図2は図1のA−A矢視断面図、図3は図1のB−B矢視断面図、図4は図3の部分拡大図、図5は図1の等価回路図である。
光半導体素子Dは、図1から図3に示すように、面発光型半導体レーザVと、整流ダイオード(付加素子)Eとを備えている。
[First Embodiment]
[Configuration of optical semiconductor element]
First, a first embodiment of the present invention will be described based on the drawings. Here, FIG. 1 is a plan view schematically showing an optical semiconductor element, FIG. 2 is a cross-sectional view taken along the line AA in FIG. 1, FIG. 3 is a cross-sectional view taken along the line BB in FIG. FIG. 5 is a partially enlarged view of FIG. 3, and FIG. 5 is an equivalent circuit diagram of FIG.
As shown in FIGS. 1 to 3, the optical semiconductor element D includes a surface emitting semiconductor laser V and a rectifier diode (addition element) E.
〔面発光型半導体レーザ〕
面発光型半導体レーザVは、図1から図3に示すように、例えばn型GaAs基板などの半導体基板である基板1上に形成されている。そして、面発光型半導体レーザVは、垂直共振器を有しており、垂直共振器を構成する一方の分布反射型多層膜ミラーが第1柱状部(第1柱状構造物)P1に形成されている。すなわち、面発光型半導体レーザVは、その一部が第1柱状部P1に含まれた構成となっている。
[Surface emitting semiconductor laser]
As shown in FIGS. 1 to 3, the surface emitting semiconductor laser V is formed on a
また、面発光型半導体レーザVは、第1ミラー層2と、活性層3と、第2ミラー層4Aとコンタクト層(第1導体層)5Aとを順次積層した多層構造となっている。
第1ミラー層2は、例えばn型Al0.9Ga0.1As層とn型Al0.15Ga0.85As層とを交互に40ペア積層した分布反射型多層膜ミラーであり、例えばSi(珪素)がドーピングされることによりn型にされている。
活性層3は、例えばGaAsウェル層とAl0.3Ga0.7Asバリア層からなってウェル層が3層で構成される量子井戸構造を有している。
第2ミラー層4Aは、例えばp型Al0.9Ga0.1As層とp型Al0.15Ga0.85As層とを交互に25ペア積層した分布反射型多層膜ミラーであり、例えばC(炭素)がドーピングされることによりp型にされている。
コンタクト層5Aは、例えばp型GaAsで構成されており、例えばCがドーピングされることによりp型(第1導電型)にされている。
The surface emitting semiconductor laser V has a multilayer structure in which a
The
The
The
The
そして、面発光型半導体レーザVには、第2ミラー層4A及びコンタクト層5Aを平面視で円形にエッチングすることによって、第1柱状部P1が形成されている。また、第2ミラー層4Aを構成する層のうち活性層3に近い領域には、AlGaAs層を第1柱状部P1の側面から酸化することによって形成された電流狭窄層6Aが設けられている。
また、面発光型半導体レーザVは、コンタクト層5A上に形成されて平面視でリング状の電極(第1電極)11と、第1ミラー層2上に形成された電極12とを有する。
In the surface-emitting type semiconductor laser V, the first columnar portion P1 is formed by etching the
The surface-emitting type semiconductor laser V includes a ring-shaped electrode (first electrode) 11 formed on the
電極11は、第1柱状部P1とほぼ同心円状に形成されている。そして、電極11は、図3及び図4に示すように、一端がコンタクト層5Aに接触すると共に、他端が後述する絶縁層21の傾斜部25a上に形成されている。また、電極11の中央部には開口11aが形成されており、この開口11aから露出したコンタクト層5Aの表面が面発光型半導体レーザVの射出面となっている。ここで、電極11は、Au(金)及びZn(亜鉛)から形成されている。このように電極11としてAu及びZnを用いることで、コンタクト層5Aと良好にオーミック接触を形成することができる。
また、電極12の一端は、電極11と同様に、後述する絶縁層21上に形成されている。
The
Further, one end of the
〔整流ダイオード〕
整流ダイオードEは、図1から図3に示すように、基板1上に形成されており、第1柱状部P1が形成された位置とは異なる位置に形成された柱状の第2柱状部(第2柱状構造物)P2によって構成されている。
そして、整流ダイオードEは、面発光型半導体レーザVと同様に、第1ミラー層2と、活性層3と、第2ミラー層4Bと、コンタクト層5Bとを順次積層し、さらにi型半導体層13及びn型半導体層(第2導体層)14をコンタクト層5B上に順次積層した多層構造となっている。
i型半導体層13は、不純物が導入されていないGaAs層で構成されている。
n型半導体層14は、例えばSiがドーピングされることによりn型(第2導電型)にされたn型GaAs層で構成されている。
[Rectifier diode]
As shown in FIGS. 1 to 3, the rectifier diode E is formed on the
The rectifier diode E has a
The i-
The n-
そして、整流ダイオードEには、第2ミラー層4B及びコンタクト層5Bを平面視で「く」字状にエッチングすると共にi型半導体層13及びn型半導体層14を平面視でほぼ楕円形にエッチングすることによって、第2柱状部P2が形成されている。また、第2ミラー層4Bを構成する層のうち活性層3に近い領域には、酸化層6Bが設けられている。
また、整流ダイオードEは、コンタクト層5B上に形成された電極15と、n型半導体層14上に形成された電極(第2電極)16とを有する。
電極15は、電極11と同様にAu及びZnからなり、その辺縁部が後述する絶縁層21上に形成されている。
電極16は、図3及び図4に示す一端が後述する絶縁層21の傾斜部25d上に形成されると共に、他端がコンタクト層5B上に設けられた後述する絶縁層21上に形成されている。ここで、電極16は、Au及びGe(ゲルマニウム)から形成されている。このように電極16としてAu及びGeを用いることで、n型半導体層14と良好にオーミック接触を形成することができる。
これらコンタクト層5B、i型半導体層13及びn型半導体層14は、pinダイオードを構成しており、整流ダイオードEを形成している。
In the rectifier diode E, the
The rectifier diode E includes an
The
The
The
〔絶縁層〕
第1及び第2柱状部P1、P2の周囲を取り囲むように、活性層3、第1ミラー層2及びコンタクト層5B上に、例えばポリイミド樹脂で構成された絶縁層21が設けられている。
この絶縁層21は、第1柱状部P1を構成するコンタクト層5Aの辺縁の少なくとも一部を覆うように形成されている。また、絶縁層21は、第2柱状部P2を構成するn型半導体層14の辺縁の少なくとも一部を覆うように形成されている。そして、絶縁層21は、第2柱状部P2を構成するコンタクト層5Bの辺縁の全周を覆うように形成されている。
[Insulation layer]
An insulating
The insulating
なお、絶縁層21は、第1及び第2柱状部P1、P2のそれぞれの上面を、その縁部から中心に向かって少なくとも1μm以上覆っていることが望ましい。ただし、絶縁層21がどの程度覆うかは、面発光型半導体レーザVの射出面の面積や電極11とコンタクト層5Aとの接触面積などを考慮して決定する必要がある。また、絶縁層21は、コンタクト層5Aの辺縁の全周を覆うことが好ましい。同様に、絶縁層21は、導体層14の辺縁の全周を覆うことが好ましい。これにより、製造工程などにおいて絶縁層21が慎重、収縮しても、絶縁層21の伸縮による負荷が第1柱状部P1や第2柱状部P2と絶縁層21との間で均等にかかる。このため、第1柱状部P1や第2柱状部P2と絶縁層21との接着強度が維持される。
The insulating
また、図3に示すように、絶縁層21のうち第1柱状部P1と第2柱状部P2との間には、第1柱状部P1側に形成された丘陵部22と第2柱状部P2側に形成された丘陵部23とによって凹部24が形成されている。したがって、絶縁層21には、丘陵部22と第1柱状部P1側の縁部との間に傾斜部25aが形成され、丘陵部22と凹部24との間に傾斜部(他の傾斜部)25bが形成され、凹部24と丘陵部23との間に傾斜部25cが形成され、丘陵部23と第2柱状部P2側の縁部との間に傾斜部(他の傾斜部)25dが形成されている。
Moreover, as shown in FIG. 3, the
傾斜部25a、25cは、第1柱状部P1に向かうにしたがって下降する傾斜となっている。また、傾斜部25b、25dは、第1柱状部P1に向かうにしたがって上昇する傾斜となっている。すなわち、傾斜部25b、25dは、第2柱状部P2の上面に向かうにしたがって下降する傾斜となっている。
そして、上述した電極11の一端は、図3及び図4に示すように、傾斜部25a上に形成されている。すなわち、電極11の一端は、コンタクト層5Aの上面に近接するにしたがって下降する傾斜部25a上であって丘陵部22の頂点22aと丘陵部22の第1柱状部P1側の最下点22bとの間に形成されている。
また、上述した電極16の一端は、n型半導体層14の上面に近接するにしたがって下降する傾斜部25d上であって丘陵部23の頂点23aと第2柱状部P2側の最下点23bとの間に形成されている。すなわち、電極16の一端は、n型半導体層14の上面に近接するにしたがって下降する傾斜部25d上に形成されている。
なお、電極11の一端は、コンタクト層5Aの上面に近接するにしたがって下降する傾斜部上に形成されていればよく、傾斜部25c上であってもよい。同様に、電極16の一端は、n型半導体層14の上面に近接するにしたがって下降する傾斜部上に形成されていればよく、傾斜部25bであってもよい。
The
And the one end of the
Further, one end of the
Note that one end of the
〔電極配線〕
絶縁層21上には、図1から図4に示すように、電極11及び電極16を導通させる配線(第3電極)31と、電極12及び電極15を導通させる配線32とが形成されている。ここで、電極11と電極16とは、以下の理由により配線31を介して接続されている。すなわち、第1柱状部P1(コンタクト層5A)の上面がp型を示しており、第2柱状部P2(n型半導体層14)の上面がn型を示している。そして、電極11はコンタクト層5Aと接触することからp型を示しており、電極16はn型半導体層14と接触することからn型を示している。このため、電極11を直接n型半導体層14と接触させることは、互いに拡散が発生する場合があることから困難となる。以上の理由により、配線31を介して電極11と電極16とを接続する必要がある。
ここで、上述したように電極11と電極16とが異なる導電型を有していることから、電極11と電極16とは、拡散による影響を抑制するために、例えば15μm以上離間して形成されていることが望ましい。同様に、電極11、12、15、16のうち異なる導電型を有する任意の2つの電極も、例えば15μm以上離間して形成されていることが望ましい。
(Electrode wiring)
As shown in FIGS. 1 to 4, a wiring (third electrode) 31 for conducting the
Here, since the
配線31は、図3に示すように、電極11の辺縁部を被覆すると共に絶縁層21の丘陵部22、凹部24及び丘陵部23上に形成されることで、電極11と電極16とを接続している。ここで、配線31は、電極11の開口11aから射出するレーザ光と干渉しないように電極11からあるオフセット分後退して形成されている。ここで、配線31と電極11との接続領域は、リング状になっていることが望ましく、その接続領域が開口11aに対してほぼ同心円状となっていることが好ましい。このようにすることで、開口11aから射出する光が、円形で広がり角の非常に小さいレーザビームとなる。そして、配線31の一端には、面発光型半導体レーザへの駆動信号を印加するためのパッド部(端子電極)31aが形成されている。
また、配線31、32は、電極11、12、15、16を広い面積へ引き出す機能のみを有している。このため、配線31、32を構成する材料は半導体とのオーミック接触の相性を考慮する必要がなく、粘性があって断線に強い材料、すなわち延性に富んだ材料であるAu単体などを用いることができる。そこで、配線31、32として粘性があって断線に強い材料を用いることで、断線の発生防止に寄与することができる。
As shown in FIG. 3, the
Further, the
以上のような構成の光半導体素子Dは、電極11と電極16とが配線31によって接続され、電極12と電極15とが配線32によって接続されているため、図5に示すように、面発光型半導体レーザVと整流ダイオードEとが並列に接続された構成となっている。
In the optical semiconductor element D configured as described above, the
〔光半導体素子の製造方法〕
次に、本実施形態における光半導体素子Dの製造方法について説明する。ここで、図6から図9は、光半導体素子Dの製造工程を示す工程図である。なお、これらの工程図は、図2に示す断面図と対応している。
[Method for manufacturing optical semiconductor element]
Next, a method for manufacturing the optical semiconductor element D in the present embodiment will be described. Here, FIG. 6 to FIG. 9 are process diagrams showing the manufacturing process of the optical semiconductor element D. These process drawings correspond to the cross-sectional view shown in FIG.
まず、n型GaAs層からなる基板1上に、組成を変調させながらエピタキシャル成長させることにより第1ミラー層2、活性層3、第2ミラー層4、コンタクト層5、i型半導体層13及びn型半導体層14を形成する(図6(a))。ここで、第2ミラー層4を成長させるときに、活性層3の近傍の少なくとも一層をAlAs層またはAl組成が0.95以上のAlGaAs層に形成する。この層は、後述する工程において酸化されることで電流狭窄層6Aとして機能する。また、コンタクト層5を設けることによって、電極11及び電極15とのオーミック接触を形成することが容易となる。
First, the
このとき、第1ミラー層2はn型Al0.9Ga0.1As層とn型Al0.15Ga0.85As層とを交互に積層した40ペアの分布反射型多層膜ミラーからなり、活性層3はGaAsウェル層の3層で構成される量子井戸構造を含むAl0.3Ga0.7Asバリア層からなり、第2ミラー層4は、p型Al0.9Ga0.1As層とp型Al0.15Ga0.85As層とを交互に積層した25ペアの分布反射型多層膜ミラーからなる。
At this time, the
エピタキシャル成長を行う際の温度は、成長方法や原料、基板1の種類、形成する半導体層の種類、厚さ、キャリア密度などによって適宜決定されるが、一般的に450℃〜800℃であることが好ましい。また、エピタキシャル成長を行う際の所要時間も温度と同様に適宜決定される。エピタキシャル成長法としては、有機金属気相成長法、MBE(Molecular Beam Epitaxy)法、またはLPE(Liquid Phase Epitaxy)法などを用いることができる。
The temperature at which the epitaxial growth is performed is appropriately determined depending on the growth method, the raw material, the type of the
次に、i型半導体層13及びn型半導体層14のパターニングを行う(図6(b))。ここでは、n型半導体層14上にレジストを塗布し、これをパターニングすることによって所定のパターンの開口形状を有するレジスト層R1を形成する。そして、レジスト層R1をマスクとしたエッチング(例えば、ドライエッチングまたはウエットエッチング)によって所定のパターンのi型半導体層13及びn型半導体層14を形成する。
Next, the i-
続いて、第2ミラー層4及びコンタクト層5のパターニングを行う(図6(c))。ここでは、上述と同様に、所定のパターンの開口形状を有するレジスト層R2を形成し、このレジスト層R2をマスクとしたエッチングによって所定のパターンの第2ミラー層4A、4Bとコンタクト層5A、5Bとを形成する。この第2ミラー層4A及びコンタクト層5Aによって第1柱状部P1が形成される。
Subsequently, the
その後、第1ミラー層2の表面の一部を露出させる(図7(a))。ここでは、上述と同様に、所定のパターンの開口形状を有するレジスト層R3を形成し、このレジスト層R3をマスクとしたエッチングによって活性層3の一部をエッチングし、第1ミラー層2の表面の一部を露出させる。
なお、これらのパターニングの順序は、これに限られない。また、活性層3を、第2ミラー層4及びコンタクト層5のパターニングと同様の平面形状でこれらと同時に分離パターニングしてもよい。この場合は、第1ミラー層2の表面の一部を露出させるためにレジスト層R3を形成して活性層3の一部をエッチングする工程が不要となる。
Thereafter, a part of the surface of the
Note that the patterning order is not limited to this. Further, the
次に、電流狭窄層6Aを形成する(図7(b))。ここでは、例えば400℃程度の水蒸気雰囲気中に、各層が形成された基板1を配置し、第2ミラー層4Aにおいて、活性層3の近傍の少なくとも一層を、AlAs層またはAl組成が0.95以上のAlGaAs層に形成した層の側面から酸化を行う。これにより、電流狭窄層6Aが形成される。このとき、第2ミラー層4Bにおいて活性層3の近傍の少なくとも一層が同時に酸化されることで、酸化層6Bが形成される。
Next, the
続いて、ポリイミド樹脂からなる絶縁層21を形成する。ここでは、最初に、第1柱状部P1及び第2柱状部P2の周囲や基板1上に形成された各層の上面にポリイミド樹脂を例えばスピンコート法などを用いて塗布して絶縁層21を形成する。そして、絶縁層21上に感光性レジストであるレジスト層R4を形成する(図7(c))。ここで、レジスト層R4としては、光エネルギーの照射部分の溶解性が増加するポジ型を使用してもよい。また、絶縁層21の形成には、スピンコート法に替えて、ディッピング法やスプレーコート法、液滴吐出法(例えばインクジェット法)などを用いてもよい。そして、絶縁層21を例えば80〜100℃程度にプリベークすることで、絶縁層21中の溶媒を除去してもよい。このようにすることで、絶縁層21の溶解速度をレジスト層R4よりも遅らせることができる。
Subsequently, an insulating
この後、レジスト層R4にフォトリソグラフィ技術を用いて露光、現像を行う(図8(a))。ここでは、第1柱状部P1の上面、電極16の上面、電極15の上面及び電極12の上面の中央部を開口させるようにマスクMを配置し、このマスクMを介してレジスト層R4に光エネルギーを照射することで、レジスト層R4及び絶縁層21を一括して露光、現像し、絶縁層21のパターニングを行う。このようにして、第1柱状部P1の上面、電極16の上面、電極15の上面及び電極12の上面の中央部を露出させることができ、レジスト層R4及び絶縁層21がこれらの上面の辺縁部に覆いかぶさるように形成される(図8(b))。なお、1つのマスクMを用いてパターニングしているが、パターン形状に応じて複数のマスクを用いてパターニングしてもよい。このように、それぞれのマスクを用いて現像、露光を行うことで、それぞれに最適な露光時間、現像時間を確保することができ、パターン形状を最適化することができる。
Thereafter, the resist layer R4 is exposed and developed using a photolithography technique (FIG. 8A). Here, a mask M is disposed so as to open the upper surface of the first columnar portion P1, the upper surface of the
次に、レジスト層R4の除去を行う(図9(a))。ここでは、レジストシンナーなどを用いて、レジスト層R4を溶解除去(ウエットエッチング)する。この場合、レジスト層R4とプリベークされた絶縁層21との溶解速度が異なることを利用して、レジスト層R4のすべてと絶縁層21の表層を除去する。このとき、レジスト層R4と共に絶縁層21の表層も除去されることで、絶縁層21の表面を滑らかな曲面にすることができる。この後、絶縁層21を例えば350℃程度で加熱して硬化させる。
なお、絶縁層21のパターニングには、ウエットエッチング法(溶解除去)を用いてもよい。ウエットエッチング工程は、フォトリソグラフィ技術のウエット現像工程であってもよい。ここで、ウエットエッチング工程前に、絶縁層21を例えば80〜100℃程度にプリベークして絶縁層21中の溶媒を除去することで、ウエットエッチング時の溶解速度を均一にすることができる。
Next, the resist layer R4 is removed (FIG. 9A). Here, the resist layer R4 is dissolved and removed (wet etching) using a resist thinner or the like. In this case, all of the resist layer R4 and the surface layer of the insulating
Note that a wet etching method (dissolution removal) may be used for patterning the insulating
なお、本実施形態では、各開口部における絶縁層21の端面を視覚的な理解を容易とするために垂直な面としているが、上述したパターニングの上面を適宜変更することでなだらかな形状としてもよい。このように、絶縁層21の端面をなだらかな面とすることで、この上面に形成される配線31、32などの屈曲や断線を防止することができる。また、絶縁層21の端面を垂直な面とすることで、配線31、32や電極11、12、15、16の接触面積の設計計算の精度を向上させることができる。
In the present embodiment, the end surface of the insulating
次に、パターニングされた絶縁層21上に、フォトリソグラフィ法を用いて所定のパターン形状を有する電極11、電極12、電極15及び電極16を形成する(図9(b))。さらに、配線31、32を形成する(図2)。ここで、各電極の形成前に、必要に応じてプラズマ処理などを用いて各電極形成位置の洗浄を行ってもよい。また、電極の形成方法は、例えば真空蒸着法によって、少なくとも1層の導体層を形成し、その後リフトオフ法によって導体層の一部を除去しても良い。なお、リフトオフ法に替えてドライエッチング法を用いても良い。
Next, the
〔光素子の動作〕
以上のような構成の光半導体素子Dの一般的な動作について説明する。なお、以下の駆動方法は一例であって、本発明の範囲内で種々の変更が可能である。
まず、配線31と電極12とを電源(図示略)に接続して第2ミラー層4活性層3及び第1ミラー層2Aで構成されるpinダイオードに順方向の電圧を印加すると、面発光型半導体レーザVの活性層3において、電子と正孔との再結合が生じ発光が生じる。そして、発生した光が第2ミラー層4Aと第1ミラー層2との間を往復する間に誘導放出が起こって光の強度が増幅される。そこで、光利得が光損失を上回ることで、レーザ発振が起こり、開口11aからレーザ光が射出する。
[Operation of optical element]
A general operation of the optical semiconductor element D configured as described above will be described. The following driving method is an example, and various modifications can be made within the scope of the present invention.
First, when the
このように、面発光型半導体レーザV側のpinダイオードに順方向の電圧を印加する場合、コンタクト層5B、i型半導体層13及びn型半導体層14で構成されるpinダイオードである整流ダイオードEには、逆バイアス電圧が加わることになるため電流が流れない。しかし、駆動回路による思わぬサージ電流やハンドリングの際の静電気によって面発光型半導体レーザV側のpinダイオードに逆バイアス電圧が印加された場合、すなわち整流ダイオードEに順方向の電圧が印加された場合、整流ダイオードEを介して電流が流れることになり、逆バイアス電圧による面発光型半導体レーザVの破壊が防止される。
Thus, when a forward voltage is applied to the pin diode on the surface emitting semiconductor laser V side, the rectifier diode E, which is a pin diode composed of the
以上のように、本実施形態における電極構造及び光半導体素子Dによれば、第1柱状部P1(コンタクト層5A)の上面に向かうにしたがって下降する傾斜部25a上に電極11の一端を形成することで、電極11の一端が逆テーパ形状になることを防止し、配線31の断線を回避することができる。したがって、光半導体素子Dの製造工程における歩留まりの低下を抑制できる。
また、第2柱状部P2(n型半導体層14)の上面に向かうにしたがって下降する傾斜部25d上に電極16の一端を形成することで、電極16の一端が逆テーパ形状となることを防止し、配線31の断線を回避できる。これにより、光半導体素子Dの製造工程における歩留まりの低下をより確実に抑制できる。
さらに、本実施形態における光半導体素子Dによれば、パッド部31aと面発光型半導体レーザVとの間に整流ダイオードEを面発光型半導体レーザVに対して並列になるように接続することで、逆バイアス電圧がパッド部31aに印加されてもこの逆バイアス電圧による電流が面発光型半導体レーザVに流れずに整流ダイオードEに流れる。このため、面発光型半導体レーザVの逆バイアスに対する静電破壊耐圧を著しく向上させることができる。
As described above, according to the electrode structure and the optical semiconductor element D in the present embodiment, one end of the
Further, by forming one end of the
Furthermore, according to the optical semiconductor element D in the present embodiment, the rectifier diode E is connected in parallel to the surface emitting semiconductor laser V between the
[第2の実施形態]
〔光半導体素子の構成〕
次に、本発明の第2の実施形態を、図面に基づいて説明する。なお、以下の説明において、上記実施形態で説明した構成要素には同一符号を付し、その説明を省略する。ここで、図10は光半導体素子を模式的に示す平面図であり、図11は(a)が図10のC−C矢視断面図、(b)は(a)の部分拡大図である。
第2の実施形態と第1の実施形態との異なる点は、第2の実施形態における光半導体素子D’が面発光型半導体レーザV’のみによって構成されている点である。
[Second Embodiment]
[Configuration of optical semiconductor element]
Next, a second embodiment of the present invention will be described based on the drawings. In the following description, the same reference numerals are given to the components described in the above embodiment, and the description thereof is omitted. Here, FIG. 10 is a plan view schematically showing the optical semiconductor element, FIG. 11A is a sectional view taken along the line CC of FIG. 10, and FIG. 10B is a partially enlarged view of FIG. .
The difference between the second embodiment and the first embodiment is that the optical semiconductor element D ′ in the second embodiment is composed of only a surface emitting semiconductor laser V ′.
面発光型半導体レーザV’は、第1ミラー層2と、活性層3と、第2ミラー層4とを順次積層した多層構造となっており、第1柱状部P1’を形成することによって光共振器を構成している。また、第2ミラー層4を構成する層のうち活性層3に近い領域には、AlGaAs層を第1柱状部P1’の側面から酸化することによって形成された電流狭窄層6が設けられている。
The surface-emitting type semiconductor laser V ′ has a multilayer structure in which a
また、面発光型半導体レーザV’は、第2ミラー層4の上面に形成されて平面視でリング状の電極51と基板1の裏面に形成された電極(図示略)とを有する。
電極51は、第1柱状部P1’とほぼ同心円状に形成されている。そして、電極51は、図11に示すように、一端が第2ミラー層4に接触すると共に、他端が後述する絶縁層52の上に形成されている。また、電極51の中央部には開口部51aが形成されており、この開口部51aから露出した第2ミラー層4の表面が面発光型半導体レーザV’の射出面となっている。
The surface emitting semiconductor laser V ′ has a ring-shaped
The
ここで、電極51は、第2ミラー層4とオーミック接触する機能を有していれば、機械的に強固な材料(例えば、延性があって断線に強い材料)や構造である必要はない。したがって、電極51として、Au及びZnからなるものや、Au及びGeからなるものなどを用いることができる。なお、電極51としてAu及びZnからなるものを用いた場合には、第2ミラー層4をp型半導体としたときに良好にオーミック接触を形成することができる。また、電極51としてAu及びGeからなるものを用いた場合には、第2ミラー層4をn型半導体としたときに良好にオーミック接触を形成することができる。この場合、電極51はカソード電極となる。
Here, as long as the
また、電極51として、Ti(チタン)及びAuを順番に積層したものや、Ti、Pt(プラチナ)及びAuを順番に積層したものを用いてもよい。この場合には、アニール処理を行わずに、第1柱状部P1’の一部を構成する半導体に対してオーミック接触する電極51を構成することができる。このとき、半導体側のキャリア密度は、1×1019(cm−3)程度以上あることがオーミック接触のために必要となる。
Further, the
絶縁層52は、例えばポリイミド樹脂からなり、第1柱状部P1’の周囲と上面の辺縁部とを覆うように第1ミラー層2上に形成されている。ここで、絶縁層52は、第1柱状部P1’の辺縁部の近傍の領域において緩やかな斜面54を有する丘陵部53を有しており、第1柱状部P1’から離間するにしたがって緩やかな傾斜を伴って平坦化されている。なお、絶縁層52は、第1柱状部P1’の上面を、その縁部から中心に向かって少なくとも1μm以上覆っていることが望ましい。ただし、絶縁層52がどの程度覆うかは、面発光型半導体レーザV’の射出面の面積や電極51と第2ミラー層4との接触面積などを考慮して決定する必要がある。
The insulating
また、絶縁層52上には、図10及び図11に示すように、電極51に接続される配線55が形成されている。
配線55は、電極51の開口部51aから射出するレーザ光と干渉しないように電極51からあるオフセット分後退して形成されている。ここで、配線55と電極51との接続領域は、リング状となっていることが望ましく、その接続領域が開口部51aに対してほぼ同心円状となっていることが好ましい。このようにすることで、開口部51aから射出する光が、円形で広がり角の非常に小さいレーザビームとなる。
そして、配線55の電極51から離間する側の一端には、パッド部55aが形成されている。
Further, as shown in FIGS. 10 and 11, wiring 55 connected to the
The
A
また、配線55は、微細な電極51を広い面積へ引き出す機能のみを有している。したがって、配線55を構成する材料は、半導体とのオーミック接触の相性を考慮する必要がなく、粘性があって断線に強い材料、すなわち延性に富んだ材料であるAu単体などを用いることができる。そこで、配線55として粘性があって断線に強い材料を用いることで、断線の発生防止に寄与することができる。
Further, the
〔光半導体素子の製造方法〕
次に、本実施形態における光半導体素子D’の製造方法について説明する。ここで、図12から図14は、光半導体素子D’の製造工程を示す工程図である。なお、これらの図は、図11(a)に示す断面図と対応している。
[Method for manufacturing optical semiconductor element]
Next, a method for manufacturing the optical semiconductor element D ′ in the present embodiment will be described. Here, FIG. 12 to FIG. 14 are process diagrams showing the manufacturing process of the optical semiconductor element D ′. These figures correspond to the cross-sectional view shown in FIG.
まず、基板1上に、組成を変調させながらエピタキシャル成長させることにより第1ミラー層2、活性層3及び第2ミラー層を形成する(図12(a))。次に、第1ミラー層2、活性層3及び第2ミラー層4のパターニングを行う(図12(b))。ここでは、第2ミラー層4上にレジストを塗布してこれをパターニングすることで所定の開口形状を有するレジスト層R11を形成する。そして、レジスト層R11をマスクとしてエッチングすることで、第1柱状部P1’を形成する。
First, the
そして、第1柱状部P1’の第2ミラー層4のうち活性層3の近傍の少なくとも一層を酸化することで電流狭窄層6を形成する(図12(c))。次に、ポリイミド樹脂からなる絶縁層52を形成し、絶縁層52上にレジスト層R12を形成する(図13(a))。そして、マスクMを用いてレジスト層R12及び絶縁層52を一括して露光(図13(b))、現像することで絶縁層52をパターニングする(図13(c))。このようにして、第2ミラー層4の上面の中央部が露出し、絶縁層52が第2ミラー層4の辺縁部を覆うように形成される。
Then, the
その後、レジスト層R12の除去を行い、電極51及び配線55を形成する。このとき、レジスト層R12の除去を行うときに、絶縁層52の表層部が除去されることで滑らかな斜面を有する丘陵形状が形成される。
以上のようにして、光半導体素子D’を製造する。
Thereafter, the resist layer R12 is removed, and the
The optical semiconductor element D ′ is manufactured as described above.
本実施形態における光半導体素子D’においても、上述した実施形態と同様に、第1柱状部P1’(第2ミラー層4)の上面に向かうにしたがって下降する傾斜部54上に電極51の一端を形成することで、電極51の一端が逆テーパ形状になることを防止し、配線55の断線を回避することができる。したがって、光半導体素子D’の製造工程における歩留まりの低下を抑制できる。
Also in the optical semiconductor element D ′ in the present embodiment, as in the above-described embodiment, one end of the
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、面発光型半導体レーザについて説明したが、これに限らず、発光ダイオードなど、他の素子であってもよい。
また、整流ダイオードを面発光型半導体レーザと並列に接続しているが、面発光型半導体レーザからの出力光強度をモニタする光検出用のフォトダイオードを面発光型半導体レーザと並列に接続してもよく、他の素子を接続してもよい。
In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
For example, although the surface emitting semiconductor laser has been described in the above embodiment, the present invention is not limited to this, and other elements such as a light emitting diode may be used.
The rectifier diode is connected in parallel with the surface emitting semiconductor laser, but the photodetection photodiode for monitoring the output light intensity from the surface emitting semiconductor laser is connected in parallel with the surface emitting semiconductor laser. Alternatively, other elements may be connected.
1 基板、5A コンタクト層(第1導体層)、11 電極(第1電極)、14 n型半導体層(第2導体層)、16 電極(第2電極)、25a,25c 傾斜部、25b,25d 傾斜部(他の傾斜部)、31 配線(第3電極)、31a パッド部(端子電極)、D 光半導体素子、V 面発光型半導体レーザ、E 整流ダイオード(付加素子)、P1 第1柱状部(第1柱状構造物)、P2 第2柱状部(第2柱状構造物)
1 substrate, 5A contact layer (first conductor layer), 11 electrode (first electrode), 14 n-type semiconductor layer (second conductor layer), 16 electrode (second electrode), 25a, 25c inclined portion, 25b, 25d Inclined part (other inclined part), 31 wiring (third electrode), 31a pad part (terminal electrode), D optical semiconductor element, V surface emitting semiconductor laser, E rectifier diode (additional element), P1 first columnar part (First columnar structure), P2 second columnar part (second columnar structure)
Claims (5)
前記第1導体層に離間して設けられ、上面が前記第1導電型と異なる第2導電型を示す第2導体層と、
前記第1導体層の上面の辺縁の少なくとも一部及び前記第2導体層の上面の辺縁の少なくとも一部を覆うと共に、前記第1導体層の周縁端から上面中央に向かって下降する傾斜部が形成され、さらに、前記第2導体層の周縁端から上面中央に向かって下降する他の傾斜部が形成された絶縁層と、
一端が前記第1導体層上に該第1導体層の一部を露出するように形成されると共に、他端が前記傾斜部上に形成された第1電極と、
前記第2導体層上に形成されると共に、周縁端が前記他の傾斜部上に形成された第2電極と、 前記第1導体層に電圧を印加するための端子電極と、
前記第1及び第2電極と前記絶縁層上に前記第1及び第2電極の一部を露出するように形成されて前記第2電極を介して前記第1電極と前記端子電極とを接続する第3電極とを備えることを特徴とする電極構造。 A first conductor layer having an upper surface exhibiting a first conductivity type;
A second conductor layer provided apart from the first conductor layer and having a second conductivity type different from the first conductivity type on the upper surface;
A slope that covers at least part of the edge of the upper surface of the first conductor layer and at least part of the edge of the upper surface of the second conductor layer, and descends from the peripheral edge of the first conductor layer toward the center of the upper surface. An insulating layer formed with another inclined portion that is further lowered from the peripheral edge of the second conductor layer toward the center of the upper surface ;
A first electrode having one end formed on the first conductor layer so as to expose a part of the first conductor layer and the other end formed on the inclined portion;
A second electrode formed on the second conductor layer and having a peripheral edge formed on the other inclined portion ; a terminal electrode for applying a voltage to the first conductor layer;
The first and second electrodes and the insulating layer are formed so as to expose a part of the first and second electrodes, and the first electrode and the terminal electrode are connected via the second electrode. An electrode structure comprising a third electrode.
前記第1柱状構造物に離間して設けられ、上面が前記第1導電型と異なる第2導電型を示す第2柱状構造物と、
前記第1柱状構造物の上面の辺縁の少なくとも一部及び前記第2柱状構造物の上面の辺縁の少なくとも一部を覆うと共に、前記第1柱状構造物の周縁端から上面中央に向かって下降する傾斜部が形成され、さらに、前記第2柱状構造物の周縁端から上面中央に向かって下降する他の傾斜部が形成された絶縁層と、
一端が前記第1柱状構造物の上面に該第1柱状構造物の上面の一部を露出するように形成されると共に、他端が前記傾斜部上に形成された第1電極と、
前記第2柱状構造物の上面に形成されると共に、周縁端が前記他の傾斜部上に形成された第2電極と、
前記第1柱状構造物に電圧を印加するための端子電極と、
前記第1及び第2電極と前記絶縁層との上に前記第1及び第2電極の一部を露出するように形成されて前記第1電極と前記端子電極とを前記第2電極を介して接続する第3電極とを備えることを特徴とする電極構造。 A first columnar structure whose upper surface shows the first conductivity type;
A second columnar structure provided apart from the first columnar structure and having a second conductivity type different from the first conductivity type on the upper surface;
Covering at least part of the edge of the upper surface of the first columnar structure and at least part of the edge of the upper surface of the second columnar structure, and from the peripheral edge of the first columnar structure toward the center of the upper surface inclined portion descending is formed, further, an insulating layer other inclined portion descending toward the upper center from the peripheral edge of the second columnar structure is formed,
A first electrode having one end formed on the upper surface of the first columnar structure to expose a part of the upper surface of the first columnar structure , and the other end formed on the inclined portion;
A second electrode formed on an upper surface of the second columnar structure and having a peripheral edge formed on the other inclined portion ;
A terminal electrode for applying a voltage to the first columnar structure;
A portion of the first and second electrodes are exposed on the first and second electrodes and the insulating layer, and the first electrode and the terminal electrode are interposed through the second electrode. An electrode structure comprising a third electrode to be connected.
上面が第2導電型を示す第2柱状構造物を有する付加素子と、
前記第1柱状構造物の上面の辺縁の少なくとも一部及び前記第2柱状構造物の上面の辺縁部の少なくとも一部を覆うと共に、前記第1柱状構造物の周縁端から上面中央に向かって下降する傾斜部が形成され、さらに、前記第2柱状構造物の周縁端から上面中央に向かって下降する他の傾斜部が形成された絶縁層と、
一端が前記第1柱状構造物の上面に該第1柱状構造物の上面の一部を露出するように形成された第1電極と、
前記第2柱状構造物の上面に形成されると共に、周縁端が前記他の傾斜部上に形成された第2電極と、
前記レーザ共振器に電圧を印加するための端子電極と、
前記第1及び第2電極と前記絶縁層との上に前記第1及び第2電極の一部を露出するように形成されて前記第1電極と前記端子電極とを前記第2電極を介して接続する第3電極とを備えることを特徴とする光半導体素子。 A laser resonator having a first columnar structure having an upper surface of the first conductivity type;
An additional element having a second columnar structure whose upper surface shows the second conductivity type;
Covering at least part of the edge of the upper surface of the first columnar structure and at least part of the edge of the upper surface of the second columnar structure, and from the peripheral edge of the first columnar structure toward the center of the upper surface. And an insulating layer formed with another inclined portion that descends from the peripheral edge of the second columnar structure toward the center of the upper surface ,
A first electrode having one end formed on the upper surface of the first columnar structure so as to expose a part of the upper surface of the first columnar structure ;
A second electrode formed on an upper surface of the second columnar structure and having a peripheral edge formed on the other inclined portion ;
A terminal electrode for applying a voltage to the laser resonator;
A portion of the first and second electrodes are exposed on the first and second electrodes and the insulating layer, and the first electrode and the terminal electrode are interposed through the second electrode. An optical semiconductor element comprising: a third electrode to be connected.
前記レーザ共振器に対して並列に接続されていることを特徴とする請求項3に記載の光半導体素子。 The additional element is a rectifying element having a rectifying action on a reverse bias voltage of the laser resonator;
The optical semiconductor device according to claim 3, wherein the optical semiconductor device is connected in parallel to the laser resonator.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006171150A JP4867495B2 (en) | 2006-06-21 | 2006-06-21 | Electrode structure and optical semiconductor device |
US11/550,824 US7450620B2 (en) | 2005-10-27 | 2006-10-19 | Electrode structure and optical semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006171150A JP4867495B2 (en) | 2006-06-21 | 2006-06-21 | Electrode structure and optical semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008004670A JP2008004670A (en) | 2008-01-10 |
JP4867495B2 true JP4867495B2 (en) | 2012-02-01 |
Family
ID=39008832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006171150A Expired - Fee Related JP4867495B2 (en) | 2005-10-27 | 2006-06-21 | Electrode structure and optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4867495B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000016861A (en) * | 1998-06-30 | 2000-01-18 | Inax Corp | Easily processable pottery plate and board using the same |
KR101222354B1 (en) | 2010-09-16 | 2013-01-15 | 삼성에스디아이 주식회사 | Rechargeable Battery |
JP2014135371A (en) * | 2013-01-10 | 2014-07-24 | Ricoh Co Ltd | Surface emitting laser, surface emitting laser array and optical scanning device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2699383B2 (en) * | 1988-03-04 | 1998-01-19 | オムロン株式会社 | Semiconductor light emitting element, distance sensor and photoelectric sensor using the element |
JPH03192785A (en) * | 1989-12-22 | 1991-08-22 | Omron Corp | Semiconductor element and manufacture thereof |
JPH0846279A (en) * | 1994-07-26 | 1996-02-16 | Mitsubishi Electric Corp | Array type semiconductor laser device |
JP4507489B2 (en) * | 2002-12-16 | 2010-07-21 | 富士ゼロックス株式会社 | Surface emitting semiconductor laser and manufacturing method thereof |
JP2004288971A (en) * | 2003-03-24 | 2004-10-14 | Seiko Epson Corp | Surface-emitting laser, its manufacturing method and electronic apparatus |
WO2005055379A1 (en) * | 2003-11-28 | 2005-06-16 | Osram Opto Semiconductors Gmbh | Light-emitting semiconductor component comprising a protective diode |
JP2005311089A (en) * | 2004-04-22 | 2005-11-04 | Fuji Xerox Co Ltd | Vertical resonator type surface-emitting semiconductor laser device |
JP4747516B2 (en) * | 2004-06-08 | 2011-08-17 | 富士ゼロックス株式会社 | Vertical cavity surface emitting semiconductor laser device |
-
2006
- 2006-06-21 JP JP2006171150A patent/JP4867495B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008004670A (en) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4581848B2 (en) | Optical element | |
JP2022514968A (en) | Vertical cavity type surface emitting laser | |
JP4867495B2 (en) | Electrode structure and optical semiconductor device | |
JP4470819B2 (en) | Optical element | |
JP4857937B2 (en) | Manufacturing method of optical element | |
US7453915B2 (en) | Optical semiconductor element and method for manufacturing the same | |
JP4412237B2 (en) | Optical element and manufacturing method thereof | |
US7450620B2 (en) | Electrode structure and optical semiconductor element | |
JP4449830B2 (en) | Surface emitting semiconductor laser | |
JP4924796B2 (en) | Semiconductor laser and optical device manufacturing method | |
US11539188B2 (en) | Surface emitting laser and method of manufacturing the same | |
JP3729271B2 (en) | Optical device and manufacturing method thereof | |
US20070081568A1 (en) | Optical semiconductor element and method for manufacturing the same | |
JP2022043575A (en) | Surface emission semiconductor laser | |
JP2007129012A (en) | Optical semiconductor element | |
JP4363394B2 (en) | Electrode structure for surface emitting semiconductor laser and surface emitting semiconductor laser | |
JP2007129011A (en) | Optical semiconductor element | |
JP4356677B2 (en) | Optical semiconductor element | |
US7643531B2 (en) | Optical semiconductor element including photodetecting element with comb-tooth structure | |
JP4449756B2 (en) | Optical element | |
JP2006261521A (en) | Surface emitting device and manufacturing method thereof | |
JP2006339487A (en) | Process for fabricating optical element and patterning method | |
JP2007317687A (en) | Light element wafer, and light element chip and manufacturing method thereof | |
JP2007103768A (en) | Optical semiconductor element and its fabrication process | |
JP2007150177A (en) | Surface-emission semiconductor laser |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |