JP2007103768A - Optical semiconductor element and its fabrication process - Google Patents

Optical semiconductor element and its fabrication process Download PDF

Info

Publication number
JP2007103768A
JP2007103768A JP2005293424A JP2005293424A JP2007103768A JP 2007103768 A JP2007103768 A JP 2007103768A JP 2005293424 A JP2005293424 A JP 2005293424A JP 2005293424 A JP2005293424 A JP 2005293424A JP 2007103768 A JP2007103768 A JP 2007103768A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor laser
surface emitting
emitting semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005293424A
Other languages
Japanese (ja)
Inventor
Yasutaka Imai
保貴 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005293424A priority Critical patent/JP2007103768A/en
Priority to US11/535,730 priority patent/US20070081568A1/en
Publication of JP2007103768A publication Critical patent/JP2007103768A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an optical semiconductor element which can enhance electrostatic breakdown voltage of a surface emission semiconductor laser, and to provide a process for fabricating such an optical semiconductor element as the electrostatic breakdown voltage is enhanced without complicating the fabrication process. <P>SOLUTION: The optical semiconductor element 10 is provided on a semiconductor substrate 11 with a surface emission semiconductor laser 20, and a photodetector 30 formed above the surface emission semiconductor laser 20. The optical semiconductor element 10 is also provided on the semiconductor substrate 11 with an electrostatic breakdown voltage element 40 having a layer structure different from that of the photodetector 30 and protecting the surface emission semiconductor laser 20 against electrostatic breakdown. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、レーザ光を射出する光半導体素子及びその製造方法に関する。   The present invention relates to an optical semiconductor element that emits laser light and a method for manufacturing the same.

レーザ光を射出する光半導体素子の一種に面発光型半導体レーザがある。この面発光型半導体レーザは、基板の表面に対して直交する方向に共振器が形成されており、基板表面からレーザ光を射出するレーザである。基板の平行な劈開面を共振器として用いる従来の端面発光型半導体レーザに比べて面発光型半導体レーザは、量産性に適している、直接変調が可能である、低閾値動作が可能である、単一縦モード発振が可能である、二次元レーザアレイ構造を容易に形成することができる等の特徴を有している。   One type of optical semiconductor element that emits laser light is a surface emitting semiconductor laser. This surface emitting semiconductor laser is a laser in which a resonator is formed in a direction orthogonal to the surface of the substrate and emits laser light from the surface of the substrate. Compared with a conventional edge-emitting semiconductor laser using a parallel cleavage plane of the substrate as a resonator, the surface-emitting semiconductor laser is suitable for mass production, can be directly modulated, and can operate at a low threshold. It has features such that single longitudinal mode oscillation is possible and a two-dimensional laser array structure can be easily formed.

ところで、面発光型半導体レーザは、従来の端面発光型半導体レーザに比べて素子の体積が小さいため、素子自体の静電破壊耐圧が低い。静電破壊耐圧が低いと、素子を基板や台座等へ実装している最中に機械又は作業者から加えられる静電気によって素子が破壊される虞がある。このため、素子の実装を行う際には、静電気を除去する様々な対策が施されている。例えば、作業者の静電気を除去するために、作業者が帯電防止素材を用いた作業着を着用して作業を行ったり、作業環境の湿度を制御するとともにイオナイザー等を用いて作業環境を常に電気的に中和した状態にしている。しかしながら、これらの対策には限界があり、静電破壊耐圧がおよそ２００Ｖ以下の素子は実装中に破壊される可能性が高くなる。尚、以下の特許文献１には、静電破壊耐圧を向上させた半導体レーザの一例が開示されている。   By the way, since the volume of the element of the surface emitting semiconductor laser is smaller than that of the conventional edge emitting semiconductor laser, the electrostatic breakdown voltage of the element itself is low. If the electrostatic breakdown voltage is low, the element may be destroyed by static electricity applied from a machine or an operator while the element is mounted on a substrate or a pedestal. For this reason, various measures for removing static electricity have been taken when mounting elements. For example, to remove static electricity from the worker, the worker wears work clothes using antistatic materials to perform work, controls the humidity of the work environment, and uses an ionizer etc. Neutralized. However, these countermeasures are limited, and an element having an electrostatic breakdown voltage of about 200 V or less is more likely to be destroyed during mounting. The following Patent Document 1 discloses an example of a semiconductor laser with improved electrostatic breakdown voltage.

また、面発光型半導体レーザは、環境温度によって光出力が変動するという特性がある。以下の特許文献２，３には、面発光型半導体レーザ上にフォトダイオード等の受光素子を設け、面発光型半導体レーザから射出されるレーザ光の一部を受光素子で受光してモニタし、このモニタ結果に基づいて面発光型半導体レーザの出力を制御する光半導体素子が開示されている。
特開２００４−６５４８号公報 特開２００５−３３１０６号公報 特開２００５−１９７５１４号公報 Further, the surface emitting semiconductor laser has a characteristic that the light output varies depending on the environmental temperature. In Patent Documents 2 and 3 below, a light receiving element such as a photodiode is provided on a surface emitting semiconductor laser, and a part of the laser light emitted from the surface emitting semiconductor laser is received by the light receiving element and monitored. An optical semiconductor element that controls the output of a surface emitting semiconductor laser based on the monitoring result is disclosed.
JP 2004-6548 A JP-A-2005-33106 JP 2005-197514 A

ところで、上記の特許文献２，３に開示されている光半導体素子に形成されている面発光型半導体レーザ及び受光素子は、半導体膜を多層に亘って積層した構成である。かかる構成の面発光型半導体レーザの静電破壊耐圧を向上させるために、上記の特許文献１に開示されている技術を単純に適用したのでは、光半導体素子の製造プロセスが複雑になり、コスト上昇を招いてしまう虞がある。また、面発光型半導体レーザ、受光素子、及び静電破壊耐圧を向上させるための素子は光学的及び電気的に最適な構造が各々異なるため、各半導体膜の膜厚等は各素子毎に最適に設計されていることが望ましい。   By the way, the surface emitting semiconductor laser and the light receiving element formed in the optical semiconductor element disclosed in Patent Documents 2 and 3 have a configuration in which semiconductor films are stacked in multiple layers. In order to improve the electrostatic breakdown voltage of the surface emitting semiconductor laser having such a configuration, simply applying the technique disclosed in Patent Document 1 described above complicates the manufacturing process of the optical semiconductor element, resulting in cost reduction. There is a risk of rising. In addition, the surface emitting semiconductor laser, the light receiving element, and the element for improving the electrostatic breakdown voltage have different optically and optimal structures, so the thickness of each semiconductor film is optimum for each element. It is desirable to be designed.

本発明は、上記事情に鑑みてなされたものであり、面発光型半導体レーザの静電破壊耐圧を向上させることができる光半導体素子、及び製造プロセスを複雑にすることなく静電破壊耐圧が向上した光半導体素子を製造することができる光半導体素子の製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an optical semiconductor device capable of improving the electrostatic breakdown voltage of a surface emitting semiconductor laser, and the electrostatic breakdown voltage improved without complicating the manufacturing process. An object of the present invention is to provide an optical semiconductor device manufacturing method capable of manufacturing an optical semiconductor device.

上記課題を解決するために、本発明の光半導体素子は、基板表面に直交する方向にレーザ光を射出する多層構造の面発光型半導体レーザと、当該面発光型半導体レーザの上方又は下方に形成された多層構造の受光素子とを前記基板上に備える光半導体素子において、前記面発光型半導体レーザ及び前記受光素子の前記多層構造とは異なる層構造を有し、前記面発光型半導体レーザを静電破壊から保護する静電耐圧素子を前記基板上に備えることを特徴としている。
この発明によると、基板上に面発光型半導体レーザと受光素子とが積層して形成されており、更に面発光型半導体レーザの多層構造及び受光素子の多層構造とは異なる層構造を有し、面発光型半導体レーザを静電破壊から保護する静電耐圧素子が基板上に形成されている。かかる構成の光半導体素子においては、面発光型半導体レーザが静電耐圧素子によって静電破壊から保護されているため、面発光型半導体レーザの静電破壊耐圧を向上させることができる。また、静電耐圧素子は、面発光型半導体レーザ及び受光素子と層構造が異なるため、面発光型半導体レーザ、受光素子、及び静電耐圧素子を光学的及び電気的に最適な構造とすることができる。
ここで、本発明の光半導体素子は、前記面発光型半導体レーザを駆動する第１電極及び第２電極を備えており、前記静電耐圧素子は、前記第１電極と前記第２電極との間に電気的に並列に接続され、前記面発光型半導体レーザとは逆方向の整流作用を有する素子であることを特徴としている。
この発明によると、面発光型半導体レーザを駆動する第１電極と第２電極との間に、面発光型半導体レーザとは逆方向の整流作用を有する静電耐圧素子が電気的に並列に接続されている。このため、面発光型半導体レーザに逆バイアスの電圧が印加されても静電耐圧素子に電流が流れるため、逆バイアスに対する静電破壊耐圧を著しく向上させることができる。
また、本発明の光半導体素子は、前記静電耐圧素子が、前記層構造を用いてＰＮ接合、ＰＩＮ接合、ヘテロ接合、又はショットキー接合が形成されてなる素子であることが望ましい。
また、本発明の光半導体素子は、前記受光素子が、第１導電型からなる第１半導体層と、光吸収層として機能する第２半導体層と、第２導電型からなる第３半導体層とを備えており、前記静電耐圧素子が、前記第１半導体層又は第３半導体層と同一の層構造を含んでなることを特徴としている。
更に、本発明の光半導体素子は、前記面発光型半導体レーザと前記受光素子との間には、前記面発光型半導体レーザと前記受光素子とを分離する分離層が形成されていることを特徴としている。
上記課題を解決するために、本発明の光半導体素子の製造方法は、基板表面に直交する方向にレーザ光を射出する多層構造の面発光型半導体レーザと、当該面発光型半導体レーザの上方又は下方に形成された多層構造の受光素子とを前記基板上に備える光半導体素子の製造方法において、前記面発光型半導体レーザ及び前記受光素子の前記多層構造とは異なる層構造を有し、前記面発光型半導体レーザを静電破壊から保護する静電耐圧素子を前記基板上に形成する工程を含むことを特徴としている。
この発明によると、基板上に面発光型半導体レーザと受光素子とが積層して形成され、更に面発光型半導体レーザの多層構造及び受光素子の多層構造とは異なる層構造を有し、面発光型半導体レーザを静電破壊から保護する静電耐圧素子が基板上に形成される。かかる製造方法によれば、面発光型半導体レーザが静電耐圧素子によって静電破壊から保護された光半導体素子を製造することができるため、静電破壊耐圧を向上させることができる。また、静電耐圧素子は、面発光型半導体レーザ及び受光素子と層構造が異なるため、光学的及び電気的に最適な構造の面発光型半導体レーザ、受光素子、及び静電耐圧素子を形成することができる。更に、静電耐圧素子は、面発光型半導体レーザの多層構造及び受光素子の多層構造とは異なる層構造であるため、工程数は増えるが製造プロセスを複雑にすることなく面発光型半導体レーザ及び受光素子に加えて静電耐圧素子を備えた光発光素子を製造することができる。
また、本発明の光半導体素子の製造方法は、前記静電耐圧素子が、前記面発光型半導体レーザ及び前記受光素子とは異なる工程で形成されることを特徴としている。
更に、本発明の光半導体素子の製造方法は、前記面発光型半導体レーザ、前記受光素子、及び前記静電耐圧素子を形成した後に、前記面発光型半導体レーザを駆動する電極であって、前記面発光型半導体レーザとは逆方向の整流作用を有するよう前記静電耐圧素子を接続する第１電極及び第２電極を形成する工程を含むことを特徴としている。 In order to solve the above problems, an optical semiconductor device of the present invention is formed on a surface emitting semiconductor laser having a multilayer structure that emits laser light in a direction perpendicular to the substrate surface, and above or below the surface emitting semiconductor laser. An optical semiconductor device comprising a multilayered light-receiving element on the substrate, wherein the surface-emitting semiconductor laser has a layer structure different from the multilayer structure of the surface-emitting semiconductor laser and the light-receiving element. An electrostatic withstand voltage element that protects against electric breakdown is provided on the substrate.
According to the present invention, the surface emitting semiconductor laser and the light receiving element are stacked on the substrate, and the multilayer structure of the surface emitting semiconductor laser and the multilayer structure of the light receiving element are different from each other. An electrostatic withstand voltage element that protects the surface emitting semiconductor laser from electrostatic breakdown is formed on the substrate. In the optical semiconductor element having such a configuration, since the surface emitting semiconductor laser is protected from electrostatic breakdown by the electrostatic withstand voltage element, the electrostatic breakdown withstand voltage of the surface emitting semiconductor laser can be improved. Further, since the electrostatic withstand voltage element has a layer structure different from that of the surface emitting semiconductor laser and the light receiving element, the surface emitting semiconductor laser, the light receiving element, and the electrostatic withstand voltage element should have an optically and electrically optimal structure. Can do.
Here, the optical semiconductor element of the present invention includes a first electrode and a second electrode for driving the surface-emitting type semiconductor laser, and the electrostatic withstand voltage element includes a first electrode and a second electrode. It is characterized in that it is an element that is electrically connected in parallel between them and has a rectifying action in the direction opposite to that of the surface emitting semiconductor laser.
According to the present invention, an electrostatic withstand voltage element having a rectifying action in a direction opposite to that of the surface emitting semiconductor laser is electrically connected in parallel between the first electrode and the second electrode for driving the surface emitting semiconductor laser. Has been. For this reason, even if a reverse bias voltage is applied to the surface emitting semiconductor laser, a current flows through the electrostatic withstand voltage element, so that the electrostatic breakdown voltage against the reverse bias can be remarkably improved.
In the optical semiconductor element of the present invention, the electrostatic withstand voltage element is preferably an element in which a PN junction, PIN junction, heterojunction, or Schottky junction is formed using the layer structure.
In the optical semiconductor element of the present invention, the light receiving element includes a first semiconductor layer having a first conductivity type, a second semiconductor layer functioning as a light absorption layer, and a third semiconductor layer having a second conductivity type. The electrostatic withstand voltage element includes the same layer structure as the first semiconductor layer or the third semiconductor layer.
Furthermore, the optical semiconductor element of the present invention is characterized in that a separation layer for separating the surface-emitting semiconductor laser and the light-receiving element is formed between the surface-emitting semiconductor laser and the light-receiving element. It is said.
In order to solve the above problems, a method of manufacturing an optical semiconductor device according to the present invention includes a surface emitting semiconductor laser having a multilayer structure that emits laser light in a direction orthogonal to the substrate surface, and the surface emitting semiconductor laser above or below the surface emitting semiconductor laser. In the method of manufacturing an optical semiconductor device comprising a light receiving element having a multilayer structure formed below on the substrate, the surface emitting semiconductor laser and the light receiving element have a layer structure different from the multilayer structure, and the surface The method includes a step of forming, on the substrate, an electrostatic withstand voltage element that protects the light emitting semiconductor laser from electrostatic breakdown.
According to the present invention, a surface emitting semiconductor laser and a light receiving element are stacked on a substrate, and further have a multilayer structure of the surface emitting semiconductor laser and a layer structure different from the multilayer structure of the light receiving element. An electrostatic withstand voltage element that protects the type semiconductor laser from electrostatic breakdown is formed on the substrate. According to this manufacturing method, an optical semiconductor element in which the surface emitting semiconductor laser is protected from electrostatic breakdown by the electrostatic withstand voltage element can be manufactured, so that the electrostatic breakdown voltage can be improved. Since the electrostatic withstand voltage element has a layer structure different from that of the surface emitting semiconductor laser and the light receiving element, the surface emitting semiconductor laser, the light receiving element, and the electrostatic withstand voltage element having an optically and electrically optimal structure are formed. be able to. Furthermore, since the electrostatic withstand voltage element has a layer structure different from the multilayer structure of the surface emitting semiconductor laser and the multilayer structure of the light receiving element, the surface emitting semiconductor laser and the surface emitting semiconductor laser can be manufactured without complicating the manufacturing process. In addition to the light receiving element, a light emitting element having an electrostatic withstand voltage element can be manufactured.
The method for manufacturing an optical semiconductor device according to the present invention is characterized in that the electrostatic withstand voltage device is formed in a process different from the surface emitting semiconductor laser and the light receiving device.
Furthermore, the method for manufacturing an optical semiconductor device of the present invention is an electrode for driving the surface emitting semiconductor laser after the surface emitting semiconductor laser, the light receiving device, and the electrostatic withstand voltage device are formed, The method includes a step of forming a first electrode and a second electrode for connecting the electrostatic withstand voltage element so as to have a rectifying action in a direction opposite to that of the surface emitting semiconductor laser.

以下、図面を参照して本発明の実施形態による光半導体素子及びその製造方法について詳細に説明する。尚、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではなく、本発明の範囲内で任意に変更可能である。また、以下の説明で参照する各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。   Hereinafter, an optical semiconductor device and a method for manufacturing the same according to embodiments of the present invention will be described in detail with reference to the drawings. In addition, embodiment described below shows the one aspect | mode of this invention, does not limit this invention, It can change arbitrarily within the scope of the present invention. Moreover, in each figure referred in the following description, in order to make each layer and each member the size which can be recognized on drawing, the scale is varied for each layer and each member.

〔第１実施形態〕
図１は本発明の第１実施形態による光半導体素子を模式的に示す平面図であり、図２は図１中のＡ−Ａ線に沿う断面図である。図２に示す通り、本実施形態の光半導体素子１０は、面発光型半導体レーザ２０、受光素子としての光検出素子３０、及び静電耐圧素子４０を含んで構成される。以下、これらの構成及び全体構成について順に説明する。 [First Embodiment]
FIG. 1 is a plan view schematically showing an optical semiconductor device according to the first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line AA in FIG. As shown in FIG. 2, the optical semiconductor element 10 of the present embodiment includes a surface emitting semiconductor laser 20, a light detection element 30 as a light receiving element, and an electrostatic withstand voltage element 40. Hereinafter, these configurations and the overall configuration will be described in order.

〈面発光型半導体レーザ〉
面発光型半導体レーザ２０は、半導体基板（本実施形態ではｎ型ＧａＡｓ基板）１１上に形成されている。この面発光型半導体レーザ２０は垂直共振器を有しており、本実施形態では垂直共振器をなす一方の分布反射型多層膜ミラーが柱状の半導体堆積体（以下、第１柱状部という）Ｐ１に形成されている。つまり、面発光型半導体レーザ２０はその一部が第１柱状部Ｐ１に含まれた構成である。 <Surface emitting semiconductor laser>
The surface emitting semiconductor laser 20 is formed on a semiconductor substrate (in this embodiment, an n-type GaAs substrate) 11. This surface-emitting type semiconductor laser 20 has a vertical resonator, and in this embodiment, one distributed reflection multilayer mirror constituting the vertical resonator has a columnar semiconductor deposit (hereinafter referred to as a first columnar portion) P1. Is formed. That is, the surface emitting semiconductor laser 20 has a configuration in which a part thereof is included in the first columnar portion P1.

面発光型半導体レーザ２０は、例えば、ｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの分布反射型多層膜ミラー（以下、第１ミラーという）２１と、ＧａＡｓウェル層とＡｌ０．３Ｇａ０．７Ａｓバリア層からなり、ウェル層が３層で構成される量子井戸構造を含む活性層２２と、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの分布反射型多層膜ミラー（以下、第２ミラーという）２３と、ｐ型ＧａＡｓからなるコンタクト層２４とが順次積層された多層構造である。 The surface emitting semiconductor laser 20 includes, for example, 40 pairs of distributed reflection multilayer mirrors in which n-type Al 0.9 Ga 0.1 As layers and n-type Al 0.15 Ga 0.85 As layers are alternately stacked. (Hereinafter referred to as a first mirror) 21, an active layer 22 including a quantum well structure including a GaAs well layer and an Al 0.3 Ga 0.7 As barrier layer, and the well layer including three layers, p-type 25 pairs of distributed reflective multilayer mirrors (hereinafter referred to as second mirrors) 23 in which Al 0.9 Ga 0.1 As layers and p-type Al 0.15 Ga 0.85 As layers are alternately stacked, and p It has a multilayer structure in which contact layers 24 made of type GaAs are sequentially stacked.

尚、本実施形態において、ＡｌＧａＡｓ層のＡｌ組成とは、ガリウム（Ｇａ）に対するアルミニウム（Ａｌ）の組成をいう。ＡｌＧａＡｓ層のＡｌ組成は、「０」から「１」までである。即ち、ＡｌＧａＡｓ層は、ＧａＡｓ層（Ａｌ組成が「０」の場合）及びＡｌＡｓ層（Ａｌ組成が「１」の場合）を含む。また、以上説明した第１ミラー２１、活性層２２、第２ミラー２３、及びコンタクト層２４を構成する各層の組成及び層数は特に限定される訳ではない。   In the present embodiment, the Al composition of the AlGaAs layer refers to the composition of aluminum (Al) with respect to gallium (Ga). The Al composition of the AlGaAs layer is from “0” to “1”. That is, the AlGaAs layer includes a GaAs layer (when the Al composition is “0”) and an AlAs layer (when the Al composition is “1”). The composition and the number of layers constituting the first mirror 21, the active layer 22, the second mirror 23, and the contact layer 24 described above are not particularly limited.

面発光型半導体レーザ２０をなす第１ミラー２１は、例えばケイ素（Ｓｉ）がドーピングされることによりｎ型にされており、第２ミラー２３は、例えば炭素（Ｃ）がドーピングされることによりｐ型にされている。従って、ｐ型の第２ミラー２３、不純物がドーピングされていない活性層２２、及びｎ型の第１ミラー２１により、ｐｉｎダイオードが形成される。また、面発光型半導体レーザ２０のうち、第２ミラー２３及びコンタクト層２４が、第２ミラー２３の上面からみて円形の形状にエッチングされて第１柱状部Ｐ１が形成されている。尚、本実施形態では、第１柱状部Ｐ１の平面形状を円形としたが、この形状は任意の形状をとることができる。   The first mirror 21 forming the surface emitting semiconductor laser 20 is made n-type by doping, for example, silicon (Si), and the second mirror 23 is made p by doping, for example, carbon (C). It has been typed. Therefore, a pin diode is formed by the p-type second mirror 23, the active layer 22 not doped with impurities, and the n-type first mirror 21. Further, in the surface emitting semiconductor laser 20, the second mirror 23 and the contact layer 24 are etched into a circular shape when viewed from the upper surface of the second mirror 23 to form the first columnar part P <b> 1. In the present embodiment, the planar shape of the first columnar portion P1 is circular, but this shape can take any shape.

更に、第２ミラー２３を構成する層のうち活性層２２に近い領域に、ＡｌＧａＡｓ層を側面から酸化することにより得られる電流狭窄層２５が形成されている。この電流狭窄層２５はリング状に形成されている。即ち、この電流狭窄層２５は、図１及び図２に示す半導体基板１１の表面１１ａと平行な面で切断した場合における断面形状が、第１柱状部Ｐ１の平面形状の円形と同心の円のリング状である。   Furthermore, a current confinement layer 25 obtained by oxidizing the AlGaAs layer from the side surface is formed in a region close to the active layer 22 among the layers constituting the second mirror 23. The current confinement layer 25 is formed in a ring shape. That is, the current confinement layer 25 has a cross-sectional shape when cut along a plane parallel to the surface 11a of the semiconductor substrate 11 shown in FIGS. 1 and 2, and a circular shape concentric with the planar shape of the first columnar portion P1. It is ring-shaped.

また、コンタクト層２４上には、第１柱状部Ｐ１の外周に沿うようにリング状の平面形状を有する電極２６が形成されている。この電極２６は、例えば、クロム（Ｃｒ）、金（Ａｕ）と亜鉛（Ｚｎ）との合金、及び金（Ａｕ）の積層膜からなる。或いは、白金（Ｐｔ）、チタン（Ｔｉ）及び金（Ａｕ）の積層膜からなる。この電極２６は、面発光型半導体レーザ２０を駆動するためのものであり、電極２６から活性層２２に電流が注入される。   On the contact layer 24, an electrode 26 having a ring-like planar shape is formed along the outer periphery of the first columnar part P1. The electrode 26 is made of, for example, chromium (Cr), an alloy of gold (Au) and zinc (Zn), and a laminated film of gold (Au). Or it consists of a laminated film of platinum (Pt), titanium (Ti) and gold (Au). The electrode 26 is for driving the surface emitting semiconductor laser 20, and current is injected from the electrode 26 into the active layer 22.

〈分離層〉
本実施形態の光半導体素子１０は、面発光型半導体レーザ２０上に分離層２７が形成されている。即ち、分離層２７は、面発光型半導体レーザ２０と後述する光検出素子３０との間に設けられている。具体的には、図２に示す通り、分離層２７は、コンタクト層２４上に形成されている。即ち、分離層２７は、面発光型半導体レーザ２０のコンタクト層２４と、後述する光検出素子３０の後述する第１コンタクト層３１との間に設けられている。尚、前述した通り、コンタクト層２４の上面にはリング状の電極２６が形成されているため、分離層２７は周囲が電極２６に取り囲まれている。 <Separation layer>
In the optical semiconductor element 10 of the present embodiment, the separation layer 27 is formed on the surface emitting semiconductor laser 20. That is, the separation layer 27 is provided between the surface emitting semiconductor laser 20 and a photodetecting element 30 described later. Specifically, as shown in FIG. 2, the separation layer 27 is formed on the contact layer 24. That is, the separation layer 27 is provided between the contact layer 24 of the surface emitting semiconductor laser 20 and the first contact layer 31 described later of the photodetector 30 described later. As described above, since the ring-shaped electrode 26 is formed on the upper surface of the contact layer 24, the separation layer 27 is surrounded by the electrode 26.

この分離層２７の平面形状は円形である。図示の例では、分離層２７の平面形状は第１コンタクト層３１の平面形状と同じであるが、これらの直径は第１柱状部Ｐ１の直径よりも小さくなるよう形成されている。尚、分離層２７の平面形状は、第１コンタクト層３１の平面形状よりも大きく形成することもできる。分離層２７については、後述する光半導体素子の製造方法の項にて更に詳細に説明する。   The planar shape of the separation layer 27 is circular. In the illustrated example, the planar shape of the separation layer 27 is the same as the planar shape of the first contact layer 31, but these diameters are formed to be smaller than the diameter of the first columnar portion P1. The planar shape of the separation layer 27 can be formed larger than the planar shape of the first contact layer 31. The separation layer 27 will be described in more detail in the section of an optical semiconductor device manufacturing method described later.

〈光検出素子〉
光検出素子３０は分離層２７上に設けられている。光検出素子３０は第１コンタクト層３１、光吸収層３２、及び第２コンタクト層３３を含んで構成される。第１コンタクト層３１は分離層２７上に設けられ、光吸収層３２は第１コンタクト層３１上に設けられ、第２コンタクト層３３は光吸収層３２上に設けられている。光吸収層３２及び第２コンタクト層３３の平面形状は、第１コンタクト層３１の平面形状よりも小さく形成されている。第２コンタクト層３３及び光吸収層３２は、柱状の半導体堆積体（以下、第２柱状部という）Ｐ２を構成する。つまり、光検出素子３０はその一部が第２柱状部Ｐ２に含まれた構成である。尚、光検出素子３０の上面は、面発光型半導体レーザ２０からのレーザ光の射出面３４とされている。 <Photodetection element>
The light detection element 30 is provided on the separation layer 27. The light detection element 30 includes a first contact layer 31, a light absorption layer 32, and a second contact layer 33. The first contact layer 31 is provided on the separation layer 27, the light absorption layer 32 is provided on the first contact layer 31, and the second contact layer 33 is provided on the light absorption layer 32. The planar shape of the light absorption layer 32 and the second contact layer 33 is smaller than the planar shape of the first contact layer 31. The second contact layer 33 and the light absorption layer 32 constitute a columnar semiconductor deposited body (hereinafter referred to as a second columnar portion) P2. That is, the light detection element 30 has a configuration in which a part thereof is included in the second columnar portion P2. The upper surface of the photodetecting element 30 is an emission surface 34 for laser light from the surface emitting semiconductor laser 20.

光検出素子３０を構成する第１コンタクト層３１はｎ型ＧａＡｓ層からなり、光吸収層３２は不純物が導入されていないＧａＡｓ層からなり、第２コンタクト層３３はｐ型ＧａＡｓ層からなる。具体的には、第１コンタクト層３１は、例えばケイ素（Ｓｉ）がドーピングされることによりｎ型にされ、第２コンタクト層３３は、例えば炭素（Ｃ）がドーピングされることによりｐ型にされている。従って、ｎ型の第１コンタクト層３１、不純物がドーピングされていない光吸収層３２、及びｐ型の第２コンタクト層３３により、ｐｉｎダイオードが形成される。   The first contact layer 31 constituting the light detecting element 30 is made of an n-type GaAs layer, the light absorption layer 32 is made of a GaAs layer into which no impurity is introduced, and the second contact layer 33 is made of a p-type GaAs layer. Specifically, the first contact layer 31 is made n-type by doping silicon (Si), for example, and the second contact layer 33 is made p-type by doping carbon (C), for example. ing. Therefore, a pin diode is formed by the n-type first contact layer 31, the light absorption layer 32 not doped with impurities, and the p-type second contact layer 33.

第１コンタクト層３１上には、その外周に沿うようにリング状の平面形状を有する電極３５が形成されている。つまり、電極３５は、第２柱状部Ｐ２を取り囲むように設けられている。この電極３５は、例えば、クロム（Ｃｒ）、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金、ニッケル（Ｎｉ）、及び金（Ａｕ）の積層膜からなる。   On the first contact layer 31, an electrode 35 having a ring-shaped planar shape is formed along the outer periphery thereof. That is, the electrode 35 is provided so as to surround the second columnar part P2. The electrode 35 is made of, for example, a laminated film of chromium (Cr), an alloy of gold (Au) and germanium (Ge), nickel (Ni), and gold (Au).

また、光検出素子３０の上面上（第２コンタクト層３３上）には電極３６が形成されている。電極３５，３６は、光検出素子３０を駆動するために使用される。電極３６には開口部３７が設けられており、この開口部３７によって第２コンタクト層３３の上面の一部が露出する。この露出した面が、レーザ光の射出面３４である。従って、開口部３７の平面形状及び大きさを適宜設定することにより、射出面３４の形状及び大きさを適宜設定することができる。本実施形態においては、図１に示す通り、射出面３４が円形であるものとする。また、電極３６は、面発光型半導体レーザ２０のコンタクト層２４上に形成される電極２６と同じ材質にて形成することができる。   An electrode 36 is formed on the upper surface of the photodetecting element 30 (on the second contact layer 33). The electrodes 35 and 36 are used to drive the light detection element 30. An opening 37 is provided in the electrode 36, and a part of the upper surface of the second contact layer 33 is exposed through the opening 37. This exposed surface is the laser light emission surface 34. Therefore, by appropriately setting the planar shape and size of the opening 37, the shape and size of the emission surface 34 can be appropriately set. In the present embodiment, it is assumed that the emission surface 34 is circular as shown in FIG. The electrode 36 can be formed of the same material as the electrode 26 formed on the contact layer 24 of the surface emitting semiconductor laser 20.

電極３６は、図１に示す通り、リング状の平面形状を有する接続部３６ａと、直線状の平面形状を有する引き出し部３６ｂと、円状の平面形状を有するパッド部３６ｃとを有する。電極３６は、接続部３６ａにおいて第２コンタクト層３３と電気的に接続されている。電極３６の引き出し部３６ｂは、接続部３６ａとパッド部３６ｃとを接続している。第４電極のパッド部３６ｃは、電極パッドとして用いられる。尚、本実施形態では電極３６の接続部３６ａの形状がリング状である場合を例に挙げているが、接続部３６ａは第２コンタクト層３３に接触してさえいれば良いため、その平面形状は任意の形状とすることができる。   As shown in FIG. 1, the electrode 36 includes a connection portion 36 a having a ring-shaped planar shape, a lead portion 36 b having a linear planar shape, and a pad portion 36 c having a circular planar shape. The electrode 36 is electrically connected to the second contact layer 33 at the connection portion 36a. The lead part 36b of the electrode 36 connects the connection part 36a and the pad part 36c. The pad portion 36c of the fourth electrode is used as an electrode pad. In the present embodiment, the case where the shape of the connection portion 36a of the electrode 36 is a ring shape is taken as an example, but the connection portion 36a only needs to be in contact with the second contact layer 33. Can be of any shape.

〈静電耐圧素子〉
静電耐圧素子４０は、半導体基板１１上であって、第１柱状部Ｐ１及び第２柱状部が形成された位置とは異なる位置に形成された柱状の半導体堆積体（以下、第３柱状部という）Ｐ３及び第３柱状部Ｐ３上の柱状の半導体堆積体（以下、第４柱状部という）Ｐ４に形成されている。第３柱状部Ｐ３は、第２ミラー２３、コンタクト層２４、分離層２７、第１コンタクト層３１、光吸収層３２、及び第２コンタクト層３３、並びに、分離層３８、及び第１コンタクト層４１がエッチングされて形成される。また、第４柱状部Ｐ４は、耐圧層４２及び第２コンタクト層４３がエッチングされて形成される。 <Electrostatic voltage device>
The electrostatic withstand voltage element 40 is a columnar semiconductor deposited body (hereinafter referred to as a third columnar section) formed on the semiconductor substrate 11 at a position different from the position where the first columnar section P1 and the second columnar section are formed. P3 and a columnar semiconductor deposited body (hereinafter referred to as a fourth columnar portion) P4 on the third columnar portion P3. The third columnar portion P3 includes the second mirror 23, the contact layer 24, the separation layer 27, the first contact layer 31, the light absorption layer 32, the second contact layer 33, the separation layer 38, and the first contact layer 41. Is formed by etching. The fourth columnar portion P4 is formed by etching the breakdown voltage layer 42 and the second contact layer 43.

第３柱状部Ｐ３は第１コンタクト層４１の上面からみて円形の形状にエッチングされ、第４柱状部Ｐ４は第２コンタクト層４３の上面からみて円形の形状にエッチングされる。また、図１及び図２に示す通り、第４柱状部Ｐ４は、その直径が第３柱状部Ｐ３の直径よりも小さくなるように形成され、且つ第３柱状部Ｐ３と同心とならないよう、第１柱状部Ｐ１及び第２柱状部Ｐ２から離れる方向に偏心した状態に形成される。第３柱状部Ｐ３に形成される分離層３８は、第３柱状部Ｐ３の下方の第１コンタクト層３１、光吸収層３２、及び第２コンタクト層３３からなるｐｉｎダイオードと静電耐圧素子４０とを分離するものであり、分離層２７と同様の組成で形成することができる。尚、本実施形態では、第３柱状部Ｐ３と第４柱状部Ｐ４とを偏心させた構造を例に挙げて説明するが、これらが同心の構造であっても良い。   The third columnar portion P3 is etched into a circular shape as viewed from the upper surface of the first contact layer 41, and the fourth columnar portion P4 is etched into a circular shape as viewed from the upper surface of the second contact layer 43. Further, as shown in FIGS. 1 and 2, the fourth columnar portion P4 is formed so that its diameter is smaller than the diameter of the third columnar portion P3, and is not concentric with the third columnar portion P3. It is formed in an eccentric state in a direction away from the first columnar part P1 and the second columnar part P2. The separation layer 38 formed in the third columnar part P3 includes a pin diode and the electrostatic withstand voltage element 40 which are composed of the first contact layer 31, the light absorption layer 32, and the second contact layer 33 below the third columnar part P3. And can be formed with the same composition as that of the separation layer 27. In the present embodiment, a structure in which the third columnar part P3 and the fourth columnar part P4 are decentered will be described as an example. However, these structures may be concentric.

静電耐圧素子４０は、第３柱状部Ｐ３の第１コンタクト層４１と、第４柱状部Ｐ４の耐圧層４２及び第２コンタクト層４３とを含んで構成される。このように、静電耐圧素子４０は、面発光型半導体レーザ２０の層構造及び光検出素子３０の層構造とは異なる層構造に形成される。このため、面発光型半導体レーザ２０、光検出素子３０、及び静電耐圧素子４０の構造を、光学的及び電気的に最適な構造にすることができる。   The electrostatic withstand voltage element 40 includes a first contact layer 41 of the third columnar portion P3, and a withstand voltage layer 42 and a second contact layer 43 of the fourth columnar portion P4. As described above, the electrostatic withstand voltage element 40 is formed in a layer structure different from the layer structure of the surface emitting semiconductor laser 20 and the layer structure of the light detection element 30. For this reason, the structures of the surface emitting semiconductor laser 20, the light detecting element 30, and the electrostatic withstand voltage element 40 can be made optically and electrically optimal structures.

静電耐圧素子４０を構成する第１コンタクト層４１はｎ型ＧａＡｓ層からなり、耐圧層４２は不純物が導入されていないＧａＡｓ層からなり、第２コンタクト層４３はｐ型ＧａＡｓ層からなる。具体的には、第１コンタクト層４１は、例えばケイ素（Ｓｉ）がドーピングされることによりｎ型にされ、第２コンタクト層４３は、例えば炭素（Ｃ）がドーピングされることによりｐ型にされている。従って、ｎ型の第１コンタクト層４１、不純物がドーピングされていない耐圧層４２、及びｐ型の第２コンタクト層４３により、ｐｉｎダイオードが形成される。   The first contact layer 41 constituting the electrostatic withstand voltage element 40 is made of an n-type GaAs layer, the withstand voltage layer 42 is made of a GaAs layer into which no impurity is introduced, and the second contact layer 43 is made of a p-type GaAs layer. Specifically, the first contact layer 41 is made n-type by doping silicon (Si), for example, and the second contact layer 43 is made p-type by doping carbon (C), for example. ing. Accordingly, the n-type first contact layer 41, the breakdown voltage layer 42 not doped with impurities, and the p-type second contact layer 43 form a pin diode.

静電耐圧素子４０の一部をなす第１コンタクト層４１上には、第１柱状部Ｐ１及び第２柱状部Ｐ２と向かい合う側に、略矩形形状の平面形状を有する電極４４が形成されている。この電極４４は、光検出素子３０の一部をなす第１コンタクト層３１上に形成される電極３５と同じ材質にて形成することができる。即ち、電極４４を、例えば、クロム（Ｃｒ）、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金、ニッケル（Ｎｉ）、及び金（Ａｕ）の積層膜で形成することができる。   On the first contact layer 41 forming a part of the electrostatic withstand voltage element 40, an electrode 44 having a substantially rectangular planar shape is formed on the side facing the first columnar part P1 and the second columnar part P2. . The electrode 44 can be formed of the same material as the electrode 35 formed on the first contact layer 31 that forms a part of the photodetecting element 30. That is, the electrode 44 can be formed of, for example, a laminated film of chromium (Cr), an alloy of gold (Au) and germanium (Ge), nickel (Ni), and gold (Au).

また、静電耐圧素子４０の一部をなす第２コンタクト層４３上には、電極４５が形成されている。電極４４，４５は、静電耐圧素子４０を駆動するために使用される。電極４５は、面発光型半導体レーザ２０のコンタクト層２４上に形成される電極２６と同じ材質にて形成することができる。即ち、電極４５を、例えば、クロム（Ｃｒ）、金（Ａｕ）と亜鉛（Ｚｎ）との合金、及び金（Ａｕ）の積層膜で形成することができる。この電極４５は、その平面形状を第４柱状部Ｐ４の平面形状と相似の円形の形状にすることが望ましい。   An electrode 45 is formed on the second contact layer 43 that forms part of the electrostatic withstand voltage element 40. The electrodes 44 and 45 are used for driving the electrostatic withstand voltage element 40. The electrode 45 can be formed of the same material as that of the electrode 26 formed on the contact layer 24 of the surface emitting semiconductor laser 20. That is, the electrode 45 can be formed of, for example, a laminated film of chromium (Cr), an alloy of gold (Au) and zinc (Zn), and gold (Au). The electrode 45 preferably has a planar shape similar to the planar shape of the fourth columnar part P4.

〈絶縁層〉
本実施形態の光半導体素子１０は、図１及び図２に示す通り、主として第１柱状部Ｐ１、第２柱状部Ｐ２、及び第３柱状部Ｐ３の周囲を取り囲むよう第１ミラー２１の上、又は活性層２２の上に絶縁層５０が形成されている。また、この絶縁層５０は、第４柱状部Ｐ４の側面の一部を覆うように形成されている。この絶縁層５０は、電極３６の引き出し部
３６ｂ及びパッド部３６ｃの下、及び後述する電極配線５１，５２の下に形成されている。 <Insulation layer>
As shown in FIGS. 1 and 2, the optical semiconductor element 10 of the present embodiment mainly includes the first columnar part P1, the second columnar part P2, and the third columnar part P3 on the first mirror 21 so as to surround the periphery. Alternatively, the insulating layer 50 is formed on the active layer 22. Further, the insulating layer 50 is formed so as to cover a part of the side surface of the fourth columnar part P4. The insulating layer 50 is formed under the lead portion 36b and the pad portion 36c of the electrode 36 and under electrode wirings 51 and 52 described later.

〈電極配線〉
電極配線５１は、面発光型半導体レーザ２０の電極２６、光検出素子３０の電極３５、及び静電耐圧素子４０の電極４４とを電気的に接続するものである。図１に示す通り、電極配線５１は、リング状の平面形状を有する接続部５１ａと、Ｔ字の平面形状を有する配線部５１ｂと、円状の平面形状を有するパッド部５１ｃとを有する。電極配線５１は、接続部５１ａにおいて電極２６，３５の上面に接合されて電気的に接続されている。電極配線５１の配線部５１ｂは、接続部５１ａと静電耐圧素子４０の電極４４とを接続するとともに、パッド部５１ｃに接続されている。電極配線５１のパッド部５１ｃは、電極パッドとして用いられる。 <Electrode wiring>
The electrode wiring 51 is for electrically connecting the electrode 26 of the surface emitting semiconductor laser 20, the electrode 35 of the light detection element 30, and the electrode 44 of the electrostatic withstand voltage element 40. As shown in FIG. 1, the electrode wiring 51 includes a connection portion 51a having a ring-shaped planar shape, a wiring portion 51b having a T-shaped planar shape, and a pad portion 51c having a circular planar shape. The electrode wiring 51 is joined and electrically connected to the upper surfaces of the electrodes 26 and 35 at the connection portion 51a. The wiring part 51b of the electrode wiring 51 connects the connection part 51a and the electrode 44 of the electrostatic withstand voltage element 40 and is connected to the pad part 51c. The pad portion 51c of the electrode wiring 51 is used as an electrode pad.

また、電極配線５２は、第１ミラー２１上の一部に形成された電極２８と静電耐圧素子４０の電極４５とを接続するものである。電極２８は、面発光型半導体レーザ２０の電極の１つであり、光検出素子３０の第１コンタクト層３１上に形成される電極３５及び静電耐圧素子４０の第１コンタクト層４１上に形成される電極４４と同じ材質にて形成することができる。即ち、電極２８を、例えば、クロム（Ｃｒ）、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金、ニッケル（Ｎｉ）、及び金（Ａｕ）の積層膜で形成することができる。電極配線５２は、図１に示す通り、リング状の平面形状を有する接続部５２ａと、矩形の平面形状を有する配線部５２ｂと、パッド部５２ｂとを有する。電極配線５２は、接続部５２ａにおいて電極４５の上面に接合されて電気的に接続されている。電極配線５２の配線部５２ｂは、接続部５２ａとパッド部５２ｃとを接続するとともに、電極２８と接続されている。電極配線５２のパッド部５２ｃは、電極パッドとして用いられる。電極配線５１，５２は、例えば金（Ａｕ）を用いて形成することができる。   The electrode wiring 52 connects the electrode 28 formed on a part of the first mirror 21 and the electrode 45 of the electrostatic withstand voltage element 40. The electrode 28 is one of the electrodes of the surface emitting semiconductor laser 20, and is formed on the electrode 35 formed on the first contact layer 31 of the light detection element 30 and the first contact layer 41 of the electrostatic withstand voltage element 40. The electrode 44 can be made of the same material. That is, the electrode 28 can be formed of, for example, a laminated film of chromium (Cr), an alloy of gold (Au) and germanium (Ge), nickel (Ni), and gold (Au). As shown in FIG. 1, the electrode wiring 52 includes a connection portion 52a having a ring-like planar shape, a wiring portion 52b having a rectangular planar shape, and a pad portion 52b. The electrode wiring 52 is joined and electrically connected to the upper surface of the electrode 45 at the connection portion 52a. The wiring part 52 b of the electrode wiring 52 connects the connection part 52 a and the pad part 52 c and is connected to the electrode 28. The pad portion 52c of the electrode wiring 52 is used as an electrode pad. The electrode wirings 51 and 52 can be formed using, for example, gold (Au).

尚、面発光型半導体レーザ２０の電極２６、光検出素子３０の電極３５、及び静電耐圧素子４０の電極４４とを電極配線５１で接続し、第１ミラー２１上の一部に形成された電極２８と静電耐圧素子４０の電極４５とを電極配線５２で接続する代わりに、電極２６、電極３５、及び電極４４をワイヤボンディングで接続し、電極２８と電極４５とをワイヤボンディングで接続しても良い。しかしながら、電極配線５１，５２で接続した方が配線抵抗が低いため、高周波特性に優れるとともにプロセスの信頼性も高い。   The electrode 26 of the surface-emitting type semiconductor laser 20, the electrode 35 of the photodetecting element 30, and the electrode 44 of the electrostatic withstand voltage element 40 are connected by an electrode wiring 51 and formed on a part of the first mirror 21. Instead of connecting the electrode 28 and the electrode 45 of the electrostatic withstand voltage element 40 by the electrode wiring 52, the electrode 26, the electrode 35 and the electrode 44 are connected by wire bonding, and the electrode 28 and the electrode 45 are connected by wire bonding. May be. However, since the wiring resistance is lower when the electrode wirings 51 and 52 are connected, the high-frequency characteristics are excellent and the process reliability is high.

〈全体の構成〉
本実施形態の光半導体素子１０は、面発光型半導体レーザ２０のｎ型の第１ミラー２１及びｐ型の第２ミラー２３、並びに光検出素子３０のｎ型の第１コンタクト層３１及びｐ型の第２コンタクト層３３から、全体としてｎｐｎｐ構造になっている。光検出素子３０は、面発光型半導体レーザ２０で発生したレーザ光の出力をモニタするために設けられる。具体的には、光検出素子３０は、面発光型半導体レーザ２０で生じたレーザ光を電流に変換し、この電流の値によって面発光型半導体レーザ２０で生じたレーザ光の出力がモニタされる。 <Overall configuration>
The optical semiconductor element 10 of the present embodiment includes an n-type first mirror 21 and a p-type second mirror 23 of the surface-emitting type semiconductor laser 20, and an n-type first contact layer 31 and a p-type of the light detection element 30. The second contact layer 33 has an npnp structure as a whole. The light detection element 30 is provided to monitor the output of the laser light generated by the surface emitting semiconductor laser 20. Specifically, the light detection element 30 converts the laser light generated by the surface emitting semiconductor laser 20 into a current, and the output of the laser light generated by the surface emitting semiconductor laser 20 is monitored by the value of this current. .

より具体的には、光検出素子３０において、面発光型半導体レーザ２０により生じたレーザ光の一部が光吸収層３２にて吸収され、この吸収された光によって光吸収層３２で光励起が生じ、電子及び正孔が生成される。そして、外部から印加された電界によって電子は電極３５に、正孔は電極３６にそれぞれ移動する。その結果、光検出素子３０において、第１コンタクト層３１から第２コンタクト層３３の方向に電流が生じる。   More specifically, in the light detection element 30, a part of the laser light generated by the surface emitting semiconductor laser 20 is absorbed by the light absorption layer 32, and photoexcitation occurs in the light absorption layer 32 by this absorbed light. Electrons and holes are generated. Electrons move to the electrode 35 and holes move to the electrode 36 by the electric field applied from the outside. As a result, in the light detection element 30, a current is generated in the direction from the first contact layer 31 to the second contact layer 33.

また、面発光型半導体レーザ２０の光出力は、主として面発光型半導体レーザ２０に印加するバイアス電圧によって決定される。特に、面発光型半導体レーザ２０の光出力は、面発光型半導体レーザ２０の周囲温度や面発光型半導体レーザ２０の寿命によって大きく変化する。このため、面発光型半導体レーザ２０において所定の光出力を維持することが必要である。   The light output of the surface emitting semiconductor laser 20 is determined mainly by the bias voltage applied to the surface emitting semiconductor laser 20. In particular, the optical output of the surface emitting semiconductor laser 20 varies greatly depending on the ambient temperature of the surface emitting semiconductor laser 20 and the lifetime of the surface emitting semiconductor laser 20. For this reason, it is necessary to maintain a predetermined light output in the surface emitting semiconductor laser 20.

本実施形態の光半導体素子１０では、面発光型半導体レーザ２０の光出力を光検出素子３０でモニタし、光検出素子３０にて発生した電流の値に基づいて面発光型半導体レーザ２０に印加する電圧値を調整することによって、面発光型半導体レーザ２０内を流れる電流の値を調整することができる。従って、面発光型半導体レーザ２０において所定の光出力を維持することができる。面発光型半導体レーザ２０の光出力を面発光型半導体レーザ２０に印加する電圧値にフィードバックする制御は、外部電子回路（駆動回路：図示省略）を用いて実現することができる。   In the optical semiconductor device 10 of the present embodiment, the light output of the surface emitting semiconductor laser 20 is monitored by the light detecting device 30 and applied to the surface emitting semiconductor laser 20 based on the value of the current generated in the light detecting device 30. By adjusting the voltage value to be adjusted, the value of the current flowing in the surface emitting semiconductor laser 20 can be adjusted. Therefore, a predetermined light output can be maintained in the surface emitting semiconductor laser 20. Control for feeding back the optical output of the surface emitting semiconductor laser 20 to the voltage value applied to the surface emitting semiconductor laser 20 can be realized by using an external electronic circuit (drive circuit: not shown).

また、本実施形態の光半導体素子１０は、面発光型半導体レーザ２０の電極２６と静電耐圧素子４０の電極４４とが電極配線５１によって電気的に接続されており、面発光型半導体レーザ２０の電極２８と静電耐圧素子４０の電極４５とが電極配線５２によって電気的に接続されている。面発光型半導体レーザ２０の電極２６はｐ型ＧａＡｓからなるコンタクト層２４上に形成されたｐ電極であり、電極２８はｎ型の第１ミラー２１上に形成されたｎ電極である。一方、静電耐圧素子４０の電極４４はｎ型ＧａＡｓ層からなる第１コンタクト層４１上に形成されたｎ電極であり、電極４５はｐ型ＧａＡｓ層からなる第２コンタクト層４３上に形成得されたｐ電極である。従って、静電耐圧素子４０は、電極配線５１，５２によって、面発光型半導体レーザ２０に対して逆極性となるよう（逆方向の整流作用を有するよう）並列に接続されている。   In the optical semiconductor device 10 of the present embodiment, the electrode 26 of the surface emitting semiconductor laser 20 and the electrode 44 of the electrostatic withstand voltage device 40 are electrically connected by the electrode wiring 51, and the surface emitting semiconductor laser 20. The electrode 28 and the electrode 45 of the electrostatic withstand voltage element 40 are electrically connected by an electrode wiring 52. The electrode 26 of the surface emitting semiconductor laser 20 is a p-electrode formed on the contact layer 24 made of p-type GaAs, and the electrode 28 is an n-electrode formed on the n-type first mirror 21. On the other hand, the electrode 44 of the electrostatic withstand voltage element 40 is an n-electrode formed on the first contact layer 41 made of an n-type GaAs layer, and the electrode 45 can be formed on a second contact layer 43 made of a p-type GaAs layer. P electrode. Therefore, the electrostatic withstand voltage element 40 is connected in parallel by the electrode wirings 51 and 52 so as to have a reverse polarity with respect to the surface emitting semiconductor laser 20 (to have a rectifying action in the reverse direction).

図３は、本発明の第１実施形態による光半導体素子１０の電気的な等価回路図である。図３に示す通り、光検出素子３０は、アノード電極（正電極）が電極３６のパッド部３６ｃに、カソード電極（負電極）が電極配線５１のパッド部５１ｃに接続されている。また、面発光型半導体レーザ２０は、アノード電極（正電極）が電極配線５１のパッド部５１ｃに、カソード電極（負電極）が電極配線５２のパッド部５２ｃに接続されている。静電耐圧素子４０は、アノード電極（正電極）が電極配線５２のパッド部５２ｃに、カソード電極（負電極）が電極配線５１のパッド部５１ｃに接続されている。   FIG. 3 is an electrical equivalent circuit diagram of the optical semiconductor device 10 according to the first embodiment of the present invention. As shown in FIG. 3, the light detection element 30 has an anode electrode (positive electrode) connected to the pad portion 36 c of the electrode 36 and a cathode electrode (negative electrode) connected to the pad portion 51 c of the electrode wiring 51. In the surface emitting semiconductor laser 20, the anode electrode (positive electrode) is connected to the pad portion 51 c of the electrode wiring 51, and the cathode electrode (negative electrode) is connected to the pad portion 52 c of the electrode wiring 52. In the electrostatic withstand voltage element 40, the anode electrode (positive electrode) is connected to the pad portion 52 c of the electrode wiring 52, and the cathode electrode (negative electrode) is connected to the pad portion 51 c of the electrode wiring 51.

〔光半導体素子の動作〕
次に、実施形態の光半導体素子１０の一般的な動作について説明する。尚、下記の光半導体素子１０の駆動方法は一例であり、本発明の範囲内で種々の変更が可能である。まず、電極パッド５１ｃ，５２ｃを不図示の電源に接続して電極２６と電極２８との間に順方向の電圧を印加すると、面発光型半導体レーザ２０の活性層２２において、電子と正孔との再結合が生じ、再結合による発光が生じる。そこで生じた光が第２ミラー２３と第１ミラー２１との間を往復する間に誘導放出が起こって光の強度が増幅される。光利得が光損失を上まわると、レーザ発振が起こり、第２ミラー２３の上面からレーザ光が射出され、分離層２７へと入射する。次いで、レーザ光は光検出素子３０の第１コンタクト層３１に入射する。 [Operation of optical semiconductor element]
Next, a general operation of the optical semiconductor element 10 of the embodiment will be described. The following driving method of the optical semiconductor element 10 is an example, and various modifications can be made within the scope of the present invention. First, when the electrode pads 51c and 52c are connected to a power source (not shown) and a forward voltage is applied between the electrode 26 and the electrode 28, electrons and holes are generated in the active layer 22 of the surface emitting semiconductor laser 20. Recombination occurs, and light emission due to recombination occurs. Stimulated emission occurs while the generated light reciprocates between the second mirror 23 and the first mirror 21 to amplify the light intensity. When the optical gain exceeds the optical loss, laser oscillation occurs, and laser light is emitted from the upper surface of the second mirror 23 and enters the separation layer 27. Next, the laser light is incident on the first contact layer 31 of the light detection element 30.

次に、光検出素子３０を構成する第１コンタクト層３１に入射した光は光吸収層３２に入射する。この入射光の一部が光吸収層３２にて吸収されると光吸収層３２において光励起が生じ、電子及び正孔が生じる。そして、外部から印加された電界により、電子は電極３５に、正孔は電極３６にそれぞれ移動する。その結果、光検出素子３０において、第１コンタクト層３１から第２コンタクト層３３の方向に電流（光電流）が生じる。この電流を電極パッド３６ｃ，５１ｃから取り出してその値を測定することにより、面発光型半導体レーザ２０の光出力を検知することができる。   Next, the light incident on the first contact layer 31 constituting the light detection element 30 enters the light absorption layer 32. When a part of the incident light is absorbed by the light absorption layer 32, photoexcitation occurs in the light absorption layer 32, and electrons and holes are generated. Electrons move to the electrode 35 and holes move to the electrode 36 by the electric field applied from the outside. As a result, a current (photocurrent) is generated in the direction from the first contact layer 31 to the second contact layer 33 in the photodetecting element 30. By extracting this current from the electrode pads 36c and 51c and measuring the value, the light output of the surface emitting semiconductor laser 20 can be detected.

ここで、電極２６と電極２８との間に逆方向の電圧が印加されたとする。この逆方向の電圧は、面発光型半導体レーザ２０にとっては逆方向の電圧であるが、静電耐圧素子４０にとっては順方向の電圧である。このため、面発光型半導体レーザ２０にとって逆方向の電圧が印加されても静電耐圧素子４０に電流が流れるため、面発光型半導体レーザ２０を静電破壊から保護することができる。   Here, it is assumed that a reverse voltage is applied between the electrode 26 and the electrode 28. This reverse voltage is a reverse voltage for the surface emitting semiconductor laser 20, but is a forward voltage for the electrostatic withstand voltage element 40. For this reason, even if a reverse voltage is applied to the surface emitting semiconductor laser 20, a current flows through the electrostatic withstand voltage element 40, so that the surface emitting semiconductor laser 20 can be protected from electrostatic breakdown.

〔光半導体素子の製造方法〕
次に、以上説明した光半導体素子１０の製造方法について説明する。図４〜図７は、本発明の第１実施形態による光半導体素子の製造工程を模式的に示す断面図である。尚、これらの図は図２に示す断面図に対応している。本実施形態の光半導体素子１０を製造するには、図４（ａ）に示す通り、まずｎ型ＧａＡｓ層からなる半導体基板１１の表面１１ａに組成を変調させながらエピタキシャル成長させて半導体多層膜を形成する。 [Method for manufacturing optical semiconductor element]
Next, a method for manufacturing the optical semiconductor element 10 described above will be described. 4 to 7 are cross-sectional views schematically showing manufacturing steps of the optical semiconductor device according to the first embodiment of the present invention. These figures correspond to the cross-sectional view shown in FIG. In order to manufacture the optical semiconductor device 10 of this embodiment, as shown in FIG. 4A, first, a semiconductor multilayer film is formed by epitaxial growth while modulating the composition on the surface 11a of the semiconductor substrate 11 made of an n-type GaAs layer. To do.

ここで、半導体多層膜は、例えばｎ型Ａｌ０．９Ｇａ０．１Ａｓ層とｎ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した４０ペアの第１ミラー２１、ＧａＡｓウェル層とＡｌ０．３Ｇａ０．７Ａｓバリア層とからなり、ウェル層が３層で構成される量子井戸構造を含む活性層２２、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ層とｐ型Ａｌ０．１５Ｇａ０．８５Ａｓ層とを交互に積層した２５ペアの第２ミラー２３、ｐ型ＧａＡｓからなるコンタクト層２４、不純物がドーピングされていないＡｌＧａＡｓ層からなる分離層２７、ｎ型ＧａＡｓ層からなる第１コンタクト層３１、不純物がドーピングされていないＧａＡｓ層からなる光吸収層３２、ｐ型ＧａＡｓ層からなる第２コンタクト層３３、不純物がドーピングされていないＡｌＧａＡｓ層からなる分離層３８、ｎ型ＧａＡｓ層からなる第１コンタクト層４１、不純物がドーピングされていないＧａＡｓ層からなる耐圧層４２、ｐ型ＧａＡｓ層からなる第２コンタクト層４３からなる。これらの層を順に半導体基板１１上に積層させることにより、半導体多層膜が形成される。尚、分離層２７，３８は、ｐ型又はｎ型のＡｌＧａＡｓ層としてもよい。 Here, the semiconductor multilayer film includes, for example, 40 pairs of first mirrors 21 in which n-type Al 0.9 Ga 0.1 As layers and n-type Al 0.15 Ga 0.85 As layers are alternately stacked, and a GaAs well. Active layer 22 including a quantum well structure composed of a layer and an Al 0.3 Ga 0.7 As barrier layer, and a well layer composed of three layers, a p-type Al 0.9 Ga 0.1 As layer, and a p-type 25 pairs of second mirrors 23 in which Al 0.15 Ga 0.85 As layers are alternately stacked, contact layer 24 made of p-type GaAs, separation layer 27 made of an AlGaAs layer not doped with impurities, n-type GaAs A first contact layer 31 made of a layer, a light absorption layer 32 made of a GaAs layer not doped with impurities, a second contact layer 33 made of a p-type GaAs layer, and an A doped with no impurities The first contact layer 41 made of the separation layer 38, n-type GaAs layer formed of GaAs layers, impurities and a second contact layer 43 made of pressure-resistant layer 42, p-type GaAs layer made of GaAs layer not doped. By laminating these layers on the semiconductor substrate 11 in order, a semiconductor multilayer film is formed. The separation layers 27 and 38 may be p-type or n-type AlGaAs layers.

尚、第２ミラー２３を成長させる際に、活性層２２近傍の少なくとも１層は、後に酸化されて電流狭窄層２５となる層に形成される（図６（ａ）参照）。具体的には、電流狭窄層２５となる層は、Ａｌ組成が分離層２７・分離層３８のＡｌ組成より大きなＡｌＧａＡｓ層（ＡｌＡｓ層を含む）に形成される。換言すると、分離層２７・分離層３８は、Ａｌ組成が電流狭窄層２５となる層より小さなＡｌＧａＡｓ層に形成することが望ましい。これにより、後述する電流狭窄層２５を形成する酸化工程において（図６（ａ）参照）、分離層２７は酸化されないようにすることができる。より具体的には、例えば電流狭窄層２５となる層のＡｌ組成が０．９５以上であって、分離層２７・分離層３８のＡｌ組成が０．９５未満であるように、電流狭窄層２５となる層及び分離層２７・分離層３８を形成することが望ましい。分離層２７の光学的膜厚は、面発光型半導体レーザ２０（図２参照）の設計波長がλであるとすると、例えば、λ／４の奇数倍にすることが好適である。また、分離層３８の膜厚は、絶縁性、耐圧性、及び寄生容量等を考慮して決定することが望ましい。   When the second mirror 23 is grown, at least one layer in the vicinity of the active layer 22 is formed into a layer that will be oxidized later to become the current confinement layer 25 (see FIG. 6A). Specifically, the layer to be the current confinement layer 25 is formed in an AlGaAs layer (including an AlAs layer) whose Al composition is larger than the Al composition of the separation layers 27 and 38. In other words, it is desirable to form the separation layer 27 and the separation layer 38 in an AlGaAs layer whose Al composition is smaller than the layer that becomes the current confinement layer 25. Thereby, it is possible to prevent the separation layer 27 from being oxidized in the oxidation step for forming the current confinement layer 25 described later (see FIG. 6A). More specifically, for example, the current confinement layer 25 is such that the Al composition of the layer to be the current confinement layer 25 is 0.95 or more and the Al composition of the separation layer 27 and the separation layer 38 is less than 0.95. It is desirable to form a layer and a separation layer 27 / separation layer 38. If the design wavelength of the surface emitting semiconductor laser 20 (see FIG. 2) is λ, the optical film thickness of the separation layer 27 is preferably, for example, an odd multiple of λ / 4. Further, it is desirable that the thickness of the separation layer 38 be determined in consideration of insulation, pressure resistance, parasitic capacitance, and the like.

また、第１コンタクト層３１、光吸収層３２、及び第２コンタクト層３３の光学的膜厚の総和、即ち、光検出素子３０（図２参照）の全体の光学的膜厚は、例えばλ／４の奇数倍とすることが好適である。かかる膜厚にすることで、光検出素子３０全体は分布反射型ミラーとして機能することができる。即ち、面発光型半導体レーザ２０における活性層２２の上方において、光検出素子３０全体が、分布反射型ミラーとして機能することができる。従って、面発光型半導体レーザ２０の特性に悪影響を及ぼすことなく、光検出素子３０は分布反射型ミラーとして機能することができる。   Further, the total optical film thickness of the first contact layer 31, the light absorption layer 32, and the second contact layer 33, that is, the total optical film thickness of the photodetecting element 30 (see FIG. 2) is, for example, λ / An odd multiple of 4 is preferable. By using such a film thickness, the entire photodetecting element 30 can function as a distributed reflection type mirror. That is, above the active layer 22 in the surface emitting semiconductor laser 20, the entire photodetecting element 30 can function as a distributed reflection type mirror. Therefore, the photodetecting element 30 can function as a distributed reflection type mirror without adversely affecting the characteristics of the surface emitting semiconductor laser 20.

エピタキシャル成長を行う際の温度は、成長方法や原料、半導体基板１１の種類、或いは形成する半導体多層膜の種類、厚さ、及びキャリア密度によって適宜決定されるが、一般に、４５０℃〜８００℃に設定するのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。また、エピタキシャル成長させる方法としては、有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法、ＭＢＥ（Molecular Beam Epitaxy）法、或いはＬＰＥ（Liquid Phase Epitaxy）法を用いることができる。   The temperature at which the epitaxial growth is performed is appropriately determined depending on the growth method and raw material, the type of the semiconductor substrate 11, or the type, thickness, and carrier density of the semiconductor multilayer film to be formed, but is generally set to 450 ° C. to 800 ° C. It is preferable to do this. Further, the time required for performing the epitaxial growth is also appropriately determined in the same manner as the temperature. As a method for epitaxial growth, a metal-organic vapor phase epitaxy (MOVPE) method, a molecular beam epitaxy (MBE) method, or a liquid phase epitaxy (LPE) method can be used.

次に、図４（ｂ）に示す通り、第柱状部Ｐ４を形成する。第４柱状部Ｐ４を形成するには、まず、半導体多層膜上にレジスト（図示省略）を塗布した後、リソグラフィ法によりレジストをパターニングする。これにより、第２コンタクト層４３の上面に所定の平面形状を有するレジスト層が形成される。次いで、このレジスト層をマスクとして、例えばドライエッチング法により、第２コンタクト層４３及び耐圧層４２をエッチングする。これにより、第２コンタクト層４３と、第２コンタクト層４３と同一の平面形状を有する耐圧層４２とが形成される。これにより、第４柱状部Ｐ４が形成される。尚、第２柱状部Ｐ２及び第４柱状部Ｐ４が形成されると、レジスト層は除去される。   Next, as shown in FIG. 4B, the second columnar part P4 is formed. In order to form the fourth columnar portion P4, first, a resist (not shown) is applied on the semiconductor multilayer film, and then the resist is patterned by a lithography method. As a result, a resist layer having a predetermined planar shape is formed on the upper surface of the second contact layer 43. Next, using the resist layer as a mask, the second contact layer 43 and the breakdown voltage layer 42 are etched by, for example, a dry etching method. As a result, the second contact layer 43 and the breakdown voltage layer 42 having the same planar shape as the second contact layer 43 are formed. Thereby, the fourth columnar part P4 is formed. Note that when the second columnar part P2 and the fourth columnar part P4 are formed, the resist layer is removed.

次に、第４柱状部Ｐ４を覆うようにレジスト層を形成する。そして、このレジスト層をマスクとして、例えばドライエッチング法により、第１コンタクト層４１及び分離層３８の途中までエッチングする。これにより、第３柱状部Ｐ３の上部が形成される。以上の工程を経ることにより、図４（ｂ）に示す通り、静電耐圧素子４０が形成される。静電耐圧素子４０は、第２コンタクト層４３、耐圧層４２、及び第１コンタクト層４１を含んでなる。第１コンタクト層４１の平面形状は、第２コンタクト層４３及び耐圧層４２の平面形状よりも大きく形成される。   Next, a resist layer is formed so as to cover the fourth columnar part P4. Then, using the resist layer as a mask, the first contact layer 41 and the separation layer 38 are etched halfway by a dry etching method, for example. Thereby, the upper part of the 3rd columnar part P3 is formed. Through the above steps, the electrostatic withstand voltage element 40 is formed as shown in FIG. The electrostatic withstand voltage element 40 includes a second contact layer 43, a withstand voltage layer 42, and a first contact layer 41. The planar shape of the first contact layer 41 is formed larger than the planar shape of the second contact layer 43 and the breakdown voltage layer 42.

尚、この工程が終了するとレジスト層は除去される。また、以上説明した工程では、第２コンタクト層４３及び耐圧層４２をパターニングした後、第１コンタクト層４１をパターニングしていたが、第１コンタクト層４１をパターニングした後、第２コンタクト層４３及び耐圧層４２をパターニングしてもよい。   When this step is completed, the resist layer is removed. In the above-described process, the first contact layer 41 is patterned after the second contact layer 43 and the pressure-resistant layer 42 are patterned. However, after the first contact layer 41 is patterned, the second contact layer 43 and The breakdown voltage layer 42 may be patterned.

次いで、図４（ｂ）に示す通り、第２柱状部Ｐ２を形成する。第２柱状部Ｐ２を形成するには、まず、第２柱状部Ｐ２の最上部の第２コンタクト層３３を露出させる工程が行われる。ここで、第２コンタクト層３３を露出させるのは、前述した通り、光検出素子３０をなす各層（第１コンタクト層３１、光吸収層３２、及び第２コンタクト層３３の光学的膜厚の総和が、例えばλ／４の奇数倍からずれると面発光型半導体レーザ２０の特性を悪化させるからである。   Next, as shown in FIG. 4B, the second columnar part P2 is formed. In order to form the second columnar part P2, first, a step of exposing the uppermost second contact layer 33 of the second columnar part P2 is performed. Here, as described above, the second contact layer 33 is exposed because each optical layer of the photodetecting element 30 (the total optical film thickness of the first contact layer 31, the light absorption layer 32, and the second contact layer 33). However, for example, if it deviates from an odd multiple of λ / 4, the characteristics of the surface emitting semiconductor laser 20 are deteriorated.

ドライエッチングではエッチング量を精密に制御することが難しいため、上記の工程で分離層３８の途中までエッチングし、残りの分離層３８を選択エッチングを用いてエッチングして第２コンタクト層３３を露出させる。具体的には、まず、第４柱状部Ｐ４と第３柱状部Ｐ３の上部とを覆って所定形状にパターニングしたレジスト層を形成する。そして、残りの分離層３８を、ウェットエッチング法によりエッチングする。ここで、分離層３８のエッチングに用いるエッチャントとして、例えばフッ化水素水溶液や、フッ化水素酸系緩衝溶液を用いることができる。これにより、第２コンタクト層３３がエッチングストッパ層として機能するため、第２コンタクト層３３が露出した時点で、分離層３８のエッチングを正確且つ容易に止めることができる。   Since it is difficult to precisely control the etching amount in dry etching, the second contact layer 33 is exposed by etching the separation layer 38 halfway through the above process and etching the remaining separation layer 38 using selective etching. . Specifically, first, a resist layer patterned in a predetermined shape is formed to cover the fourth columnar part P4 and the upper part of the third columnar part P3. Then, the remaining separation layer 38 is etched by a wet etching method. Here, as an etchant used for etching the separation layer 38, for example, a hydrogen fluoride aqueous solution or a hydrofluoric acid buffer solution can be used. Thereby, since the second contact layer 33 functions as an etching stopper layer, the etching of the separation layer 38 can be stopped accurately and easily when the second contact layer 33 is exposed.

次いで、レジスト（図示省略）を塗布した後、リソグラフィ法によりレジストをパターニングする。これにより、第４柱状部Ｐ４及び第３柱状部Ｐ３の上面を覆い、且つ、第２コンタクト層３３上の第２柱状部Ｐ２が形成されるべき箇所にレジスト層が形成される。このレジスト層をマスクとして、例えばドライエッチング法により、第２コンタクト層３３及び光吸収層３２をエッチングする。これにより、第２コンタクト層３３と、第２コンタクト層３３と同一の平面形状を有する光吸収層３２とが形成される。これにより、第２柱状部Ｐ２及び第４柱状部Ｐ４が形成される。尚、第２柱状部Ｐ２が形成されると、レジスト層は除去される。   Next, after applying a resist (not shown), the resist is patterned by a lithography method. As a result, a resist layer is formed at a location that covers the upper surfaces of the fourth columnar portion P4 and the third columnar portion P3 and where the second columnar portion P2 on the second contact layer 33 is to be formed. Using the resist layer as a mask, the second contact layer 33 and the light absorption layer 32 are etched by, eg, dry etching. Thus, the second contact layer 33 and the light absorption layer 32 having the same planar shape as the second contact layer 33 are formed. Thereby, the 2nd columnar part P2 and the 4th columnar part P4 are formed. When the second columnar part P2 is formed, the resist layer is removed.

第４柱状部Ｐ４及び第２柱状部Ｐ２を形成すると、第１コンタクト層３１を所定の形状にパターニングする。具体的には、まず、レジスト（図示省略）を塗布した後、リソグラフィ法により塗布したレジストをパターニングする。これにより、第２柱状部Ｐ２を覆うとともに、第４柱状部Ｐ４及び第３柱状部Ｐ３の上面を覆う所定パターンのレジスト層が形成される。次いで、このレジスト層をマスクとして、第１コンタクト層３１を、例えばドライエッチングにより所定の厚みになるまでエッチングする。   When the fourth columnar part P4 and the second columnar part P2 are formed, the first contact layer 31 is patterned into a predetermined shape. Specifically, first, after applying a resist (not shown), the resist applied by lithography is patterned. As a result, a resist layer having a predetermined pattern that covers the second columnar portion P2 and covers the upper surfaces of the fourth columnar portion P4 and the third columnar portion P3 is formed. Next, using the resist layer as a mask, the first contact layer 31 is etched to a predetermined thickness, for example, by dry etching.

次いで、残りの第１コンタクト層３１を、ウェットエッチング法によりエッチングする。ここで、第１コンタクト層３１のエッチングには、エッチャントとして、例えばアンモニア、過酸化水素、及び水との混合溶液を用いることができる。アンモニア、過酸化水素、及び水の混合比率は、例えば１：１０：１５０程度のものを用いることができるが、特にこの混合比率は限定されず、適宜決定される。第１コンタクト層３１の下には分離層２７が配置されており、分離層２７がエッチングストッパ層として機能するため、分離層２７が露出した時点で、第１コンタクト層３１のエッチングを正確且つ容易に止めることができる。   Next, the remaining first contact layer 31 is etched by a wet etching method. Here, for the etching of the first contact layer 31, for example, a mixed solution of ammonia, hydrogen peroxide, and water can be used as an etchant. The mixing ratio of ammonia, hydrogen peroxide, and water can be, for example, about 1: 10: 150. However, the mixing ratio is not particularly limited and is appropriately determined. Since the separation layer 27 is disposed under the first contact layer 31 and the separation layer 27 functions as an etching stopper layer, the first contact layer 31 can be etched accurately and easily when the separation layer 27 is exposed. Can be stopped.

以上の工程を経ることにより、図４（ｂ）に示す通り、光検出素子３０が形成される。光検出素子３０は、第２コンタクト層３３、光吸収層３２、及び第１コンタクト層３１を含んでなる。光検出素子３０の第１コンタクト層３１の平面形状は、第２コンタクト層３３及び光吸収層３２の平面形状よりも大きく形成される。このように、本実施形態では、光検出素子３０と静電耐圧素子４０とが異なる工程で形成される。尚、以上説明した工程では、第２コンタクト層３３及び光吸収層３２をパターニングした後、第１コンタクト層３１をパターニングしていたが、第１コンタクト層３１をパターニングした後、第２コンタクト層３３及び光吸収層３２をパターニングしてもよい。   Through the above steps, the photodetecting element 30 is formed as shown in FIG. The photodetecting element 30 includes a second contact layer 33, a light absorption layer 32, and a first contact layer 31. The planar shape of the first contact layer 31 of the light detection element 30 is formed larger than the planar shapes of the second contact layer 33 and the light absorption layer 32. Thus, in this embodiment, the photodetection element 30 and the electrostatic withstand voltage element 40 are formed in different steps. In the process described above, the first contact layer 31 is patterned after the second contact layer 33 and the light absorption layer 32 are patterned. However, after the first contact layer 31 is patterned, the second contact layer 33 is patterned. The light absorption layer 32 may be patterned.

光検出素子３０及び静電耐圧素子４０を形成すると、図５（ａ）に示す通り、分離層２７を所定の形状にパターニングする。具体的には、上述のレジスト層（第１コンタクト層３１のエッチングに用いたレジスト層）をマスクとして、分離層２７をエッチングする。このとき、分離層２７の下には、コンタクト層２４が配置されており、このコンタクト層２４がエッチングストッパ層として機能するため、分離層２７のエッチングを、コンタクト層２４が露出した時点で、正確且つ容易に止めることができる。ここで、分離層２７のエッチングに用いるエッチャントとして、例えばフッ化水素水溶液や、フッ化水素酸系緩衝溶液を用いることができる。   When the light detection element 30 and the electrostatic withstand voltage element 40 are formed, the separation layer 27 is patterned into a predetermined shape as shown in FIG. Specifically, the separation layer 27 is etched using the above-described resist layer (the resist layer used for etching the first contact layer 31) as a mask. At this time, the contact layer 24 is disposed under the separation layer 27, and the contact layer 24 functions as an etching stopper layer. Therefore, when the contact layer 24 is exposed, the contact layer 24 is accurately etched. And it can be stopped easily. Here, as an etchant used for etching the separation layer 27, for example, a hydrogen fluoride aqueous solution or a hydrofluoric acid buffer solution can be used.

これにより、図５（ａ）に示す通り、パターニングされた分離層２７が形成される。その後、レジスト層（第１コンタクト層３１及び分離層２７のエッチングに用いたレジスト層）が除去される。図示の例では、分離層２７の平面形状は、第１コンタクト層３１の平面形状と同じとなるように形成したが、分離層２７の平面形状は、第１コンタクト層３１の平面形状よりも大きく形成しても良い。具体的には、上述の分離層２７のパターニングに用いるレジスト層を、より平面形状の大きなレジスト層にして分離層２７をパターニングすることができる。   Thereby, as shown in FIG. 5A, a patterned separation layer 27 is formed. Thereafter, the resist layer (the resist layer used for etching the first contact layer 31 and the separation layer 27) is removed. In the illustrated example, the planar shape of the separation layer 27 is formed to be the same as the planar shape of the first contact layer 31, but the planar shape of the separation layer 27 is larger than the planar shape of the first contact layer 31. It may be formed. Specifically, the separation layer 27 can be patterned by using a resist layer used for patterning the separation layer 27 as a resist layer having a larger planar shape.

次に、図５（ｂ）に示す通り、第１柱状部Ｐ１を含む面発光型半導体レーザ２０及び静電耐圧素子４０の下方に位置する第３柱状部Ｐ３の残りの部分を形成する。具体的には、まず、コンタクト層２４上にレジスト（図示省略）を塗布した後、リソグラフィ法により塗布したレジストをパターニングする。これにより、所定のパターンのレジスト層が形成される。次いで、このレジスト層をマスクとして、例えばドライエッチング法により、コンタクト層２４、第２ミラー２３、及び活性層２２をエッチングする。尚、本実施形態では、第１柱状部Ｐ１と第３柱状部Ｐ３との間の活性層２２はエッチングせずに残すようにしている。これにより、図５（ｂ）に示す通り、第１柱状部Ｐ１及び第３柱状部Ｐ３が形成される。   Next, as shown in FIG. 5B, the surface emitting semiconductor laser 20 including the first columnar portion P1 and the remaining portion of the third columnar portion P3 located below the electrostatic withstand voltage element 40 are formed. Specifically, first, a resist (not shown) is applied on the contact layer 24, and then the resist applied by lithography is patterned. Thereby, a resist layer having a predetermined pattern is formed. Next, using this resist layer as a mask, the contact layer 24, the second mirror 23, and the active layer 22 are etched by dry etching, for example. In the present embodiment, the active layer 22 between the first columnar portion P1 and the third columnar portion P3 is left without being etched. Thereby, as shown in FIG.5 (b), the 1st columnar part P1 and the 3rd columnar part P3 are formed.

以上の工程により、半導体基板１１上に、第１柱状部Ｐ１を含む垂直共振器（面発光型半導体レーザ２０）が形成される。これにより、面発光型半導体レーザ２０と、分離層２７と、光検出素子３０との積層体が形成され、更に、第３柱状部Ｐ３の上方に静電耐圧素子４０が形成される。その後、レジスト層が除去される。尚、本実施形態では前述した通り、光検出素子３０及び静電耐圧素子４０並びに分離層２７をまず形成した後に第１柱状部Ｐ１及び第３柱状部Ｐ３を形成する場合について説明したが、第１柱状部Ｐ１及び第３柱状部Ｐ３を形成した後に光検出素子３０及び静電耐圧素子４０並びに分離層２７を形成してもよい。   Through the above steps, a vertical resonator (surface emitting semiconductor laser 20) including the first columnar portion P1 is formed on the semiconductor substrate 11. Thereby, a stacked body of the surface emitting semiconductor laser 20, the separation layer 27, and the light detection element 30 is formed, and further, the electrostatic withstand voltage element 40 is formed above the third columnar portion P3. Thereafter, the resist layer is removed. In the present embodiment, as described above, the case where the first columnar portion P1 and the third columnar portion P3 are formed after the light detection element 30, the electrostatic withstand voltage element 40, and the separation layer 27 are first formed has been described. The photodetecting element 30, the electrostatic withstand voltage element 40, and the separation layer 27 may be formed after forming the one columnar part P1 and the third columnar part P3.

続いて、図６（ａ）に示す通り、電流狭窄層２５を形成する。この電流狭窄層２５を形成するには、上記工程によって第１柱状部Ｐ１及び第２柱状部Ｐ３が形成された半導体基板１１を、例えば４００℃程度の水蒸気雰囲気中に投入する。これにより、前述した第２ミラー２３中のＡｌ組成が高い層が側面から酸化されて、電流狭窄層２５が形成される。   Subsequently, as shown in FIG. 6A, a current confinement layer 25 is formed. In order to form the current confinement layer 25, the semiconductor substrate 11 on which the first columnar portion P1 and the second columnar portion P3 are formed by the above-described process is put in a water vapor atmosphere of about 400 ° C., for example. As a result, the layer having a high Al composition in the second mirror 23 is oxidized from the side surface, and the current confinement layer 25 is formed.

酸化レートは、炉の温度、水蒸気の供給量、酸化すべき層のＡｌ組成、及び膜厚に依存する。酸化により形成される電流狭窄層２５を備えた面発光型半導体レーザでは、駆動する際に、電流狭窄層２５が形成されていない部分（酸化されていない部分）のみに電流が流れる。従って、電流狭窄層２５を形成する工程において、形成する電流狭窄層２５の範囲を制御することにより、電流密度の制御が可能となる。また、面発光型半導体レーザ２０から射出されるレーザ光の大部分が第１コンタクト層３１に入射するように、電流狭窄層２５の径を調整することが望ましい。   The oxidation rate depends on the furnace temperature, the amount of steam supplied, the Al composition of the layer to be oxidized, and the film thickness. In the surface emitting semiconductor laser including the current confinement layer 25 formed by oxidation, current flows only in a portion where the current confinement layer 25 is not formed (a portion not oxidized) during driving. Therefore, in the step of forming the current confinement layer 25, the current density can be controlled by controlling the range of the current confinement layer 25 to be formed. In addition, it is desirable to adjust the diameter of the current confinement layer 25 so that most of the laser light emitted from the surface emitting semiconductor laser 20 is incident on the first contact layer 31.

次に、図６（ｂ）に示す通り、活性層２２及び第１ミラー２１上であって第１柱状部Ｐ１及び第３柱状部Ｐ３の周囲、及び第２柱状部Ｐ２の周囲に絶縁層５０を形成する。絶縁層５０の材質としては厚膜化が容易なものを用いることが望ましい。絶縁層５０の膜厚は、例えば２〜４μｍ程度であるが、特に限定される訳ではなく、第１柱状部Ｐ１及び第３柱状部Ｐ３の高さに応じて適宜設定することができる。   Next, as shown in FIG. 6B, the insulating layer 50 is formed on the active layer 22 and the first mirror 21 around the first columnar portion P1 and the third columnar portion P3 and around the second columnar portion P2. Form. As the material of the insulating layer 50, it is desirable to use a material that can be easily thickened. The thickness of the insulating layer 50 is, for example, about 2 to 4 μm, but is not particularly limited, and can be appropriately set according to the height of the first columnar part P1 and the third columnar part P3.

例えば、絶縁層５０は、熱又は光等のエネルギーによって硬化可能な液体材料（例えば紫外線硬化型樹脂や熱硬化型樹脂の前駆体）を硬化させることにより得られるものを用いることができる。紫外線硬化型樹脂としては、例えば紫外線硬化型のアクリル系樹脂及びエポキシ系樹脂が挙げられる。また、熱硬化型樹脂としては、熱硬化型のポリイミド系樹脂等が例示できる。また、例えば、絶縁層５０は、上記材料を複数用いて積層膜とすることもできる。   For example, the insulating layer 50 may be obtained by curing a liquid material that can be cured by energy such as heat or light (for example, an ultraviolet curable resin or a precursor of a thermosetting resin). Examples of the ultraviolet curable resin include an ultraviolet curable acrylic resin and an epoxy resin. Examples of the thermosetting resin include thermosetting polyimide resins. Further, for example, the insulating layer 50 can be formed as a stacked film using a plurality of the above materials.

ここでは、絶縁層５０を形成するための材料として、ポリイミド系樹脂の前駆体を用いた場合について述べる。まず、例えばスピンコート法を用いて前駆体（ポリイミド系樹脂の前駆体）を半導体基板１１上に塗布して前駆体層を形成する。このとき、前駆体層が第１柱状部Ｐ１の上面を覆うように前駆体層を形成する。尚、前駆体層の形成方法としては、前述したスピンコート法のほか、ディッピング法、スプレーコート法、液滴吐出法等の公知技術が利用できる。次いで、例えばホットプレート等を用いて半導体基板１１を加熱して溶媒を除去した後、例えば３５０℃程度の炉に入れて前駆体層をイミド化させることにより、ほぼ完全に硬化したポリイミド系樹脂層を形成する。続いて、図６（ｂ）に示す通り、ポリイミド系樹脂層を公知のリソグラフィ技術を用いてパターニングすることにより、絶縁層５０を形成する。   Here, a case where a polyimide resin precursor is used as a material for forming the insulating layer 50 will be described. First, a precursor (a precursor of a polyimide resin) is applied on the semiconductor substrate 11 by using, for example, a spin coating method to form a precursor layer. At this time, the precursor layer is formed so that the precursor layer covers the upper surface of the first columnar part P1. In addition to the spin coating method described above, known methods such as a dipping method, a spray coating method, and a droplet discharge method can be used as a method for forming the precursor layer. Next, after the solvent is removed by heating the semiconductor substrate 11 using, for example, a hot plate, the polyimide resin layer is almost completely cured by, for example, placing the precursor layer in an oven at about 350 ° C. and imidizing the precursor layer. Form. Subsequently, as illustrated in FIG. 6B, the insulating layer 50 is formed by patterning the polyimide resin layer using a known lithography technique.

尚、パターニングの際に用いられるエッチング方法としては、ドライエッチング法等を用いることができる。ドライエッチングは、例えば酸素又はアルゴン等のプラズマにより行うことができる。また、上述の絶縁層５０の形成方法では、ポリイミド系樹脂の前駆体層を硬化した後、パターニングを行う例について示したが、ポリイミド系樹脂の前駆体層を硬化する前に、パターニングを行うこともできる。このパターニングの際に用いられるエッチング方法としては、ウェットエッチング法等を用いることができる。ウェットエッチングは、例えばアルカリ溶液又は有機溶液等により行うことができる。   As an etching method used for patterning, a dry etching method or the like can be used. Dry etching can be performed by plasma such as oxygen or argon. In the above-described method for forming the insulating layer 50, the example in which the polyimide resin precursor layer is cured and then patterned is shown. However, the patterning is performed before the polyimide resin precursor layer is cured. You can also. As an etching method used in the patterning, a wet etching method or the like can be used. The wet etching can be performed using, for example, an alkali solution or an organic solution.

以上の工程が終了すると、図７に示す通り、第１ミラー２１上の電極２８、第１コンタクト層３１の上面上の電極３５、及び第１コンタクト層４１上の電極４４が形成される。また、コンタクト層２４上の電極２６、第２コンタクト層３３上の電極３６、及び第２コンタクト層４３上の電極４５が形成される。ここで、電極３６は、リング状の平面形状を有する接続部３６ａ、直線状の平面形状を有する引き出し部３６ｂ、円状の平面形状を有するパッド部３６ｃを有しているが、第２コンタクト層３３の上面上には接続部３６ａが形成され、引き出し部３６ｂ及びパッド部３６ｃは絶縁層５０上に形成される。   When the above steps are completed, as shown in FIG. 7, the electrode 28 on the first mirror 21, the electrode 35 on the upper surface of the first contact layer 31, and the electrode 44 on the first contact layer 41 are formed. In addition, an electrode 26 on the contact layer 24, an electrode 36 on the second contact layer 33, and an electrode 45 on the second contact layer 43 are formed. Here, the electrode 36 includes a connection portion 36a having a ring-shaped planar shape, a lead portion 36b having a linear planar shape, and a pad portion 36c having a circular planar shape, but the second contact layer. A connection portion 36 a is formed on the upper surface of 33, and a lead portion 36 b and a pad portion 36 c are formed on the insulating layer 50.

電極２８，３５，４４を形成する具体的な方法は以下の通りである。まず、電極２８，３５，４４を形成する前に、必要に応じてプラズマ処理法等を用いて、第１ミラー２１の上面、第１コンタクト層３１の上面、及び第１コンタクト層４１の上面を洗浄する。これにより、より安定した特性の素子を形成することができる。次に、例えば真空蒸着法により、例えばクロム（Ｃｒ）、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金、ニッケル（Ｎｉ）、及び金（Ａｕ）の積層膜を形成する。次いで、リフトオフ法により、所定の位置以外の積層膜を除去することにより電極２８，３５，４４が形成される。   A specific method for forming the electrodes 28, 35, and 44 is as follows. First, before forming the electrodes 28, 35, 44, the upper surface of the first mirror 21, the upper surface of the first contact layer 31, and the upper surface of the first contact layer 41 are formed using a plasma processing method or the like as necessary. Wash. Thereby, an element having more stable characteristics can be formed. Next, a laminated film of, for example, chromium (Cr), an alloy of gold (Au) and germanium (Ge), nickel (Ni), and gold (Au) is formed by, for example, a vacuum deposition method. Next, the electrodes 28, 35, and 44 are formed by removing the laminated film other than the predetermined position by a lift-off method.

また、電極２６，３６，４５を形成する具体的な方法は以下の通りである。まず、電極２６，３６，４５を形成する前に、必要に応じてプラズマ処理法等を用いて、コンタクト層２４の上面、第２コンタクト層３３の上面、及び第２コンタクト層４３の上面を洗浄する。これにより、より安定した特性の素子を形成することができる。次に、例えば真空蒸着法により、例えばクロム（Ｃｒ）、金（Ａｕ）と亜鉛（Ｚｎ）との合金、及び金（Ａｕ）の積層膜を形成する。次いで、リフトオフ法により、所定の位置以外の積層膜を除去することにより電極２６，３６，４５が形成される。   A specific method for forming the electrodes 26, 36, 45 is as follows. First, before forming the electrodes 26, 36, 45, the upper surface of the contact layer 24, the upper surface of the second contact layer 33, and the upper surface of the second contact layer 43 are cleaned using a plasma processing method or the like as necessary. To do. Thereby, an element having more stable characteristics can be formed. Next, a laminated film of, for example, chromium (Cr), an alloy of gold (Au) and zinc (Zn), and gold (Au) is formed by, for example, a vacuum deposition method. Next, the electrodes 26, 36, and 45 are formed by removing the laminated film other than the predetermined position by a lift-off method.

尚、上記の電極２８，３５，４４及び電極２６，３６，４５を形成する工程において、リフトオフ法の代わりにドライエッチング法又はウェットエッチング法を用いることもできる。また、上記工程において、真空蒸着法の代わりにスパッタ法を用いることもできる。更に、上記の工程においては、電極２８，３５，４４を同時にパターニングし、電極２６，３６，４５を同時にパターニングしているが、これらを個々に形成しても良い。   In the step of forming the electrodes 28, 35, and 44 and the electrodes 26, 36, and 45, a dry etching method or a wet etching method can be used instead of the lift-off method. In the above process, a sputtering method can be used instead of the vacuum evaporation method. Further, in the above process, the electrodes 28, 35 and 44 are patterned at the same time, and the electrodes 26, 36 and 45 are patterned at the same time. However, these may be formed individually.

以上の工程が終了すると、図７に示す通り、電極配線５１，５２が形成される。ここで、電極配線５１は、面発光型半導体レーザ２０の電極２６、光検出素子３０の電極３５、及び静電耐圧素子４０の電極４４を電気的に接続するよう形成される。また、電極配線５２は、面発光型半導体レーザ２０の電極２８と静電耐圧素子４０の電極４５とを電気的に接続するよう形成される。具体的には、上記各電極を形成する場合と同様に、必要に応じてプラズマ処理法等を用いて半導体基板１１上を洗浄する。次いで、例えば真空蒸着法により、例えば金（Ａｕ）からなる金属膜を形成する。そして、リフトオフ法等により、所定の位置以外の金属膜を除去することにより電極配線５１，５２が形成される。   When the above steps are completed, electrode wirings 51 and 52 are formed as shown in FIG. Here, the electrode wiring 51 is formed so as to electrically connect the electrode 26 of the surface emitting semiconductor laser 20, the electrode 35 of the light detection element 30, and the electrode 44 of the electrostatic withstand voltage element 40. The electrode wiring 52 is formed so as to electrically connect the electrode 28 of the surface emitting semiconductor laser 20 and the electrode 45 of the electrostatic withstand voltage element 40. Specifically, as in the case of forming each electrode, the semiconductor substrate 11 is cleaned using a plasma processing method or the like as necessary. Next, a metal film made of, for example, gold (Au) is formed by, for example, a vacuum evaporation method. Then, the electrode wirings 51 and 52 are formed by removing the metal film other than the predetermined position by a lift-off method or the like.

最後に、アニール処理を行う。アニール処理の温度は電極材料に依存する。本実施形態で用いる電極材料の場合は、通常４００℃前後で行う。尚、必要であれば、電極配線５１，５２を形成する前にアニール処理を行っても良い。これによって工程によって図１，図２に示す本実施形態の光半導体素子１０が製造される。以上説明した通り、本実施形態では、光検出素子３０と静電耐圧素子４０とが別々の工程で形成されるが、これらはエッチングを工夫することで容易に形成することができるため、製造プロセスを複雑にすることなく静電破壊耐圧が向上した光半導体素子１０を製造することができる。   Finally, an annealing process is performed. The annealing temperature depends on the electrode material. In the case of the electrode material used in this embodiment, it is normally performed at around 400 ° C. If necessary, an annealing process may be performed before the electrode wirings 51 and 52 are formed. Thereby, the optical semiconductor element 10 of the present embodiment shown in FIGS. As described above, in the present embodiment, the light detection element 30 and the electrostatic withstand voltage element 40 are formed in separate steps. However, since these can be easily formed by devising etching, a manufacturing process is performed. The optical semiconductor element 10 with improved electrostatic breakdown voltage can be manufactured without complicating the process.

〔第２実施形態〕
図８は本発明の第２実施形態による光半導体素子を模式的に示す平面図であり、図９は図８中のＢ−Ｂ線に沿う断面図である。尚、図８及び図９においては、図１及び図２に示した構成に相当するものには同一の符号を付してある。図８及び図９に示す通り、本実施形態の光半導体素子６０は、面発光型半導体レーザ２０、光検出素子３０、及び静電耐圧素子７０を含んで構成される。本実施形態の光半導体素子６０が備える面発光型半導体レーザ２０及び光検出素子３０は、図１，図２に示す第１実施形態の光半導体素子１０が備えるものと同一構成であるが、静電耐圧素子７０は光半導体素子１０が備える静電耐圧素子４０とは異なる構成である。 [Second Embodiment]
FIG. 8 is a plan view schematically showing an optical semiconductor device according to the second embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along line BB in FIG. In FIGS. 8 and 9, the same reference numerals are given to the components corresponding to those shown in FIGS. As shown in FIGS. 8 and 9, the optical semiconductor element 60 of the present embodiment includes a surface emitting semiconductor laser 20, a light detection element 30, and an electrostatic withstand voltage element 70. The surface emitting semiconductor laser 20 and the light detection element 30 provided in the optical semiconductor element 60 of the present embodiment have the same configuration as that of the optical semiconductor element 10 of the first embodiment shown in FIGS. The withstand voltage element 70 has a different configuration from the electrostatic withstand voltage element 40 included in the optical semiconductor element 10.

上述した第１実施形態では、光検出素子３０の一部をなす第２コンタクト層３３上には分離層３８、第１コンタクト層４１、耐圧層４２、及び第２コンタクト層４３が順に積層されており、分離層３８上の第１コンタクト層４１、耐圧層４２、及び第２コンタクト層４３から静電耐圧素子４０が形成されていた。これに対し、本実施形態では、第２コンタクト層３３上の分離層３８及び第１コンタクト層４１が省かれており、第２コンタクト層３３上に耐圧層４２及びコンタクト層７１が順に積層されている。そして、第２コンタクト層３３、耐圧層４２、及びコンタクト層７１から静電耐圧素子７０が形成されている。即ち、静電耐圧素子７０には、光検出素子３０の一部をなす第２コンタクト層３３と同一の層が含まれている。   In the first embodiment described above, the separation layer 38, the first contact layer 41, the breakdown voltage layer 42, and the second contact layer 43 are sequentially stacked on the second contact layer 33 that forms a part of the light detection element 30. In addition, the electrostatic withstand voltage element 40 is formed from the first contact layer 41, the withstand voltage layer 42, and the second contact layer 43 on the isolation layer 38. In contrast, in this embodiment, the separation layer 38 and the first contact layer 41 on the second contact layer 33 are omitted, and the breakdown voltage layer 42 and the contact layer 71 are sequentially stacked on the second contact layer 33. Yes. An electrostatic withstand voltage element 70 is formed from the second contact layer 33, the withstand voltage layer 42, and the contact layer 71. That is, the electrostatic withstand voltage element 70 includes the same layer as the second contact layer 33 that forms a part of the light detection element 30.

耐圧層４２上に積層されているコンタクト層７１は、第１実施形態の第１コンタクト層４１と同様のｎ型ＧａＡｓ層からなる。具体的には、このコンタクト層７１は、例えばケイ素（Ｓｉ）がドーピングされることによりｎ型にされている。従って、ｐ型の第２コンタクト層３３、不純物がドーピングされていない耐圧層４２、及びｎ型のコンタクト層７１によりｐｉｎダイオードが形成されている。   The contact layer 71 laminated on the breakdown voltage layer 42 is made of an n-type GaAs layer similar to the first contact layer 41 of the first embodiment. Specifically, the contact layer 71 is made to be n-type by doping silicon (Si), for example. Therefore, a pin diode is formed by the p-type second contact layer 33, the breakdown voltage layer 42 not doped with impurities, and the n-type contact layer 71.

本実施形態においては、第２コンタクト層３３が第３柱状部Ｐ３に形成されており、耐圧層４２及びコンタクト層７１が第４柱状部Ｐ３に形成されている。第３柱状部Ｐ３は第２コンタクト層３３の上面からみて円形の形状にエッチングされ、第４柱状部Ｐ４はコンタクト層７１の上面からみて円形の形状にエッチングされる。また、図８及び図９に示す通り、第４柱状部Ｐ４は、その直径が第３柱状部Ｐ３の直径よりも小さくなるように形成され、且つ第３柱状部Ｐ３と同心とならないよう、第１柱状部Ｐ１及び第２柱状部Ｐ２に向かう方向に偏心した状態に形成される。尚、本実施形態では、第３柱状部Ｐ３と第４柱状部Ｐ４とを偏心させた構造を例に挙げて説明するが、これらが同心の構造であっても良い。   In the present embodiment, the second contact layer 33 is formed on the third columnar portion P3, and the breakdown voltage layer 42 and the contact layer 71 are formed on the fourth columnar portion P3. The third columnar portion P3 is etched into a circular shape as viewed from the upper surface of the second contact layer 33, and the fourth columnar portion P4 is etched into a circular shape as viewed from the upper surface of the contact layer 71. Further, as shown in FIGS. 8 and 9, the fourth columnar portion P4 is formed so that its diameter is smaller than the diameter of the third columnar portion P3, and is not concentric with the third columnar portion P3. It is formed in an eccentric state in a direction toward the first columnar part P1 and the second columnar part P2. In the present embodiment, a structure in which the third columnar part P3 and the fourth columnar part P4 are decentered will be described as an example. However, these structures may be concentric.

第４柱状部Ｐ４の上面（コンタクト層７１上）には電極７２が形成されており、第３柱状部Ｐ３の上面（第２コンタクト層３３上）には電極７３が形成されている。電極７２は、例えば、クロム（Ｃｒ）、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金、ニッケル（Ｎｉ）、及び金（Ａｕ）の積層膜を用いて形成することができる。また、電極７３は、例えば、クロム（Ｃｒ）、金（Ａｕ）と亜鉛（Ｚｎ）との合金、及び金（Ａｕ）の積層膜、又は、白金（Ｐｔ）、チタン（Ｔｉ）及び金（Ａｕ）の積層膜を用いて形成することができる。   An electrode 72 is formed on the upper surface of the fourth columnar part P4 (on the contact layer 71), and an electrode 73 is formed on the upper surface of the third columnar part P3 (on the second contact layer 33). The electrode 72 can be formed using, for example, a laminated film of chromium (Cr), an alloy of gold (Au) and germanium (Ge), nickel (Ni), and gold (Au). The electrode 73 is formed of, for example, chromium (Cr), an alloy of gold (Au) and zinc (Zn), and a stacked film of gold (Au), or platinum (Pt), titanium (Ti), and gold (Au ).

また、図９に示す通り、電極７２上には電極配線５１が形成されている。これにより、電極７２は、面発光型半導体レーザ２０の電極２６及び光検出素子３０の電極３５と電気的に接続されている。また、電極７３上には電極配線５２が形成されている。これにより、電極７３は、面発光型半導体レーザ２０の電極２８と電気的に接続されている。従って、本実施形態の光半導体素子６０においても、静電耐圧素子７０は、電極配線５１，５２によって、面発光型半導体レーザ２０に対して逆極性となるよう（逆方向の整流作用を有するよう）並列に接続されている。このため面発光型半導体レーザ２０の電極２６と電極２８との間に逆方向の電圧が印加されても静電耐圧素子４０に電流が流れるため、面発光型半導体レーザ２０の静電破壊から保護することができる。   Further, as shown in FIG. 9, the electrode wiring 51 is formed on the electrode 72. Thus, the electrode 72 is electrically connected to the electrode 26 of the surface emitting semiconductor laser 20 and the electrode 35 of the light detection element 30. An electrode wiring 52 is formed on the electrode 73. Thereby, the electrode 73 is electrically connected to the electrode 28 of the surface emitting semiconductor laser 20. Therefore, also in the optical semiconductor element 60 of the present embodiment, the electrostatic withstand voltage element 70 has a reverse polarity with respect to the surface emitting semiconductor laser 20 by the electrode wirings 51 and 52 (so as to have a rectifying action in the reverse direction). ) Connected in parallel. For this reason, even if a reverse voltage is applied between the electrode 26 and the electrode 28 of the surface emitting semiconductor laser 20, a current flows through the electrostatic withstand voltage element 40, thereby protecting the surface emitting semiconductor laser 20 from electrostatic breakdown. can do.

また、本実施形態においては、第１実施形態で必要であった分離層３８及び第１コンタクト層４１を省いており、第２コンタクト層３３を光検出素子３０と静電耐圧素子７０とで共用している。従って、本実施形態では、第１実施形態に比べてエピタキシャル層が２層少ないため、工程数の削減及び材料費削減を図ることができる。また、耐圧素子７０の耐圧層４２は光検出素子３０で用いられておらず、耐圧素子７０の電気的な特性が最適となるよう耐圧層４２の膜厚を設定することができる。   In the present embodiment, the separation layer 38 and the first contact layer 41 required in the first embodiment are omitted, and the second contact layer 33 is shared by the light detection element 30 and the electrostatic withstand voltage element 70. is doing. Therefore, in this embodiment, since the number of epitaxial layers is less than that in the first embodiment, the number of processes and the material cost can be reduced. Further, the withstand voltage layer 42 of the withstand voltage element 70 is not used in the photodetecting element 30, and the thickness of the withstand voltage layer 42 can be set so that the electrical characteristics of the withstand voltage element 70 are optimized.

更に、本実施形態においても、静電耐圧素子７０は、一部が共通するものの光検出素子３０とは別の工程で形成される。しかしながら、静電耐圧素子７０はエッチングを工夫することで容易に形成することができるため、製造プロセスを複雑にすることなく静電破壊耐圧が向上した光半導体素子１０を製造することができる。   Further, in the present embodiment, the electrostatic withstand voltage element 70 is formed in a process different from that of the light detection element 30 although a part thereof is common. However, since the electrostatic withstand voltage element 70 can be easily formed by devising etching, the optical semiconductor element 10 with improved electrostatic breakdown voltage can be manufactured without complicating the manufacturing process.

以上、本発明の実施形態について説明した、本発明は上記の実施形態に限定されることはなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では面発光型半導体レーザ２０の上方に光検出素子３０が設けられた構成の光素子を例に挙げて説明したが、例えば特公平７−５６５５２号公報又は特開平６−３７２９９号公報に開示されている光検出素子の上方に面発光型半導体レーザが設けられた構成の光素子にも本発明を適用することができる。   The embodiment of the present invention has been described above. The present invention is not limited to the above-described embodiment, and can be freely changed within the scope of the present invention. For example, in the above-described embodiment, the optical element having the configuration in which the photodetecting element 30 is provided above the surface-emitting type semiconductor laser 20 has been described as an example. The present invention can also be applied to an optical element having a configuration in which a surface-emitting type semiconductor laser is provided above a photodetecting element disclosed in Japanese Laid-Open Patent Publication No. HEI.

また、上記実施形態では、光検出素子３０が面発光型半導体レーザ２０から射出されたレーザ光の光強度を検出するために設けられていた。しかしながら、外部からの光を受光するために光検出素子３０を用いても良い。具体的には、例えば光通信の用途に光素子を用い、送信すべき光信号には面発光型半導体レーザ２０から射出されたレーザ光を用い、送信されてきた光信号を光検出素子３０で受光することができる。光検出素子３０で受光された光信号は、電極３５，３６から電気信号として取り出される。更に、上記実施形態において、各半導体層におけるｐ型とｎ型とを入れ替えても本発明の範囲外となるものではない。更に、上記実施形態では、静電耐圧素子７０がｐｉｎダイオードである場合（ＰＩＮ接合が形成されてなる素子である場合）を例に挙げて説明したが、これ以外にＰＮ接合、ヘテロ接合、又はショットキー接合が形成されてなる素子によっても静電耐圧素子７０を形成することができる。   In the above embodiment, the light detection element 30 is provided to detect the light intensity of the laser light emitted from the surface emitting semiconductor laser 20. However, the light detection element 30 may be used to receive light from the outside. Specifically, for example, an optical element is used for optical communication, a laser beam emitted from the surface-emitting type semiconductor laser 20 is used as an optical signal to be transmitted, and the transmitted optical signal is converted by the photodetector 30. It can receive light. The optical signal received by the photodetecting element 30 is extracted from the electrodes 35 and 36 as an electrical signal. Further, in the above embodiment, even if the p-type and n-type in each semiconductor layer are interchanged, it does not fall outside the scope of the present invention. Further, in the above-described embodiment, the case where the electrostatic withstand voltage element 70 is a pin diode (in the case of an element formed with a PIN junction) has been described as an example, but other than this, a PN junction, a hetero junction, The electrostatic withstand voltage element 70 can also be formed by an element in which a Schottky junction is formed.

本発明の第１実施形態による光半導体素子を模式的に示す平面図である。1 is a plan view schematically showing an optical semiconductor device according to a first embodiment of the present invention. 図１中のＡ−Ａ線に沿う断面図である。It is sectional drawing which follows the AA line in FIG. 本発明の第１実施形態による光半導体素子１０の電気的な等価回路図である。1 is an electrical equivalent circuit diagram of an optical semiconductor device 10 according to a first embodiment of the present invention. 本発明の第１実施形態による光半導体素子の製造工程を模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing process of the optical semiconductor element by 1st Embodiment of this invention. 本発明の第１実施形態による光半導体素子の製造工程を模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing process of the optical semiconductor element by 1st Embodiment of this invention. 本発明の第１実施形態による光半導体素子の製造工程を模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing process of the optical semiconductor element by 1st Embodiment of this invention. 本発明の第１実施形態による光半導体素子の製造工程を模式的に示す断面図である。It is sectional drawing which shows typically the manufacturing process of the optical semiconductor element by 1st Embodiment of this invention. 本発明の第２実施形態による光半導体素子を模式的に示す平面図である。It is a top view which shows typically the optical semiconductor element by 2nd Embodiment of this invention. 図８中のＢ−Ｂ線に沿う断面図である。It is sectional drawing which follows the BB line in FIG.

符号の説明Explanation of symbols

１０……光半導体素子
１１……半導体基板（基板）
２０……面発光型半導体レーザ
２６……電極（第１電極）
２７……分離層
２８……電極（第２電極）
３０……光検出素子（受光素子）
３１……第１コンタクト層（第１半導体層）
３２……光吸収層（第２半導体層）
３３……第２コンタクト層（第３半導体層）
４０……静電耐圧素子
６０……光半導体素子
７０……静電耐圧素子
10 …… Optical semiconductor element 11 …… Semiconductor substrate (substrate)
20 …… Surface emitting semiconductor laser 26 …… Electrode (first electrode)
27 …… Separation layer 28 …… Electrode (second electrode)
30 …… Photodetection element (light-receiving element)
31... First contact layer (first semiconductor layer)
32 …… Light absorption layer (second semiconductor layer)
33 …… Second contact layer (third semiconductor layer)
40: Electrostatic withstand voltage element 60: Optical semiconductor element 70: Electrostatic withstand voltage element

Claims (8)

基板表面に直交する方向にレーザ光を射出する多層構造の面発光型半導体レーザと、当該面発光型半導体レーザの上方又は下方に形成された多層構造の受光素子とを前記基板上に備える光半導体素子において、
前記面発光型半導体レーザ及び前記受光素子の前記多層構造とは異なる層構造を有し、前記面発光型半導体レーザを静電破壊から保護する静電耐圧素子を前記基板上に備えることを特徴とする光半導体素子。 An optical semiconductor comprising a multilayer surface emitting semiconductor laser that emits laser light in a direction perpendicular to the substrate surface, and a multilayered light receiving element formed above or below the surface emitting semiconductor laser. In the element
An electrostatic withstand voltage element having a layer structure different from the multilayer structure of the surface-emitting type semiconductor laser and the light receiving element is provided on the substrate to protect the surface-emitting type semiconductor laser from electrostatic breakdown. An optical semiconductor device. 前記面発光型半導体レーザを駆動する第１電極及び第２電極を備えており、
前記静電耐圧素子は、前記第１電極と前記第２電極との間に電気的に並列に接続され、前記面発光型半導体レーザとは逆方向の整流作用を有する素子である
ことを特徴とする請求項１記載の光半導体素子。 A first electrode and a second electrode for driving the surface emitting semiconductor laser;
The electrostatic withstand voltage element is an element that is electrically connected in parallel between the first electrode and the second electrode and has a rectifying action in a direction opposite to that of the surface-emitting type semiconductor laser. The optical semiconductor device according to claim 1. 前記静電耐圧素子は、前記層構造を用いてＰＮ接合、ＰＩＮ接合、ヘテロ接合、又はショットキー接合が形成されてなる素子であることを特徴とする請求項２記載の光半導体素子。   3. The optical semiconductor element according to claim 2, wherein the electrostatic withstand voltage element is an element in which a PN junction, PIN junction, heterojunction, or Schottky junction is formed using the layer structure. 前記受光素子は、第１導電型からなる第１半導体層と、光吸収層として機能する第２半導体層と、第２導電型からなる第３半導体層とを備えており、
前記静電耐圧素子は、前記第１半導体層又は第３半導体層と同一の層構造を含んでなることを特徴とする請求項１記載の光半導体素子。 The light receiving element includes a first semiconductor layer of a first conductivity type, a second semiconductor layer functioning as a light absorption layer, and a third semiconductor layer of a second conductivity type,
The optical semiconductor element according to claim 1, wherein the electrostatic withstand voltage element includes the same layer structure as the first semiconductor layer or the third semiconductor layer. 前記面発光型半導体レーザと前記受光素子との間には、前記面発光型半導体レーザと前記受光素子とを分離する分離層が形成されていることを特徴とする請求項１から請求項４の何れか一項に記載の光半導体素子。   5. The separation layer for separating the surface emitting semiconductor laser and the light receiving element is formed between the surface emitting semiconductor laser and the light receiving element. The optical semiconductor element as described in any one of Claims. 基板表面に直交する方向にレーザ光を射出する多層構造の面発光型半導体レーザと、当該面発光型半導体レーザの上方又は下方に形成された多層構造の受光素子とを前記基板上に備える光半導体素子の製造方法において、
前記面発光型半導体レーザ及び前記受光素子の前記多層構造とは異なる層構造を有し、前記面発光型半導体レーザを静電破壊から保護する静電耐圧素子を前記基板上に形成する工程を含むことを特徴とする光半導体素子の製造方法。 An optical semiconductor comprising a multilayer surface emitting semiconductor laser that emits laser light in a direction perpendicular to the substrate surface, and a multilayered light receiving element formed above or below the surface emitting semiconductor laser. In the manufacturing method of the element,
Forming on the substrate an electrostatic withstand voltage element having a layer structure different from the multilayer structure of the surface emitting semiconductor laser and the light receiving element and protecting the surface emitting semiconductor laser from electrostatic breakdown. A method for manufacturing an optical semiconductor element, comprising: 前記静電耐圧素子は、前記面発光型半導体レーザ及び前記受光素子とは異なる工程で形成されることを特徴とする請求項６記載の光半導体素子の製造方法。   The method of manufacturing an optical semiconductor element according to claim 6, wherein the electrostatic withstand voltage element is formed in a step different from the surface emitting semiconductor laser and the light receiving element. 前記面発光型半導体レーザ、前記受光素子、及び前記静電耐圧素子を形成した後に、前記面発光型半導体レーザを駆動する電極であって、前記面発光型半導体レーザとは逆方向の整流作用を有するよう前記静電耐圧素子を接続する第１電極及び第２電極を形成する工程を含むことを特徴とする請求項６又は請求項７記載の光半導体素子の製造方法。
An electrode that drives the surface emitting semiconductor laser after forming the surface emitting semiconductor laser, the light receiving element, and the electrostatic withstand voltage element, and has a rectifying action in a direction opposite to that of the surface emitting semiconductor laser. 8. The method of manufacturing an optical semiconductor element according to claim 6, further comprising a step of forming a first electrode and a second electrode for connecting the electrostatic withstand voltage element so as to have the electrode.
JP2005293424A 2005-10-06 2005-10-06 Optical semiconductor element and its fabrication process Pending JP2007103768A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005293424A JP2007103768A (en) 2005-10-06 2005-10-06 Optical semiconductor element and its fabrication process
US11/535,730 US20070081568A1 (en) 2005-10-06 2006-09-27 Optical semiconductor element and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005293424A JP2007103768A (en) 2005-10-06 2005-10-06 Optical semiconductor element and its fabrication process

Publications (1)

Publication Number Publication Date
JP2007103768A true JP2007103768A (en) 2007-04-19

Family

ID=38030396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005293424A Pending JP2007103768A (en) 2005-10-06 2005-10-06 Optical semiconductor element and its fabrication process

Country Status (1)

Country Link
JP (1) JP2007103768A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185240B1 (en) * 1998-01-30 2001-02-06 Motorola, Inc. Semiconductor laser having electro-static discharge protection
WO2005055379A1 (en) * 2003-11-28 2005-06-16 Osram Opto Semiconductors Gmbh Light-emitting semiconductor component comprising a protective diode
JP2005197514A (en) * 2004-01-08 2005-07-21 Seiko Epson Corp Optical element and its fabrication process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185240B1 (en) * 1998-01-30 2001-02-06 Motorola, Inc. Semiconductor laser having electro-static discharge protection
WO2005055379A1 (en) * 2003-11-28 2005-06-16 Osram Opto Semiconductors Gmbh Light-emitting semiconductor component comprising a protective diode
JP2005197514A (en) * 2004-01-08 2005-07-21 Seiko Epson Corp Optical element and its fabrication process

Similar Documents

Publication Publication Date Title
JP3729270B2 (en) Optical device and manufacturing method thereof
JP4200389B2 (en) Optical element
US7453915B2 (en) Optical semiconductor element and method for manufacturing the same
JP4019284B2 (en) Surface emitting device and method for manufacturing the same
US20050161687A1 (en) Optical element, and its manufacturing method
JP4164679B2 (en) Surface emitting semiconductor laser
JP2006222342A (en) Optical element and its fabrication process
JP4356677B2 (en) Optical semiconductor element
US20070081568A1 (en) Optical semiconductor element and method for manufacturing the same
JP4720637B2 (en) Optical element and manufacturing method thereof
JP4867495B2 (en) Electrode structure and optical semiconductor device
JP2008187108A (en) Optical element and method of manufacturing the same
JP2007103768A (en) Optical semiconductor element and its fabrication process
JP2007129012A (en) Optical semiconductor element
US7643531B2 (en) Optical semiconductor element including photodetecting element with comb-tooth structure
JP2008004746A (en) Optical semiconductor device, and manufacturing method therefor
JP4449756B2 (en) Optical element
JP2007036140A (en) Photoelement and its manufacturing method
JP2007317925A (en) Optical element
JP2007129011A (en) Optical semiconductor element
JP2006049428A (en) Optical element and its manufacturing method
JP2005223061A (en) Optical element and its manufacturing method
CN113270789A (en) Integrated optical element, method for producing integrated optical element, and laser device
JP4572369B2 (en) Optical element and manufacturing method thereof
JP2007103811A (en) Semiconductor light emitting device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080908

Free format text: JAPANESE INTERMEDIATE CODE: A621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080909

A977 Report on retrieval

Effective date: 20110208

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110329

A521 Written amendment

Effective date: 20110330

Free format text: JAPANESE INTERMEDIATE CODE: A821

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120123

A02 Decision of refusal

Effective date: 20120131

Free format text: JAPANESE INTERMEDIATE CODE: A02