JP4866707B2 - Pll回路及び信号送受信システム - Google Patents
Pll回路及び信号送受信システム Download PDFInfo
- Publication number
- JP4866707B2 JP4866707B2 JP2006304853A JP2006304853A JP4866707B2 JP 4866707 B2 JP4866707 B2 JP 4866707B2 JP 2006304853 A JP2006304853 A JP 2006304853A JP 2006304853 A JP2006304853 A JP 2006304853A JP 4866707 B2 JP4866707 B2 JP 4866707B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- gain
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
クロックエッジの傾きが急峻なほど、電源ノイズ等の外乱の影響を受けにくいので、ジッタ値は小さい。逆にクロックエッジの傾きが緩やかなほど、外乱の影響を受けやすいので、ジッタ値は大きい。これには、PLL回路によって異なっているバッファの動作限界周波数特性が影響している。
VCOゲインを調整しても、VCOの入力トランジスタのしきい値電圧のばらつきに起因するVCOのV−F特性の周波数オフセット(制御電圧VCを固定したときの出力クロック信号CKOUTの周波数)のばらつきは残る。このため、発振周波数を所定値にしたときにおけるLPF出力電圧(制御電圧VC)がばらつく。例えば、出力クロック信号CKOUTの周波数が1.5GHzでロックした場合には、VCO制御電圧VCは、図18(b)においては1.45Vから1.85Vまでばらつく。
図1は、第1の実施形態に係るPLL回路の構成を示すブロック図である。図1のPLL回路100は、位相周波数比較回路(PFD)12と、チャージポンプ回路(CP)14と、ローパスフィルタ(LPF)16と、電圧制御発振回路(VCO)20と、バッファ(BFR)60と、分周回路(DIV)18と、VCOゲイン調整回路(GAINCAL)40と、VCOオフセット調整回路(OFFSETCAL)50とを備えている。
図13は、第2の実施形態に係る信号送受信システムの構成を示すブロック図である。図13の信号送受信システムは、送信部600と、受信部700とを備えている。
14 チャージポンプ回路
16 ローパスフィルタ
18 分周回路
20 電圧制御発振回路
24 電圧電流変換部
25 ゲイン切替部
26 オフセット切替部
28 リングオシレータ
40,240 VCOゲイン調整回路
41,51 カウント部
45 ゲイン比較部
48 VCO制御回路(ゲイン制御部)
50,250 VCOオフセット調整回路
55 比較回路(オフセット比較部)
58 VCO制御回路(オフセット制御部)
60,602 バッファ
100,150 PLL回路
272 レジスタ参照部
274 レジスタ
600 送信部
606 ドライバ回路
700 受信部
702 レシーバ回路
Claims (16)
- 基準クロック信号と、出力クロック信号に基づくフィードバッククロック信号との間の位相差を検出する位相周波数比較回路と、
前記位相差に応じて電流を出力するチャージポンプ回路と、
前記チャージポンプ回路の出力を平滑化し、制御電圧として出力するローパスフィルタと、
前記制御電圧、ゲイン制御信号、及びオフセット制御信号に応じた周波数の信号を生成し、前記出力クロック信号として出力する電圧制御発振回路と、
前記基準クロック信号と前記フィードバッククロック信号とに基づいて、前記制御電圧の変化に対する前記出力クロック信号の周波数の変化の比が目標値になるように、前記ゲイン制御信号を求めるゲイン調整回路と、
前記基準クロック信号と前記フィードバッククロック信号とに基づいて、前記制御電圧が所定の値である時における前記出力クロック信号の周波数が目標値になるように、前記オフセット制御信号を求めるオフセット調整回路とを備え、
前記ゲイン調整回路は、二分探索法を用いて前記ゲイン制御信号を求め、
前記オフセット調整回路は、二分探索法を用いて前記オフセット制御信号を求める
ことを特徴とするPLL(phase locked loop)回路。 - 請求項1に記載のPLL回路において、
前記ゲイン調整回路は、
所定の時間内における前記フィードバッククロック信号のパルス数を数える第1のカウント部と、
前記電圧制御発振回路に前記制御電圧として第1の電圧が与えられた場合に前記第1のカウント部で得られたカウント値と、前記電圧制御発振回路に前記制御電圧として第2の電圧が与えられた場合に前記第1のカウント部で得られたカウント値との差を求め、前記差と目標値とを比較し、その比較結果を出力するゲイン比較部と、
前記電圧制御発振回路に前記制御電圧として前記第1及び第2の電圧が順次与えられるように制御し、前記ゲイン比較部での比較結果に基づいて前記ゲイン制御信号を求めるゲイン制御部とを有するものであり、
前記オフセット調整回路は、
所定の時間内における前記フィードバッククロック信号のパルス数を数える第2のカウント部と、
前記電圧制御発振回路に前記制御電圧として第3の電圧が与えられた場合に前記第2のカウント部で得られたカウント値と目標値とを比較し、その比較結果を出力するオフセット比較部と、
前記電圧制御発振回路に前記制御電圧として前記第3の電圧が与えられるように制御し、前記オフセット比較部での比較結果に基づいて前記オフセット制御信号を求めるオフセット制御部とを有するものである
ことを特徴とするPLL回路。 - 請求項2に記載のPLL回路において、
前記第3の電圧は、当該PLL回路に供給される電源電圧の2分の1である
ことを特徴とするPLL回路。 - 請求項1に記載のPLL回路において、
前記電圧制御発振回路は、
前記制御電圧に応じた電流を出力する電圧電流変換部と、
前記電圧電流変換部の出力電流に応じた周波数で発振し、前記出力クロック信号を生成するリングオシレータとを有するものであり、
前記電圧電流変換部は、
前記制御電圧の変化に対する前記出力電流の変化の比を、前記ゲイン制御信号に応じた値にするゲイン切替部と、
前記出力電流の大きさを、前記オフセット制御信号に従って変化させるオフセット切替部とを有するものである
ことを特徴とするPLL回路。 - 請求項4に記載のPLL回路において、
前記ゲイン切替部は、
前記ゲイン制御信号に従って制御されるスイッチとnチャネルトランジスタとが直列に接続された回路を並列に複数有するものであり、
前記オフセット切替部は、
前記オフセット制御信号に従って制御されるスイッチとnチャネルトランジスタとが直列に接続された回路を並列に複数有し、前記オフセット制御信号に応じた電流が流れるものである
ことを特徴とするPLL回路。 - 請求項1に記載のPLL回路において、
前記ゲイン調整回路は、
第1の選択信号に従って、前記ゲイン制御信号を求めるか否かを選択するものであり、
前記オフセット調整回路は、
第2の選択信号に従って、前記オフセット制御信号を求めるか否かを選択するものである
ことを特徴とするPLL回路。 - 請求項6に記載のPLL回路において、
外部より読み書き可能なレジスタと、
前記レジスタの値に基づいて前記第2の選択信号を生成するレジスタ参照部とを更に備える
ことを特徴とするPLL回路。 - 請求項7に記載のPLL回路において、
前記レジスタ参照部は、
前記レジスタの値に基づいて前記第1の選択信号を更に生成する
ことを特徴とするPLL回路。 - 請求項6に記載のPLL回路において、
前記第2の選択信号は、所定の論理レベルに固定されている
ことを特徴とするPLL回路。 - 請求項9に記載のPLL回路において、
前記第1の選択信号は、所定の論理レベルに固定されている
ことを特徴とするPLL回路。 - 信号を送信する送信部と、信号を受信する受信部とを備える信号送受信システムであって、
ゲイン制御信号を求めて出力する第1PLL回路と、
前記ゲイン制御信号によって制御される第2PLL回路又はDLL(Delay Locked Loop)回路とを備え、
前記第1PLL回路は、
基準クロック信号と、出力クロック信号に基づくフィードバッククロック信号との間の位相差を検出する位相周波数比較回路と、
前記位相差に応じて電流を出力するチャージポンプ回路と、
前記チャージポンプ回路の出力を平滑化し、制御電圧として出力するローパスフィルタと、
前記制御電圧、前記ゲイン制御信号、及びオフセット制御信号に応じた周波数の信号を生成し、前記出力クロック信号として出力する電圧制御発振回路と、
前記基準クロック信号と前記フィードバッククロック信号とに基づいて、前記制御電圧の変化に対する前記出力クロック信号の周波数の変化の比が目標値になるように、前記ゲイン制御信号を求めるゲイン調整回路と、
前記基準クロック信号と前記フィードバッククロック信号とに基づいて、前記制御電圧が所定の値である時における前記出力クロック信号の周波数が目標値になるように、前記オフセット制御信号を求めるオフセット調整回路とを有し、
前記ゲイン調整回路は、二分探索法を用いて前記ゲイン制御信号を求め、
前記オフセット調整回路は、二分探索法を用いて前記オフセット制御信号を求める
ことを特徴とする信号送受信システム。 - 請求項11に記載の信号送受信システムにおいて、
前記ゲイン調整回路は、
所定の時間内における前記出力クロック信号のパルス数を数える第1のカウント部と、
前記電圧制御発振回路に前記制御電圧として第1の電圧が与えられた場合に前記第1のカウント部で得られたカウント値と、前記電圧制御発振回路に前記制御電圧として第2の電圧が与えられた場合に前記第1のカウント部で得られたカウント値との差を求め、前記差と前記目標値とを比較し、その比較結果を出力するゲイン比較部と、
前記電圧制御発振回路に前記制御電圧として前記第1及び第2の電圧が順次与えられるように制御し、前記ゲイン比較部での比較結果に基づいて前記ゲイン制御信号を求めるゲイン制御部とを有するものである
ことを特徴とする信号送受信システム。 - 請求項11に記載の信号送受信システムにおいて、
前記送信部は、
前記ゲイン制御信号によって制御され、信号を送信するドライバ回路を備え、
前記ドライバ回路は、
定電流源を有する第1の定電流回路を備え、
前記第1の定電流回路は、
前記ゲイン制御信号に応じた電流が流れるように構成されている
ことを特徴とする信号送受信システム。 - 請求項13に記載の信号送受信システムにおいて、
前記ドライバ回路は、
前記ゲイン制御信号に従って制御されるスイッチとpチャネルトランジスタとが直列に接続された回路を並列に複数有し、前記ゲイン制御信号に応じた電流が流れる第2の定電流回路を更に備え、
前記第1の定電流回路は、
前記ゲイン制御信号に従って制御されるスイッチとnチャネルトランジスタとが直列に接続された回路を並列に複数有する
ことを特徴とする信号送受信システム。 - 請求項11に記載の信号送受信システムにおいて、
前記受信部は、
信号を受信するレシーバ回路を備え、
前記レシーバ回路は、
定電流源を有する定電流回路を備え、
前記定電流回路は、
前記ゲイン制御信号に応じた電流が流れるように構成されている
ことを特徴とする信号送受信システム。 - 請求項11に記載の信号送受信システムにおいて、
その駆動能力を、前記ゲイン制御信号に応じた大きさになるように制御して、前記出力クロック信号を出力するバッファを更に備え、
前記バッファは、
それぞれが前記ゲイン制御信号に従って制御され、並列に接続された複数のnチャネルトランジスタを有する第1の電流制御回路と、
それぞれが前記ゲイン制御信号に従って制御され、並列に接続された複数のpチャネルトランジスタを有する第2の電流制御回路とを備える
ことを特徴とする信号送受信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304853A JP4866707B2 (ja) | 2006-11-10 | 2006-11-10 | Pll回路及び信号送受信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304853A JP4866707B2 (ja) | 2006-11-10 | 2006-11-10 | Pll回路及び信号送受信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008124687A JP2008124687A (ja) | 2008-05-29 |
JP4866707B2 true JP4866707B2 (ja) | 2012-02-01 |
Family
ID=39509008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006304853A Expired - Fee Related JP4866707B2 (ja) | 2006-11-10 | 2006-11-10 | Pll回路及び信号送受信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4866707B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10763866B2 (en) | 2018-11-22 | 2020-09-01 | Samsung Electronics Co., Ltd. | Electronic circuit configured to adjust sampling timing for recovering data |
US11398825B1 (en) | 2021-03-18 | 2022-07-26 | Kioxia Corporation | Receiving device, control method of receiving device, and memory controller |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010035098A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | 位相同期回路並びに記録再生装置および電子機器 |
JP5264401B2 (ja) * | 2008-10-10 | 2013-08-14 | キヤノン株式会社 | Pll回路 |
JP5231931B2 (ja) * | 2008-10-10 | 2013-07-10 | キヤノン株式会社 | Pll回路 |
JP2010130412A (ja) * | 2008-11-28 | 2010-06-10 | Renesas Technology Corp | 半導体集積回路 |
JP5160578B2 (ja) * | 2009-05-14 | 2013-03-13 | 日本電信電話株式会社 | クロックデータ再生回路 |
JP5457813B2 (ja) * | 2009-12-16 | 2014-04-02 | ルネサスエレクトロニクス株式会社 | Adpll回路、半導体装置及び携帯情報機器 |
WO2012127637A1 (ja) * | 2011-03-22 | 2012-09-27 | 富士通株式会社 | クロック生成回路及びクロック生成回路制御方法 |
JP5765006B2 (ja) * | 2011-03-29 | 2015-08-19 | ソニー株式会社 | 位相同期装置および位相同期回路の周波数キャリブレーション方法、並びにプログラム |
JP5682482B2 (ja) * | 2011-07-05 | 2015-03-11 | 富士通セミコンダクター株式会社 | スルーレートコントロール装置 |
JP2013081084A (ja) * | 2011-10-04 | 2013-05-02 | Renesas Electronics Corp | デジタルpll回路、半導体集積回路装置 |
JP5727961B2 (ja) | 2012-03-30 | 2015-06-03 | ルネサスエレクトロニクス株式会社 | 半導体装置及びバラツキ情報取得プログラム |
JP7230341B2 (ja) * | 2018-05-17 | 2023-03-01 | 株式会社デンソー | Pll回路 |
WO2021166176A1 (ja) * | 2020-02-20 | 2021-08-26 | 株式会社ソシオネクスト | 位相同期回路、送受信回路及び半導体集積回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3331115B2 (ja) * | 1996-04-02 | 2002-10-07 | 株式会社東芝 | 周波数位相同期回路 |
JP2944530B2 (ja) * | 1996-08-29 | 1999-09-06 | 山形日本電気株式会社 | 位相同期発振器 |
JP2000004156A (ja) * | 1998-06-12 | 2000-01-07 | Mitsubishi Electric Corp | Vco特性自動可変pll回路 |
JP3410661B2 (ja) * | 1998-06-26 | 2003-05-26 | シャープ株式会社 | マルチモード無線装置 |
JP2001230667A (ja) * | 2000-02-16 | 2001-08-24 | Nec Corp | 位相調整回路 |
JP2002016454A (ja) * | 2000-06-30 | 2002-01-18 | Nec Corp | 差動増幅回路,出力段回路および電圧制御発振回路 |
JP3685027B2 (ja) * | 2000-07-28 | 2005-08-17 | 株式会社デンソー | 半導体集積回路装置 |
JP3808338B2 (ja) * | 2001-08-30 | 2006-08-09 | 株式会社ルネサステクノロジ | 位相同期回路 |
JP4651298B2 (ja) * | 2004-04-08 | 2011-03-16 | 三菱電機株式会社 | 周波数自動補正pll回路 |
JP4421467B2 (ja) * | 2004-12-24 | 2010-02-24 | パナソニック株式会社 | 位相同期回路 |
-
2006
- 2006-11-10 JP JP2006304853A patent/JP4866707B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10763866B2 (en) | 2018-11-22 | 2020-09-01 | Samsung Electronics Co., Ltd. | Electronic circuit configured to adjust sampling timing for recovering data |
US11398825B1 (en) | 2021-03-18 | 2022-07-26 | Kioxia Corporation | Receiving device, control method of receiving device, and memory controller |
Also Published As
Publication number | Publication date |
---|---|
JP2008124687A (ja) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4866707B2 (ja) | Pll回路及び信号送受信システム | |
US7102446B1 (en) | Phase lock loop with coarse control loop having frequency lock detector and device including same | |
JP4630381B2 (ja) | スペクトラム拡散制御pll回路及びそのスタートアップ方法 | |
JP4959154B2 (ja) | 復元回路、及び復元回路の復元方法 | |
US11777474B2 (en) | Signal generation circuit having minimum delay, semiconductor apparatus using the same, and signal generation method | |
US20070076832A1 (en) | Semiconductor integrated circuit and correcting method of the same | |
US11777506B2 (en) | Clock generation circuit and semiconductor apparatus using the clock generation circuit | |
US11256285B2 (en) | Clock generation circuit and semiconductor apparatus using the clock generation circuit | |
JPWO2006033203A1 (ja) | 遅延ロックループ回路、位相ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路 | |
US11695422B2 (en) | Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit | |
KR20100026144A (ko) | 전압제어 발진기, 위상 고정 루프 회로, 클럭 생성기 및 에이치디엠아이 송신기의 파이 | |
US11750201B2 (en) | Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit | |
US6674824B1 (en) | Method and circuitry for controlling a phase-locked loop by analog and digital signals | |
US20230051365A1 (en) | Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit | |
JP4160503B2 (ja) | 差動リング発振器段 | |
CN114389603A (zh) | 延迟电路和使用其的延迟锁相环电路 | |
JP2005318122A (ja) | チャージポンプ回路及びこのチャージポンプ回路を用いたpll回路 | |
JP4393111B2 (ja) | ハーフレートcdr回路 | |
JP4007814B2 (ja) | ハーフレートcdr回路 | |
US9391626B2 (en) | Capacitive load PLL with calibration loop | |
US6842082B2 (en) | Programmable voltage-controlled oscillator with self-calibration feature | |
WO2021166176A1 (ja) | 位相同期回路、送受信回路及び半導体集積回路 | |
JP2002246899A (ja) | Pll回路 | |
CN112468143A (zh) | 一种可控环路带宽的小数分频频率合成器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |