JP4863472B2 - メモリ管理方法 - Google Patents

メモリ管理方法 Download PDF

Info

Publication number
JP4863472B2
JP4863472B2 JP2006292043A JP2006292043A JP4863472B2 JP 4863472 B2 JP4863472 B2 JP 4863472B2 JP 2006292043 A JP2006292043 A JP 2006292043A JP 2006292043 A JP2006292043 A JP 2006292043A JP 4863472 B2 JP4863472 B2 JP 4863472B2
Authority
JP
Japan
Prior art keywords
memory
information
management method
user data
defective area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006292043A
Other languages
English (en)
Other versions
JP2008108162A (ja
Inventor
敦史 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2006292043A priority Critical patent/JP4863472B2/ja
Publication of JP2008108162A publication Critical patent/JP2008108162A/ja
Application granted granted Critical
Publication of JP4863472B2 publication Critical patent/JP4863472B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

本発明は、不良領域の存在するメモリの管理技術に関する。
アプリケーションプログラムなどのコンテンツデータを格納するメモリとしては、NOR型フラッシュメモリが使用されている。NOR型フラッシュメモリは、誤りのないメモリ(不良領域の存在しないメモリ、あるいはビット誤りの発生しないメモリ)であり、コンテンツの格納用に適している。たとえば、携帯電話機、携帯情報端末、パチンコ機、パチスロ機においては、アプリケーションプログラムなどのコンテンツデータ格納用としてNOR型フラッシュメモリが使用されている。
NOR型フラッシュメモリに格納されているコンテンツデータの正当性をチェックするためには、チェックサムの利用が有効である。図6は、NOR型フラッシュメモリに、たとえば、アプリケーションデータなどのユーザデータが格納されている様子を示している。このユーザデータの正当性をチェックするために、全物理アドレスからデータの単純読み出しを行い、ユーザデータのチェックサムが計算される。そして、予め計算されていた正しいチェックサムと比較することで、正当性の判断を行うのである。
チェックサムを利用したROMデータのチェック方法については、下記特許文献1にも開示されている。また、下記特許文献2では、ROMに記録されたチェックサムを変更することなく、データを書き換える技術について開示されている。
特開2002−108723号公報 特開2002−351749号公報
上述したように、NOR型フラッシュメモリでは、チェックサムによるデータ正当性チェックが有効であり、コンテンツメモリを安定して供給することが可能である。しかし、NOR型フラッシュメモリは、誤りがないという優れた特徴を備える一方、メモリ単価が高いという問題がある。
たとえば、パチンコ機、パチスロ機のコンテンツ格納用として考えた場合であっても、機器の台数が非常に多いため、メモリ単価の与える影響は大きい。したがって、メモリ単価を下げることができれば、製品供給コストを大幅に低減させることが可能となる。
そこで、NOR型フラッシュメモリよりも安価なNAND型フラッシュメモリを使用するという選択肢が考えられる。NAND型フラッシュメモリは、誤りのあるメモリ(不良領域が存在するメモリ、あるいはビット誤りが発生するメモリ)であるが、大容量化、低コスト化を実現している。
図7は、NAND型フラッシュメモリにユーザデータを格納した様子を示している。図に示すように、NAND型フラッシュメモリの記憶領域には、不良領域(INVALID BLOCKあるいはBAD BLOCK)が混在している。不良領域は、デバイスの出荷時点で使用不可能な領域である。不良領域には、データを記録することができないため、別の代替領域にデータが格納されることになる。この不良領域と代替領域の対応関係を示す代替情報は、エラーコントロールデータとして、図に示すようにメモリ内に格納される。
ここで、問題となるのが、データ正当性のチェックである。上述したように、NOR型フラッシュメモリにおいては、全物理アドレスの単純読み出しにより、全ての固体で同一のチェックサムを計算することができる。しかし、NAND型フラッシュメモリの場合、不良領域に格納することができなかったデータについては、代替領域に格納されるため、データの格納位置がデバイスごとで異なることになる。たとえば、格納されているアドレスも考慮してチェックサムを計算する場合、不良領域の発生箇所がデバイスによって異なれば、デバイスによってチェックサムが変化することになる。
NAND型フラッシュメモリでは、デバイスごとに不良領域のばらつきがあるため、通常は、何らかの方法で論理アドレスと物理アドレスの変換を行ってデータを読み出している。このため、単純に誤りがないメモリと同一の方法で全物理アドレスに対するアクセスを行い、読み出したデータに対してチェックサムを計算する方法では、内容確認を行えないのである。
また、そもそも、不良領域については、データ値が不定であるため、チェックサムがデバイスごとに異なることになる。したがって、いずれにしても、誤りのないメモリと同じ方法をそのまま用いてもデータ正当性のチェックを行うことができない。
そこで、本発明は前記問題点に鑑み、誤りのあるメモリを利用する上で、データの正当性をチェックするための管理技術を提供することを目的とする。
上記課題を解決するため、請求項1記載の発明は、ユーザデータが格納されるメモリを管理する方法であって、前記メモリから不良領域情報を取得する工程と、取得した不良領域情報に基づいて、前記メモリの不良領域の代替情報を含む誤り管理情報を作成する工程と、前記誤り管理情報から固有情報を抽出し、所定の記憶手段に格納する工程と、前記メモリにユーザデータを格納する工程と、前記メモリに前記誤り管理情報を格納する工程と、を備えることを特徴とする。
請求項2記載の発明は、請求項1に記載のメモリ管理方法において、前記固有情報は、前記誤り管理情報から演算されたチェックサム、を含むことを特徴とする。
請求項3記載の発明は、請求項1に記載のメモリ管理方法において、前記固有情報は、前記誤り管理情報から演算されたハッシュ値、を含むことを特徴とする。
請求項4記載の発明は、請求項1に記載のメモリ管理方法において、前記固有情報は、前記メモリの不良領域のブロック数、を含むことを特徴とする。
請求項5記載の発明は、請求項1に記載のメモリ管理方法において、前記固有情報は、前記メモリの不良領域のアドレス情報、を含むことを特徴とする。
請求項6記載の発明は、請求項1ないし請求項5のいずれかに記載のメモリ管理方法において、前記メモリは、NAND型フラッシュメモリ、を含むことを特徴とする。
請求項7記載の発明は、請求項1ないし請求項6のいずれかに記載のメモリ管理方法において、前記所定の記憶手段は、前記メモリ、を含むことを特徴とする。
請求項8記載の発明は、ユーザデータが格納される不良領域の存在するメモリを管理する方法であって、格納するユーザデータから所定のアルゴリズムを用いて固有情報を抽出し、所定の記憶手段に格納する工程と、前記メモリから不良領域情報を取得する工程と、取得した不良領域情報に基づいて、前記メモリの不良領域の代替情報を含む誤り管理情報を作成する工程と、前記メモリにユーザデータを格納する工程と、前記メモリに前記誤り管理情報を格納する工程と、不良領域については前記代替情報に基づいて代替された領域のデータを読み出すことにより、NOR型フラッシュメモリに対する読み出し処理をエミュレートすることで、前記メモリからユーザデータを全て読み出す工程と、読み出したユーザデータから前記所定のアルゴリズムと同じアルゴリズムを用いて情報を抽出し、前記記憶手段に格納されている前記固有情報と比較することで、格納されているユーザデータの正当性を判定する工程と、を備えることを特徴とする。
請求項9記載の発明は、請求項8に記載のメモリ管理方法において、前記固有情報は、前記誤り管理情報から演算されたチェックサム、を含むことを特徴とする。
請求項10記載の発明は、請求項8に記載のメモリ管理方法において、前記固有情報は、前記誤り管理情報から演算されたハッシュ値、を含むことを特徴とする。
本発明のメモリ管理方法は、メモリから取得した不良領域情報に基づいて、誤り管理情報を作成し、誤り管理情報から固有情報を抽出して、所定の記憶手段に格納する。これにより、ユーザデータが格納されるメモリのデバイスごとによって異なる固有情報が保存されることになり、ユーザデータが、代替情報に基づいて正しく記録されていることを確認する手段を与えることができる。
また、本発明のメモリ管理方法は、NOR型フラッシュメモリに対する読み出し処理をエミュレートすることで、不良領域の存在するメモリ(例えば、NAND型フラッシュメモリ)からユーザデータを全て読み出し、保持しておいた固有情報と比較することで、ユーザデータの正当性を判定する。これにより、NOR型フラッシュメモリで使用していた同様の方法で、ユーザデータの正当性をチェックすることが可能である。
以下、図面を参照しつつ本発明の実施の形態について説明する。図1は、NAND型フラッシュメモリ1(以下、メモリ1とする。)と、メモリ1にデータを書き込む書込装置2とを示す図である。
メモリ1は、たとえば、パチンコ機やパチスロ機のコンテンツデータを書き込む用途に用いられる。メモリ1は、上述したように、NAND型フラッシュメモリであり、図1の(a)に示すように、データを書き込むことのできる正常領域11と、データを書き込むことのできない不良領域12とを含んでいる。
書込装置2には、別の工程で作成されたユーザデータ51が与えられる。書込装置2によってメモリ1に、ユーザデータ51が記録されると、図1の(b)に示すように、ユーザデータ51とともに、エラーコントロールデータ52が記録されることになる。エラーコントロールデータ52には、各不良領域がどの代替領域に代替されているかを示す代替情報が含まれている。また、エラーコントロールデータ52には、ビット誤りの訂正に必要な情報(ECCなど)が含まれている。さらに、エラーコントロールデータ52には、不良領域のブロック数や、不良領域のアドレス情報(アドレスリスト)などを記録するようにしてもよい。
ユーザデータ51は、前述した例であれば、パチンコ機やパチスロ機のコンテンツデータのことである。ユーザデータ51は、別の工程で作成されている。このユーザデータ51は、大量生産される全てのメモリに共通のものである。つまり、このユーザデータ51が、次々にNAND型フラッシュメモリに格納されることで、コンテンツ格納メモリが作成されるのである。
そして、この共通のユーザデータ51に対しては、さらに別の工程で、固有情報が計算されている。固有情報とは、たとえば、チェックサムやハッシュ値などである。この固有情報は、固有情報記憶部3に格納されている。
書込装置2は、ユーザデータ51をNAND型フラッシュメモリであるメモリ1に格納する装置である。以下、図2のフローチャートを参照しつつ、書込装置2によるメモリ1に対するデータの書込み手順について説明する。
まず、書込装置2は、新たなメモリ1と接続されると、メモリ1にアクセスし、メモリ1の不良領域情報を取得する(ステップS1)。つまり、書込装置2は、全ての不良領域のアドレスと、各不良領域が代替される領域のアドレスを取得する。また、これにより、不良領域のブロック数を得ることができる。
次に、書込装置2は、ステップS1で取得した不良領域情報に基づいて、エラーコントロールデータ52を作成する(ステップS2)。このエラーコントロールデータ52には、代替情報が含まれる。代替情報は、不良領域と代替領域との対応関係を示す情報である。また、エラーコントロールデータ52には、ビット誤りの訂正に必要な情報が格納される。さらには、エラーコントロールデータ52に、不良領域のブロック数や不良領域のアドレス情報を格納するようにしてもよい。
次に、書込装置2は、ステップS2で作成したエラーコントロールデータ52の固有情報を計算する(ステップS3)。あるいは、書込装置2は、ステップS2で作成したエラーコントロールデータ52に含まれる情報から固有情報を得る。
固有情報としては、たとえば、チェックサムを利用することができる。図3は、チェックサムを利用した固有情報を示す図である。まず、ユーザデータ51については、上述したように、予め別の工程でユーザデータ51のチェックサムが計算されている。そして、ユーザデータ51のチェックサムとユーザデータ51のバイト数を固有情報として、固有情報記憶部3に格納しておくのである。
図で示した例では、CRC演算方式によって計算されたユーザデータ51のチェックサム(8桁)を16進表示している。
このチェックサムは、ユーザデータ51が、誤りのないメモリ(たとえばNOR型フラッシュメモリ)に格納されたと仮定した場合に計算されるチェックサムと同じものである。つまり、ユーザデータを、図6で示したように、不良領域の存在しないNOR型フラッシュメモリの先頭アドレスから順に格納した場合に、その格納されたデータを全物理アドレスについて順に読み出すことによって計算されるチェックサムと同じものである。なお、ブランクも含めてチェックサムを計算するようにしてもよい。
ユーザデータ51は、全てのデバイスに共通のデータであるので、ユーザデータ51に対する固有情報は、上記のように予め別の工程で作成され、固有情報記憶部3に格納されている。そして、このステップS3では、デバイスによって異なるデータであるエラーコントロールデータ52に基づいて、書込装置2が、チェックサムを計算する。そして、計算されたチェックサムと不良領域のブロック数を固有情報として固有情報記憶部3に格納するのである(ステップS4)。
図で示した例では、エラーコントロールデータ52の8桁のチェックサムを16進表示している。また、不良領域のブロック数に代えて、不良領域のアドレスリストを固有情報として格納するようにしてもよい。なお、不良領域のブロック数や、不良領域のアドレスリストについては、エラーコントロールデータ52に含めることなく、固有情報として固有情報記憶部3に格納するようにしてもよい。
このように、ユーザデータ51については、共通のチェックサム、つまり、誤りのないメモリに格納された場合に計算されるチェックサムと同様の値を計算して保持するとともに、不良領域の存在するNAND型フラッシュメモリでデバイスごとに異なるエラーコントロールデータ52についても、固有情報を保持しておくのである。
また、固有情報としては、ハッシュ値を利用することもできる。図4は、SHA1のハッシュ値を利用した固有情報を示す図である。まず、ユーザデータ51からは、上述したように、予め別の工程で、ユーザデータ51のハッシュ値が計算されている。そして、ユーザデータ51のハッシュ値とユーザデータ51のバイト数を固有情報として、固有情報記憶部3に格納しておくのである。なお、ハッシュ値の計算には、MD5を利用してもよい。
チェックサムの場合と同様、ユーザデータ51は、全てのデバイスに共通のデータであるので、ユーザデータ51に対する固有情報は、上記のように予め別の工程で作成され、固有情報記憶部3に格納されている。そして、ステップS3では、デバイスによって異なるデータであるエラーコントロールデータ52に基づいて、書込装置2が、ハッシュ値を計算する。そして、計算されたハッシュ値と不良領域のブロック数を固有情報として固有情報記憶部3に格納するのである(ステップS4)。あるいは、不良領域のブロック数に代えて、不良領域のアドレスリストを固有情報として格納するようにしてもよい。
なお、ステップS4において、固有情報を格納する記憶部は、メモリ1の記憶領域内であってもよいし、この実施の形態のようにメモリ1の外部であってもよい。
ステップS4において、エラーコントロールデータ52の固有情報を固有情報記憶部3に格納した後、書込装置2は、ユーザデータ51とエラーコントロールデータ52をメモリ1に書き込むのである(ステップS5)。このようにして、ユーザデータ51とエラーコントロールデータ52が書き込まれた状態のメモリ1は、図1の(b)で示した状態となる。なお、図1の(b)では、ユーザデータ51の書込み領域にだけ不良領域12が混在しているが、もちろん、エラーコントロールデータ52の書込み領域についても、不良領域12が存在している場合はある。
このように、本実施の形態においては、全デバイスで共通のデータであるユーザデータ51に対しては、共通のチェックサムやハッシュ値を計算するとともに、ユーザデータ51のデータサイズ(バイト数)を固有情報として保持している。これにより、ユーザデータ51の正当性をチェックする情報として利用可能である。
さらに、本実施の形態においては、各デバイスで異なるデータであるエラーコントロールデータ52について、それぞれチェックサムやハッシュ値を計算し、固有情報として保持するようにしている。ここで、エラーコントロールデータ52には、不良領域の代替情報が含まれている。したがって、この固有情報を利用することで、代替情報に基づいて正当にデータが格納されていることを確認するための情報を提供可能となる。また、固有情報として、不良領域のブロック数やアドレス情報を保持するので、これによっても、誤りのあるNAND型フラッシュメモリに対して、正しく不良領域が代替されて維持されている状態を確認可能である。
図5は、上記の手順で管理されているメモリ1の正当性をチェックするシステムを示す図である。このシステムは、ホストコンピュータ5と、メモリ1を含むメモリデバイス10とで構成される。メモリデバイス10は、メモリ1と、メモリ1へのアクセスをコントロールするコントローラ4とを備えている。
コントローラ4は、動作モードとして、NORインタフェースモードを設定可能となっている。コントローラ4が、NORインタフェースモードに設定されている場合、メモリ1に対して、連続的に全物理アドレスに対してデータ読み出しを行うと、不良領域については、代替領域の情報が読み出されて、ホストコンピュータ5に対して読み出しデータが転送される。つまり、ホストコンピュータ5は、ユーザデータ51が、NOR型フラッシュメモリに格納されている場合と同様の手順、インタフェースで、読み出しデータを入力することができるのである。
そして、ホストコンピュータ5は、メモリデバイス10から読み出したユーザデータ51に対して、上記実施の形態で説明した場合と同じアルゴリズムを用いて、チェックサムあるいはハッシュ値を計算するのである。そして、固有情報記憶部3に保持しておいたユーザデータ51のチェックサムあるいはハッシュ値と計算された値とを比較することで、データの正当性をチェックすることが可能である。
このように、本実施の形態によれば、NAND型フラッシュメモリに格納されたユーザデータについても、NOR型フラッシュメモリに格納されていたユーザデータと同じ固有情報を利用して、データ正当性のチェックを行うことが可能である。
なお、上記の実施の形態においては、ユーザデータ51やエラーコントロールデータ52から固有情報を計算するアルゴリズムとしては、CRC演算方式やSHA1、MD5などを例に説明したが、固有情報の計算に利用するアルゴリズムは特に限定されるものではない。
本実施の形態で説明したメモリ1の管理方法は、メモリ1に格納されたデータの正当性をチェックするために利用可能である。したがって、メモリ1に格納されたデータを読み出したとき、固有情報記憶部3に格納されている固有情報を参照することで、データの改竄検知を行うことも可能である。そして、改竄を検知した場合には、システムが動作しないように制御すれば、効果的である。また、エラーコントロールデータ52の中に、ユーザデータ51に関するパラメータも挿入するようにしておけば、ユーザデータ51の改竄を効果的に検知可能である。
本実施の形態に係るメモリと書込装置とを示す図である。 ユーザデータおよびエラーコントロールデータの書込みフローチャートである。 固有情報としてのチェックサムを示す図である。 固有情報としてのハッシュ値を示す図である。 ユーザデータの正当性をチェックするシステムを示す図である。 NOR型フラッシュメモリに対するユーザデータの格納形態を示す図である。 NAND型フラッシュメモリに対するユーザデータの格納形態を示す図である。
符号の説明
1 メモリ(NAND型フラッシュメモリ)
11 正常領域
12 不良領域
51 ユーザデータ
52 エラーコントロールデータ

Claims (10)

  1. ユーザデータが格納されるメモリを管理する方法であって、
    前記メモリから不良領域情報を取得する工程と、
    取得した不良領域情報に基づいて、前記メモリの不良領域の代替情報を含む誤り管理情報を作成する工程と、
    前記誤り管理情報から固有情報を抽出し、所定の記憶手段に格納する工程と、
    前記メモリにユーザデータを格納する工程と、
    前記メモリに前記誤り管理情報を格納する工程と、
    を備えることを特徴とするメモリ管理方法。
  2. 請求項1に記載のメモリ管理方法において、
    前記固有情報は、
    前記誤り管理情報から演算されたチェックサム、
    を含むことを特徴とするメモリ管理方法。
  3. 請求項1に記載のメモリ管理方法において、
    前記固有情報は、
    前記誤り管理情報から演算されたハッシュ値、
    を含むことを特徴とするメモリ管理方法。
  4. 請求項1に記載のメモリ管理方法において、
    前記固有情報は、
    前記メモリの不良領域のブロック数、
    を含むことを特徴とするメモリ管理方法。
  5. 請求項1に記載のメモリ管理方法において、
    前記固有情報は、
    前記メモリの不良領域のアドレス情報、
    を含むことを特徴とするメモリ管理方法。
  6. 請求項1ないし請求項5のいずれかに記載のメモリ管理方法において、
    前記メモリは、
    NAND型フラッシュメモリ、
    を含むことを特徴とするメモリ管理方法。
  7. 請求項1ないし請求項6のいずれかに記載のメモリ管理方法において、
    前記所定の記憶手段は、
    前記メモリ、
    を含むことを特徴とするメモリ管理方法。
  8. ユーザデータが格納される不良領域の存在するメモリを管理する方法であって、
    格納するユーザデータから所定のアルゴリズムを用いて固有情報を抽出し、所定の記憶手段に格納する工程と、
    前記メモリから不良領域情報を取得する工程と、
    取得した不良領域情報に基づいて、前記メモリの不良領域の代替情報を含む誤り管理情報を作成する工程と、
    前記メモリにユーザデータを格納する工程と、
    前記メモリに前記誤り管理情報を格納する工程と、
    不良領域については前記代替情報に基づいて代替された領域のデータを読み出すことにより、NOR型フラッシュメモリに対する読み出し処理をエミュレートすることで、前記メモリからユーザデータを全て読み出す工程と、
    読み出したユーザデータから前記所定のアルゴリズムと同じアルゴリズムを用いて情報を抽出し、前記記憶手段に格納されている前記固有情報と比較することで、格納されているユーザデータの正当性を判定する工程と、
    を備えることを特徴とするメモリ管理方法。
  9. 請求項8に記載のメモリ管理方法において、
    前記固有情報は、
    前記誤り管理情報から演算されたチェックサム、
    を含むことを特徴とするメモリ管理方法。
  10. 請求項8に記載のメモリ管理方法において、
    前記固有情報は、
    前記誤り管理情報から演算されたハッシュ値、
    を含むことを特徴とするメモリ管理方法。
JP2006292043A 2006-10-27 2006-10-27 メモリ管理方法 Expired - Fee Related JP4863472B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006292043A JP4863472B2 (ja) 2006-10-27 2006-10-27 メモリ管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006292043A JP4863472B2 (ja) 2006-10-27 2006-10-27 メモリ管理方法

Publications (2)

Publication Number Publication Date
JP2008108162A JP2008108162A (ja) 2008-05-08
JP4863472B2 true JP4863472B2 (ja) 2012-01-25

Family

ID=39441448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006292043A Expired - Fee Related JP4863472B2 (ja) 2006-10-27 2006-10-27 メモリ管理方法

Country Status (1)

Country Link
JP (1) JP4863472B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9354818B2 (en) 2014-02-25 2016-05-31 Kabushiki Kaisha Toshiba Memory device and data storing method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578565B (zh) * 2012-07-19 2017-06-20 百富计算机技术(深圳)有限公司 一种NAND Flash存储芯片的校验方法及装置
CN109243517B (zh) * 2017-07-10 2020-11-13 深圳市得一微电子有限责任公司 一种用于NAND Flash不良区块的查找方法、固态硬盘

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3472008B2 (ja) * 1996-01-16 2003-12-02 株式会社東芝 フラッシュメモリ管理方法
JP2003337759A (ja) * 2002-05-17 2003-11-28 Mitsubishi Electric Corp フラッシュメモリ制御装置
JP2005050442A (ja) * 2003-07-30 2005-02-24 Sanyo Electric Co Ltd 冗長メモリ回路
JP2005085121A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp フラッシュメモリのデータ更新方法、データ更新プログラム、情報処理装置、及び情報処理システム
JP2005135260A (ja) * 2003-10-31 2005-05-26 Fujitsu Ten Ltd 製品機能設定方法及び製品機能設定システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9354818B2 (en) 2014-02-25 2016-05-31 Kabushiki Kaisha Toshiba Memory device and data storing method

Also Published As

Publication number Publication date
JP2008108162A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
US9817749B2 (en) Apparatus and method of offloading processing from a data storage device to a host device
KR101730510B1 (ko) 메타데이터 태그를 통한 불규칙적인 패리티 분포 검출
JP4560408B2 (ja) 不揮発性記憶装置の制御方法
US8060688B2 (en) Method and device for reconfiguration of reliability data in flash EEPROM storage pages
US8392797B2 (en) Error correcting controller, flash memory chip system, and error correcting method thereof
US8751817B2 (en) Data processing apparatus and validity verification method
TWI459393B (zh) 用於非揮發性記憶體的資料寫入方法、控制器與儲存裝置
TWI394170B (zh) 連結表的回復方法
JPH08235028A (ja) フラッシュメモリカードのデータ管理方法およびそのデータ管理方法を使用したデータ処理装置
JP2009064238A (ja) メモリシステム
JP2010079856A (ja) 記憶装置およびメモリ制御方法
JP4863472B2 (ja) メモリ管理方法
TWI616807B (zh) 資料寫入方法以及儲存控制器
JP2004220068A (ja) メモリカード及びメモリへのデータ書き込み方法
WO2017107160A1 (zh) 基于异构混合内存的nvm坏块识别处理及纠错方法和***
TW201403323A (zh) 記憶體儲存裝置及其修復方法
JP2004342112A (ja) エラーチェック訂正技法を用いて不揮発性メモリユニットのデータ保持損に応答する装置及び方法
JP4888862B2 (ja) メモリ管理方法
CN107257281B (zh) Nor flash存储密钥记录的方法、装置及计算机可读存储介质
CN114203252A (zh) 非易失存储器的坏块检测方法、装置、设备及存储介质
JP5786702B2 (ja) セキュリティトークン、セキュリティトークンにおける命令の実行方法及びコンピュータプログラム
US9558110B2 (en) Method for managing a flash memory
JP2004145964A (ja) 半導体メモリ、半導体メモリ製造方法、メモリカードおよび半導体メモリ制御方法
JP4866114B2 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法
JP2007148570A (ja) 記憶装置の診断装置および診断方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4863472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees