JP4857095B2 - Defect review method and apparatus - Google Patents

Defect review method and apparatus Download PDF

Info

Publication number
JP4857095B2
JP4857095B2 JP2006328945A JP2006328945A JP4857095B2 JP 4857095 B2 JP4857095 B2 JP 4857095B2 JP 2006328945 A JP2006328945 A JP 2006328945A JP 2006328945 A JP2006328945 A JP 2006328945A JP 4857095 B2 JP4857095 B2 JP 4857095B2
Authority
JP
Japan
Prior art keywords
defect
image
edge
pattern
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006328945A
Other languages
Japanese (ja)
Other versions
JP2007184565A (en
Inventor
宮本敦
本田敏文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2006328945A priority Critical patent/JP4857095B2/en
Publication of JP2007184565A publication Critical patent/JP2007184565A/en
Application granted granted Critical
Publication of JP4857095B2 publication Critical patent/JP4857095B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Description

本発明は、他の検査装置で検査した半導体ウェーハ上の欠陥の詳細な画像を取得して欠陥をレビューする欠陥レビュー方法及びその装置に関し、特に、走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）により観察された半導体ウェーハ上の欠陥画像から、半導体製造プロセスにおける前記欠陥の付着プロセスを特定するための欠陥自動分類（Automatic Defect Classification：ＡＤＣ）を行う欠陥レビュー方法及びその装置に関するものである。   The present invention relates to a defect review method and apparatus for reviewing defects by acquiring detailed images of defects on a semiconductor wafer inspected by another inspection apparatus, and in particular, by a scanning electron microscope (SEM). The present invention relates to a defect review method and apparatus for performing automatic defect classification (ADC) for specifying the defect deposition process in a semiconductor manufacturing process from observed defect images on a semiconductor wafer.

半導体デバイスは、基板となるウェーハに対して、成膜・レジスト塗布・露光・現像・
エッチング等の複数の製造工程を繰り返すことによって製造され、その複数の処理工程の
うちの所定の工程での処理後に、光学式あるいはＳＥＭ式の欠陥検査装置を用いて欠陥位
置の特定や大きさの検査が行われる。検出欠陥数は、１ウェハあたり数百から数千に及ぶ
ことがあり、これらの欠陥検査装置においては高速な欠陥検出が要求される。 Semiconductor devices are used for film formation, resist coating, exposure, development,
It is manufactured by repeating a plurality of manufacturing processes such as etching, and after the processing in a predetermined process among the plurality of processing processes, the defect position is specified and sized using an optical or SEM type defect inspection apparatus. Inspection is performed. The number of detected defects may range from several hundred to several thousand per wafer, and these defect inspection apparatuses require high-speed defect detection.

それに対し、前記欠陥検査装置により検出された欠陥位置を、より撮像倍率の高いＳＥ
Ｍ式の欠陥レビュー装置を用いて撮像し、より詳細な欠陥の解析を行うことがある。欠陥
レビュー装置においては、例えば特開２０００−３０６５２号公報に記載された方法によ
り、欠陥検査装置からの欠陥位置情報を基に、自動的に欠陥の拡大画像を取得する欠陥自
動撮像機能（Automatic Defect Review：ＡＤＲ）や、前記の拡大画像から、例えば特開
２００１−３３１７８４号公報に記載された方法により、欠陥分類クラスを自動判定し出力する欠陥自動分類機能（Automatic Defect Classification：ＡＤＣ）搭載の製品が開発されている。 On the other hand, the defect position detected by the defect inspection apparatus is converted into SE with higher imaging magnification.
An image may be captured using an M-type defect review apparatus to perform more detailed defect analysis. In the defect review apparatus, an automatic defect detection function (Automatic Defect function) that automatically acquires an enlarged image of a defect based on the defect position information from the defect inspection apparatus, for example, by a method described in Japanese Patent Application Laid-Open No. 2000-30652. Review: ADR) and products equipped with an automatic defect classification function (Automatic Defect Classification: ADC) that automatically determines and outputs a defect classification class from the enlarged image, for example, by a method described in JP-A-2001-331784 Has been developed.

半導体製造プロセスの早期立ち上げと歩留まり向上のためには、半導体製造プロセスに
おける欠陥の発生原因解析や歩留まり予測、更にこれらの解析に基づく迅速な問題プロセ
ス対策が必要である。前記欠陥検査装置や欠陥レビュー装置から取得された検査情報から
欠陥分類を行い、歩留まりとの関係を解析するシステムとして、特許第３２５５２９２号公報に記載されているような構成がある。また、荷電粒子ビーム装置用カラムに関しては特開２０００−３４８６５８号公報に開示されている。 In order to quickly start up the semiconductor manufacturing process and improve the yield, it is necessary to analyze the cause of defects in the semiconductor manufacturing process, predict the yield, and take quick measures against the problem process based on these analyses. As a system for classifying defects from inspection information acquired from the defect inspection apparatus or defect review apparatus and analyzing the relationship with yield, there is a configuration as described in Japanese Patent No. 3255292. A column for a charged particle beam apparatus is disclosed in Japanese Patent Laid-Open No. 2000-348658.

特開２０００−３０６５２号公報JP 2000-30652 A 特開２００１−３３１７８４号公報JP 2001-331784 A 特許第３２５５２９２号公報Japanese Patent No. 3255292 特開２０００−３４８６５８号公報JP 2000-348658 A

問題プロセスの特定において有効な欠陥分類基準の代表例としては、欠陥発生原因別の
分類（発塵による異物欠陥/研磨によるスクラッチ欠陥/パターンニングよるパターン欠陥
）、電気的特性別の分類（下層のショート欠陥/オープン欠陥）、異物欠陥の付着時期や
パターン欠陥の発生時期別の分類（配線パターンの表層上/表層下の欠陥。以後「膜上/膜
下欠陥」と呼ぶ）等が挙げられる。問題プロセス特定の迅速化と省人化を図るうえで、こ
れらの分類作業を自動化するＡＤＣ技術の確立が望まれている。前述の欠陥分類クラスの
中でも、特に膜上/膜下欠陥分類が実現すると、問題プロセス特定において有効な判断材料となる。しかしながら、従来、下記変動要因のために信頼性の高い膜上/膜下欠陥分類は困難であった。 Typical examples of defect classification criteria that are effective in identifying problem processes include classification by cause of defects (foreign particle defects due to dust generation / scratch defects due to polishing / pattern defects due to patterning), classification by electrical characteristics (underlayer (Short defect / open defect), foreign matter defect adhesion time and pattern defect occurrence time classification (defects on the surface layer / under the surface of the wiring pattern, hereinafter referred to as “on-film / under-film defects”). In order to speed up the problem process identification and save labor, it is desired to establish ADC technology that automates these classification operations. Among the above-described defect classification classes, when the on-film / under-film defect classification is realized, it becomes an effective judgment material in problem process identification. However, it has been difficult to classify highly reliable on-film / under-film defects due to the following fluctuation factors.

本発明の目的は、下記変動要因にロバストな膜上/膜下欠陥分類手法に関する発明であり、信頼性が高く、かつ複数の製造プロセス間で汎用性の高い処理パラメータを用いて膜上/膜下欠陥分類を行う手法を提供することにある。
（１） ＳＥＭ画像のボケやノイズ
（２） 欠陥表面のテクスチャ（模様）のバリエーション
（３） 欠陥の有無や形状に起因する電子線の散乱状態の違いによって生じる画像明度値
の変動
（４） 欠陥による周囲の配線エッジの形状変形
さらに本発明の目的は、膜上／膜下欠陥分類の結果から、欠陥発生時期の絞込みを行う手法を提供することにある。 An object of the present invention is an invention related to an on-film / under-film defect classification method that is robust to the following variation factors, and is highly reliable and uses processing parameters that are highly versatile among a plurality of manufacturing processes. The object is to provide a method for classifying lower defects.
(1) Blur and noise of SEM image (2) Variation of texture (pattern) on defect surface (3) Variation in image brightness value caused by difference in electron beam scattering state due to presence or absence of defect (4) Defect Further, it is an object of the present invention to provide a technique for narrowing down the defect occurrence time from the result of the on-film / under-film defect classification.

上記目的を達成するために、本発明では以下のような特徴を有する膜上/膜下欠陥判定手法および装置とした。
すなわち本発明では、配線領域と下地領域の境界線（以後、「配線エッジ」と呼ぶ）に着目した欠陥分類手法において、欠陥領域内において参照画像で配線エッジが存在する領域（以後、「判定領域」と呼ぶ）を算出し、前記判定領域に対応する欠陥画像における領域において、同様に配線エッジが検出される割合（以後、「エッジ保存率」と呼ぶ）を算出し、前記エッジ保存率の大小により膜上/膜下判定を行うようにした。 In order to achieve the above object, the present invention provides an on-film / under-film defect determination method and apparatus having the following characteristics.
That is, according to the present invention, in the defect classification method focusing on the boundary line between the wiring area and the base area (hereinafter referred to as “wiring edge”), an area where the wiring edge exists in the reference image in the defect area (hereinafter referred to as “determination area”). ”), And the ratio of the detection of the wiring edge in the defect image area corresponding to the determination area (hereinafter referred to as“ edge preservation ratio ”) is calculated, and the size of the edge preservation ratio is calculated. Based on the above, the on-membrane / under-film judgment was performed.

すなわち、配線の形成後に発生する膜上欠陥は配線より上部に存在するため、欠陥領域
内において配線エッジは観察不可能になり、一方、配線形成前に発生した膜下欠陥の欠陥
領域においては配線エッジを観察することができる点に着目した分類手法である。なお、
欠陥領域が配線エッジにかかっていない孤立欠陥は判定不可とする判定可否判定を伴うこ
と、また判定不可と判断された欠陥は別の分類手法により分類可能なことを特徴とする。 In other words, since the on-film defects that occur after the formation of the wiring exist above the wiring, the wiring edge cannot be observed in the defective area, while the wiring in the defective area of the subfilm defects that occurred before the wiring is formed. This is a classification method that focuses on the ability to observe edges. In addition,
An isolated defect in which the defect area does not cover the wiring edge is accompanied by a determination possibility determination that the determination is impossible, and a defect determined to be impossible to determine can be classified by another classification method.

前述のエッジ保存率の算出には、参照・欠陥画像間で配線エッジが保存されているかの
判定が必要となり、複数の評価指標に基づく保存判定を併用したエッジ保存判定を行うこ
とを特徴とする。前述の複数の評価指標に基づく保存判定には、欠陥画像と参照画像より
算出したエッジ成分の強度が欠陥・参照画像間で保存されているかの判定や、同じくエッ
ジ成分の方向が欠陥・参照画像間で保存されているかの判定等が挙げられる。 The above-mentioned calculation of the edge preservation ratio requires determination of whether or not the wiring edge is preserved between the reference and defect images, and the edge preservation judgment is performed using the preservation judgment based on a plurality of evaluation indexes. . In the storage determination based on the above-described plurality of evaluation indexes, it is determined whether the strength of the edge component calculated from the defect image and the reference image is stored between the defect and the reference image, and the direction of the edge component is also the defect / reference image. For example, it may be determined whether or not the data is stored between.

前述の判定領域の算出には、まず欠陥の有無やパターンの形状変形に相当する欠陥領域
を正確に抽出する必要があるが、欠陥・参照画像間で欠陥の有無や形状に起因するエッジ
効果の違い等により、欠陥・参照画像の差分画像において配線エッジ部が擬似欠陥として
引き残ってしまうことがある。そこで、前記差分画像を二値化して得られる欠陥領域に対
して前述のエッジ保存判定を行い、同エッジが保存されている領域を除去することで、欠
陥領域の検出精度を向上させることを特徴とする。このような欠陥領域検出方法は膜上/
膜下分類用に限らず、一般のＡＤＲ、ＡＤＣにおける欠陥検出法として用いることが可能
である。 To calculate the above-mentioned determination area, it is first necessary to accurately extract the defect area corresponding to the presence or absence of a defect or the shape deformation of the pattern, but the edge effect caused by the presence or absence of the defect and the shape between the defect and reference images. Due to differences or the like, the wiring edge portion may remain as a pseudo defect in the difference image between the defect and the reference image. Therefore, the above-mentioned edge preservation determination is performed on the defect area obtained by binarizing the difference image, and the defect area detection accuracy is improved by removing the area where the edge is preserved. And Such a defect area detection method is
It can be used not only for sub-film classification but also as a defect detection method in general ADR and ADC.

また、本発明では、膜下欠陥により配線エッジが変形した場合も同エッジは保存と判定される必要があるため、前述の配線エッジの保存判定を、判定を行う判定領域内の着目画素周辺に対しても同様に行い、保存判定条件を満たす周辺画素が存在すれば、着目画素においてエッジ保存と判定するようにした。   Further, in the present invention, even when the wiring edge is deformed due to a subfilm defect, it is necessary to determine that the edge is stored, so the determination of storing the wiring edge is performed around the target pixel in the determination area where the determination is performed. Similarly, if there is a peripheral pixel that satisfies the storage determination condition, it is determined that the edge is stored in the target pixel.

更に、本発明では、膜上/膜下欠陥分類を含む多様な欠陥分類クラスの欠陥自動分類を、前述のエッジ保存率や判定領域の画素数を画像特徴量として、前記画像特徴量に基づくルールベース型の分類エンジン、あるいは前記画像特徴量に基づく学習型の分類エンジン、あるいはルールベース型と学習型の分類エンジンを組み合わせた分類エンジンにより行うようにした。また、前記画像特徴量としてエッジ保存率や判定領域の画素数だけでなく、他の画像特徴量（画像明度値等）も含めて分類基準とすることが可能である。   Further, in the present invention, the automatic defect classification of various defect classification classes including on-film / under-film defect classification is performed, and the rule based on the image feature quantity, using the edge preservation ratio and the number of pixels in the determination area as the image feature quantity. This is performed by a base type classification engine, a learning type classification engine based on the image feature amount, or a classification engine that combines a rule-based type and a learning type classification engine. In addition to the edge preservation ratio and the number of pixels in the determination area, the image feature amount can include other image feature amounts (image brightness values, etc.) as classification criteria.

一方、欠陥発生時期の推定に関して、同じ膜上欠陥あるいは膜下欠陥であっても、例えば異物欠陥／パターン欠陥等の欠陥発生原因の違いがあれば、欠陥発生時期の推定結果が異なる場合がある。そこで本発明においては、膜上／膜下欠陥の分類結果と、必要に応じて異物欠陥／パターン欠陥等の欠陥分類クラス（欠陥種）の情報を基に欠陥発生時期を特定できるようにした。   On the other hand, regarding the estimation of the defect occurrence time, even if the defect is the same on-film defect or sub-film defect, if there is a difference in the cause of defect occurrence such as a foreign matter defect / pattern defect, the defect occurrence time estimation result may differ. . Therefore, in the present invention, the defect occurrence time can be specified based on the classification result of the on-film / under-film defect and the information of the defect classification class (defect type) such as the foreign substance defect / pattern defect as necessary.

本発明における膜上/膜下欠陥分類手法は、以下のような事項の影響を受けることなく、高精度な膜上/膜下欠陥分類を可能とする。
ＳＥＭ画像のボケやノイズ
欠陥表面のテクスチャの変化
欠陥の有無や形状に起因する電子線の散乱状態の違いによって生じる画像明度値の変動
（４）欠陥による周囲の配線エッジの形状変形
前記項目（３）を実現するための手段であるエッジ効果に起因する配線エッジの引き残
り除去処理は、欠陥検出精度の高精度化に繋がり、このことは膜上/膜下欠陥分類の高精
度化に限らず、一般のＡＤＲ、ＡＤＣにおける欠陥領域撮像、欠陥サイズ計測、欠陥領域
の画像特徴量算出、欠陥分類等の高精度化を実現することに繋がる。 The on-film / under-film defect classification method in the present invention enables highly accurate on-film / under-film defect classification without being affected by the following matters.
Blur of SEM image, texture change of noise defect surface, fluctuation of image brightness value caused by difference of electron beam scattering state due to presence / absence of defect and shape (4) shape deformation of surrounding wiring edge due to defect ) Is a means for achieving the above, and the removal process of the wiring edge residue resulting from the edge effect leads to higher accuracy of defect detection, which is not limited to higher accuracy of on-film / under-film defect classification. This leads to the realization of high accuracy such as defect area imaging, defect size measurement, defect area image feature calculation, defect classification and the like in general ADR and ADC.

本膜上/膜下欠陥分類手法において必要となる参照・欠陥画像間での配線エッジの保存
判定に、複数の評価指標に基づく保存判定を併用した方式を用いることにより、単独の判
定ではテクスチャ等による偶発的なエッジによりエッジ保存と誤判定されてしまうケース
を抑制することができる。 By using a method that combines preservation judgments based on multiple evaluation indexes for preservation judgment of wiring edges between reference and defect images, which is necessary in the on-film / under-film defect classification method, texture etc. It is possible to suppress a case in which it is erroneously determined that the edge is stored due to an accidental edge.

判定可否判定により、本発明の膜上/膜下欠陥分類手法を用いて信頼性の高い分類が可
能か否かを自動的に判断することができる。これにより、膜上/膜下欠陥分類正解率の純
度(purity)を向上させることができ、さらに、本発明の膜上/膜下欠陥分類手法を用いて
分類が困難なサンプルに関しては別の分類手段により分類を行うという処理の分岐を効率
的に行うことができる。 By determining whether or not determination is possible, it is possible to automatically determine whether or not highly reliable classification is possible using the on-film / under-film defect classification method of the present invention. This can improve the purity of the accuracy rate of on-film / under-film defect classification, and for samples that are difficult to classify using the on-film / under-film defect classification method of the present invention, another classification is possible. It is possible to efficiently perform the process branching of classifying by means.

膜上／膜下欠陥の分類結果と、必要に応じて異物欠陥／パターン欠陥等の欠陥分類クラ
ス（欠陥種）の情報を基に欠陥発生時期の特定や欠陥発生時期の絞込みが可能となる。更
に欠陥分布情報、欠陥組成情報、装置履歴情報等を併せることにより、高精度な歩留まり
予測、あるいは問題工程特定が実現し、効率の良い問題工程対策へと繋がる。 Based on the classification result of on-film / under-film defects and information on the defect classification class (defect type) such as foreign matter defect / pattern defect, it is possible to specify the defect occurrence time and narrow down the defect occurrence time. Further, by combining defect distribution information, defect composition information, device history information, etc., high-accuracy yield prediction or problem process identification is realized, leading to efficient problem process countermeasures.

図１〜図１４を用いて本発明を説明する。実施例として、以降の説明では膜上/膜下欠
陥分類における欠陥種は異物欠陥を例に説明するが、本発明は欠陥種としてパターン欠陥
等に対しても同様に用いることができる。 The present invention will be described with reference to FIGS. As an example, in the following description, the defect type in the on-film / under-film defect classification will be described by taking a foreign substance defect as an example, but the present invention can be similarly used for a pattern defect as a defect type.

１．装置構成
図１は本発明において試料の二次電子像（Secondary Electron：ＳＥ像）あるいは反射電子像（Backscattered Electron：ＢＳＥ像）を取得する走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）を備えたレビューＳＥＭ装置の構成概要のブロックを示す。
また、ＳＥ像とＢＳＥ像を総称してＳＥＭ画像と呼ぶ。また、ここで取得される画像は測
定対象を垂直方向から観察したトップダウン画像、あるいは任意の傾斜角方向から観察し
たチルト画像の一部または全てを含む。 1. Device configuration
FIG. 1 shows a review SEM apparatus equipped with a scanning electron microscope (SEM) for acquiring a secondary electron image (Secondary Electron: SE image) or a reflected electron image (Backscattered Electron: BSE image) of a sample in the present invention. The block of the composition outline of is shown.
Further, the SE image and the BSE image are collectively referred to as an SEM image. The image acquired here includes a top-down image obtained by observing the measurement object from the vertical direction, or a part or all of a tilt image obtained by observing the measurement object from an arbitrary inclination angle direction.

１０３は電子銃であり、電子線（１次電子）１０４を発生する。ステージ１１７上にお
かれた試料である半導体ウェーハ１０１上の任意の位置において電子線が焦点を結んで照
射されるように、偏向器１０６および対物レンズ１０８により電子線の照射位置と絞りと
を制御する。電子線を照射された半導体ウェーハ１０１からは、２次電子と反射電子が放
出され、２次電子は１０９の２次電子検出器により検出される。一方、反射電子は１１０
および１１１の反射電子検出器により検出される。反射電子検出器１１０と１１１とは互
いに異なる方向に設置されている。２次電子検出器１０９および反射電子検出器１１０お
よび１１１で検出された２次電子および反射電子はＡ／Ｄ変換機１１２、１１３、１１４
でデジタル信号に変換され、画像メモリ１２２に格納され、ＣＰＵ１２１で目的に応じた
画像処理が行われる。 An electron gun 103 generates an electron beam (primary electrons) 104. The deflector 106 and the objective lens 108 control the irradiation position and aperture of the electron beam so that the electron beam is focused and irradiated at an arbitrary position on the semiconductor wafer 101 as a sample placed on the stage 117. To do. Secondary electrons and reflected electrons are emitted from the semiconductor wafer 101 irradiated with the electron beam, and the secondary electrons are detected by a secondary electron detector 109. On the other hand, the reflected electrons are 110
And 111 backscattered electron detectors. The backscattered electron detectors 110 and 111 are installed in different directions. The secondary electrons and backscattered electrons detected by the secondary electron detector 109 and the backscattered electron detectors 110 and 111 are converted into A / D converters 112, 113, 114.
Is converted into a digital signal and stored in the image memory 122, and the CPU 121 performs image processing according to the purpose.

図２（ａ）及び（ｂ）に、半導体ウェーハ上に電子線を走査して照射した際、半導体ウ
ェーハ上から放出される電子の信号量を画像化する方法を示す。電子線は、例えば図２（
ａ）に示すようにｘ，ｙ方向に２０１〜２０３又は２０４〜２０６のように走査して照射
される。電子線の偏向方向を変更することによって走査方向を変化させることが可能であ
る。ｘ方向に走査された電子線２０１〜２０３が照射された半導体ウェーハ上の場所をそ
れぞれＧ１〜Ｇ３で示している。同様にｙ方向に走査された電子線２０４〜２０６が照射
された半導体ウェーハ上の場所をそれぞれＧ４〜Ｇ６で示している。前記Ｇ１〜Ｇ６にお
いて放出された電子の信号量は、それぞれ図２（ｂ）内に示した画像２０９における画素
Ｈ１〜Ｈ６の明度値になる（Ｇ、Ｈにおける右下の添え字１〜６は互いに対応する）。２
０８は画像上のｘ，ｙ方向を示す座標系である。 FIGS. 2A and 2B show a method of imaging the signal amount of electrons emitted from the semiconductor wafer when the semiconductor wafer is scanned and irradiated with an electron beam. For example, the electron beam is shown in FIG.
As shown to a), it scans and irradiates like 201-203 or 204-206 in the x and y directions. It is possible to change the scanning direction by changing the deflection direction of the electron beam. The locations on the semiconductor wafer irradiated with the electron beams 201 to 203 scanned in the x direction are indicated by G1 to G3, respectively. Similarly, locations on the semiconductor wafer irradiated with electron beams 204 to 206 scanned in the y direction are indicated by G4 to G6, respectively. The signal amounts of the electrons emitted in G1 to G6 are the brightness values of the pixels H1 to H6 in the image 209 shown in FIG. 2B, respectively (the lower right subscripts 1 to 6 in G and H are Correspond to each other). 2
Reference numeral 08 denotes a coordinate system indicating the x and y directions on the image.

図１中の１１５はコンピュータシステムであり、画像を撮像するため、ステージコント
ローラ１１９や偏向制御部１２０に対して制御信号を送る、あるいは半導体ウェーハ１０
１上の観察画像に対し本発明における膜上/膜下欠陥分類を含む各種画像処理を行う等の
処理・制御を行う。また、処理・制御部１１５はディスプレイ１１６と接続されており、
ユーザに対して画像等を表示するＧＵＩ（Graphic User Interface）を備える。１１７は
ＸＹステージであり、半導体ウェーハ１０１を移動させ、前記半導体ウェーハの任意の位
置の画像撮像を可能にしている。ＸＹステージ１１７により観察位置を変更することをス
テージシフト、偏向器１０６により電子線を偏向することにより観察位置を変更すること
をビームシフトと呼ぶ。 Reference numeral 115 in FIG. 1 denotes a computer system, which sends a control signal to the stage controller 119 and the deflection controller 120 in order to capture an image, or the semiconductor wafer 10
Processing and control such as performing various image processing including on-film / under-film defect classification in the present invention is performed on the observation image on 1. The processing / control unit 115 is connected to the display 116, and
A GUI (Graphic User Interface) for displaying an image or the like to the user is provided. Reference numeral 117 denotes an XY stage, which moves the semiconductor wafer 101 and enables imaging of an arbitrary position of the semiconductor wafer. Changing the observation position by the XY stage 117 is called stage shift, and changing the observation position by deflecting the electron beam by the deflector 106 is called beam shift.

図１では反射電子像（陰影像）の検出器を２つ備えた実施例を示したが、前記反射電子
像の検出器の数を減らすことも、あるいは増やすことも可能である。また、前述したコン
ピュータシステム１１５における処理・制御の一部又は全てを異なる複数台の処理端末に
割り振って処理・制御することも可能である。 Although FIG. 1 shows an embodiment provided with two detectors of reflected electron images (shadow images), the number of detectors of the reflected electron images can be reduced or increased. It is also possible to allocate and process or control part or all of the processing and control in the computer system 115 described above to a plurality of different processing terminals.

図１に示す装置を用いて測定対象を任意の傾斜角方向から観察したチルト画像を得る方法としては（１）電子光学系より照射する電子線を偏向し、電子線の照射角度を傾斜させて傾斜画像を撮像する方式（例えば特開２０００−３４８６５８号公報に記載されている方式）、（２）半導体ウェーハを移動させるステージ１１７自体を傾斜させる方式（図１においてはチルト角１１８でステージが傾斜している）、（３）電子光学系自体を機械的に傾斜させる方式等がある。   As a method of obtaining a tilt image obtained by observing a measurement target from an arbitrary tilt angle direction using the apparatus shown in FIG. 1, (1) deflecting an electron beam irradiated from an electron optical system and tilting the irradiation angle of the electron beam. (2) A method of tilting the stage 117 itself for moving the semiconductor wafer (in FIG. 1, the stage is tilted at a tilt angle 118). (3) There is a method of mechanically tilting the electron optical system itself.

図１に示した走査型電子顕微鏡（ＳＥＭ）を備えたレビューＳＥＭ装置を用いて半導体
ウェーハ上の欠陥を撮像し、欠陥の画像を分類するフローを図２（ｃ）に示す。 FIG. 2C shows a flow for imaging defects on the semiconductor wafer using the review SEM apparatus equipped with the scanning electron microscope (SEM) shown in FIG. 1 and classifying the defect images.

まず半導体ウェーハ上の欠陥をＳＥＭで比較的拡大倍率が高い像を撮像するために、図示しない比較的拡大倍率の低い他の検査装置（たとえば光学式の明視野欠陥検査装置や暗視野欠陥検査装置など）で予め検出された欠陥位置データ（座標情報）を入力する（２００１）。   First, in order to capture an image of a defect on a semiconductor wafer with a SEM having a relatively high magnification, another inspection device (not shown, such as an optical bright field defect inspection device or a dark field defect inspection device), which has a relatively low magnification. Etc.) is input in advance (2001).

次に、ＳＥＭで半導体ウェーハ上の欠陥の画像を取得するが、このとき、レビュー装置の座標精度と検査装置の座標精度とは必ずしも一致しないので、検査装置から出力された欠陥位置の座標情報に基づいてステージ１１７を制御してレビュー装置で観察しようとしても、必ずしもＳＥＭの視野内に観察しようとする欠陥があるとは限らない。そこで、（２００１）で入力した欠陥の位置座標情報に基づいてＳＥＭで欠陥を観察する場合には、欠陥がＳＥＭの画像視野内におさまるよう、低倍率で視野を大きくして見たい欠陥が確実に視野に入るようにして撮像する必要がある。   Next, an image of the defect on the semiconductor wafer is obtained with the SEM. At this time, the coordinate accuracy of the review device and the coordinate accuracy of the inspection device do not always match, so the coordinate information of the defect position output from the inspection device is used. Even if an attempt is made to control the stage 117 based on the review device to observe the defect, there is not always a defect to be observed within the field of view of the SEM. Therefore, when the defect is observed with the SEM based on the position coordinate information of the defect input in (2001), the defect to be viewed with a low magnification is surely seen so that the defect is within the image field of the SEM. It is necessary to take an image so that it is in the field of view.

すなわち、（２００１）で入力した欠陥位置データに基づいてステージ移動を行い（２
００２）、検出したい欠陥の近傍でこの欠陥を含まず、かつ、半導体ウェーハ上でこの欠
陥の位置に対応する正常な箇所の低倍の参照画像を取得する（２００３）。次に、検出し
たい欠陥がＳＥＭの低倍率の比較的大きな視野内に入るように欠陥位置データに基づいて
ステージ移動を行い（２００４）、欠陥を含む低倍の画像を取得する（２００５）。この
ようにして取得した欠陥を含む低倍の画像を低倍の参照画像と比較して、低倍の欠陥画像
を抽出する（２００６）。 That is, the stage is moved based on the defect position data input in (2001) (2
002), a low-magnification reference image of a normal part that does not include the defect in the vicinity of the defect to be detected and corresponds to the position of the defect on the semiconductor wafer is acquired (2003). Next, the stage is moved based on the defect position data so that the defect to be detected falls within a relatively large field of view of the SEM at a low magnification (2004), and a low-magnification image including the defect is acquired (2005). The low-magnification image including the defect thus obtained is compared with the low-magnification reference image to extract a low-magnification defect image (2006).

次に、抽出した欠陥を含む高倍画像を取得する（２００７）。その後、ステージを移動
させて（２００８）この欠陥の近傍でこの欠陥を含まず、かつ、半導体ウェーハ上でこの
欠陥の位置に対応する正常な箇所の高倍の参照画像を取得する（２００９）。次に、欠陥
を含む高倍画像と高倍参照画像とを比較して高倍率の欠陥の画像を抽出する（２０１０）。 Next, a high-magnification image including the extracted defect is acquired (2007). Thereafter, the stage is moved (2008) to obtain a high-magnification reference image of a normal part that does not include the defect in the vicinity of the defect and corresponds to the position of the defect on the semiconductor wafer (2009). Next, a high-magnification image including a defect is compared with a high-magnification reference image to extract a high-magnification defect image (2010).

さらに、抽出した高倍率の欠陥画像とこの欠陥の位置に対応する正常な箇所の参照画像
とを用いて検出した欠陥が膜の上に存在するものか膜の下に存在するものかを判定するこ
とが可能か否かを判断する膜上／膜下判定可否判断（２０１１）を行い、膜上／膜下判定
が可能な欠陥については欠陥の画像に含まれるパターンのエッジの保存率を求めて膜上／
膜下判定を行う（２０１２）。 Further, using the extracted high-magnification defect image and a reference image of a normal part corresponding to the position of the defect, it is determined whether the detected defect exists on the film or below the film. An on-film / under-film determination feasibility determination (2011) is performed to determine whether or not it is possible, and for defects that can be determined on-film / under-film, the preservation rate of the edge of the pattern included in the defect image is obtained. On membrane /
Sub-membrane determination is performed (2012).

２．膜上/膜下欠陥分類
２．１．膜上/膜下欠陥
次に、図２（ｃ）で説明した処理フローにおける膜上／膜下判定可否判断（２０１１）と膜上／膜下判定（２０１２）のステップについて、以下に詳細に説明する。
本発明において分類を行う膜上/膜下欠陥の例として、図３にゲート配線パターンの形成
プロセスにおける膜上/膜下異物の付着プロセスを簡略的に示す。各ステップ３０１〜３
０４、３０５〜３０８の上に対応するウェーハ断面形状の概略図を示す。まず、同図（ａ
）に示すように、配線パターン３１０Ｂは下地３０９（ステップ３０１）に対し、成膜３
１０Ａ（ステップ３０２）、露光・エッチング（ステップ３０３）を順に行うことにより
形成される。膜上異物とは、このように配線パターン３１０Ｂが形成された後に付着した
異物３１１のような欠陥を指す（ステップ３０４）。一方、膜下異物とは、同図（ｂ）に
示すように、下地３０９（ステップ３０５）の上にまず異物３１１が付着し（ステップ３
０６）、その上から成膜３１０Ａ（ステップ３０７）、露光・エッチング（ステップ３０
８）が行われた欠陥を指す。 2. On-film / sub-film defect classification
2.1. On-film / sub-film defects
Next, the steps of determining whether the film is above / below the film (2011) and determining whether the film is above / below (2012) in the processing flow described with reference to FIG. 2C will be described in detail below.
As an example of the on-film / under-film defect to be classified in the present invention, FIG. 3 shows a process of adhering on-film / under-film foreign matter in the gate wiring pattern forming process. Steps 301 to 3
04, 305-308 on the corresponding wafer cross-sectional schematic. First, the figure (a
), The wiring pattern 310B is formed on the base 309 (step 301).
It is formed by sequentially performing 10A (step 302) and exposure / etching (step 303). The on-film foreign matter refers to a defect such as the foreign matter 311 attached after the wiring pattern 310B is formed in this way (step 304). On the other hand, as shown in FIG. 5B, the sub-film foreign matter is such that the foreign matter 311 first adheres on the base 309 (step 305) (step 3).
06), from above, film formation 310A (step 307), exposure / etching (step 30)
8) refers to the defect that was made.

このような異物の膜上/膜下分類が可能となると、その異物が付着した工程の特定、す
なわち成膜の後に付着した異物であるか、前に付着した異物であるかを特定することが可
能となり、問題プロセス特定において有効な判断材料となる。また、膜上/膜下分類クラ
スに加え、膜上に存在すると判定された異物と膜下に存在すると判定された異物とに対し
てそれぞれ別の分類ルールを用いて異物を分類することにより、より詳細な異物の分類を
行うことができる。更に、図４に示すように、多様な欠陥分類クラス（欠陥種）や欠陥発
生時期に対する欠陥分類結果４０１や、欠陥分布情報４０２、欠陥組成情報４０３、装置
履歴情報４０４等の一部又は全てを併せた総合的な解析により、迅速かつ高精度な歩留ま
り予測４０５や欠陥発生原因特定４０６、さらには問題工程対策４０７が可能となる。 When such foreign matter on-film / under-film classification becomes possible, it is possible to identify the process in which the foreign matter has adhered, that is, whether the foreign matter has adhered after film formation or has previously adhered. It becomes possible and becomes an effective judgment material in problem process identification. In addition to the on-membrane / under-film classification class, by classifying foreign materials using different classification rules for foreign materials determined to exist on the membrane and foreign materials determined to exist under the membrane, More detailed foreign substance classification can be performed. Furthermore, as shown in FIG. 4, some or all of defect classification results 401 for various defect classification classes (defect types) and defect occurrence times, defect distribution information 402, defect composition information 403, device history information 404, etc. The combined analysis enables quick and highly accurate yield prediction 405, defect occurrence cause identification 406, and problem process countermeasure 407.

２．２．膜上/膜下欠陥分類方法
２．２．１．基本アイデア
図５（ａ）は参照画像（正常パターン。図３中ステップ３０３の上に示した断面形状をウェーハ面に対して垂直上方から観測した図に相当）、図５（ｂ）は欠陥画像（膜上異物あ
り。図３中ステップ３０４の上に示した断面形状を同じく上方観測した図に相当）、図５
（ｃ）は欠陥画像（膜下異物あり。図３中ステップ３０８の上に示した断面形状を同じく
上方観測した図に相当）を模式的に示したものである。同図を用いて、膜上/膜下欠陥を分類するための基本アイデアについて述べる。膜上/膜下欠陥を分類するため、下地領域５０１と配線領域５０２の境界線（以後、「配線エッジ」と呼ぶ。図５（ａ）においては５０５で示す４本の線）に着目した。異物が存在する領域内の配線エッジは、膜上異物においては図５（ｂ）に示すように異物５０３が配線５０２の上部に存在するため観察不能となる。一方、膜下欠陥においては図５（ｃ）に示すように配線エッジ５０５はその下に位置する膜下異物５０４によって多少形状変形する可能性はあるが、観察可能である。 2.2. On-film / under-film defect classification method
2.2.1. Basic idea
5A is a reference image (normal pattern. Corresponding to the cross-sectional shape shown above step 303 in FIG. 3 observed from vertically above the wafer surface), and FIG. 5B is a defect image (film). There is an upper foreign matter, which corresponds to the cross-sectional shape shown above step 304 in FIG.
(C) schematically shows a defect image (there is a subfilm foreign matter, which corresponds to a view in which the cross-sectional shape shown above step 308 in FIG. 3 is also observed upward). The basic idea for classifying on-film / under-film defects is described using this figure. In order to classify the on-film / under-film defects, attention was paid to the boundary line between the base region 501 and the wiring region 502 (hereinafter referred to as “wiring edge”; four lines indicated by 505 in FIG. 5A). As shown in FIG. 5B, the wiring edge in the region where the foreign matter exists cannot be observed because the foreign matter 503 exists above the wiring 502 as shown in FIG. On the other hand, in the subfilm defect, as shown in FIG. 5C, the wiring edge 505 is observable although there is a possibility that the shape of the wiring edge 505 is slightly deformed by the subfilm foreign matter 504 located therebelow.

この性質に着目し、欠陥領域（およそ欠陥５０３あるいは５０４が存在する領域。参照
画像においては図５（ａ）の点線で囲まれた丸い枠領域５０６）内において参照画像で配
線エッジが存在する領域５０７（本例では点線で囲まれた三つの細長い領域。以後、「判
定領域」と呼ぶ）を算出し、前記判定領域５０７に対応する欠陥画像における領域におい
て、同様に配線エッジが検出される割合（以後、「エッジ保存率」と呼ぶ）を算出し、前
記エッジ保存率の大小により膜上/膜下欠陥判定を行うことができる。 Focusing on this property, a defect area (an area where the defect 503 or 504 is approximately present. In the reference image, a round frame area 506 surrounded by a dotted line in FIG. 5A) is an area where a wiring edge is present in the reference image. 507 (in this example, three elongated areas surrounded by dotted lines; hereinafter referred to as “determination area”) is calculated, and the rate at which the wiring edge is similarly detected in the area in the defect image corresponding to the determination area 507 (Hereinafter referred to as “edge preservation ratio”) is calculated, and on-film / under-film defects can be determined based on the size of the edge preservation ratio.

図６に示すように、エッジ保存率が任意のしきい値ＴＳＥ（６０２）よりも低いものを膜上異物６０３、高いものを膜下異物６０４として両者を分類する。また、欠陥画像６０５のように配線領域に対して孤立している異物に関しては判定領域が存在しないため判定不可として分類することができる。また、欠陥画像６０６のように配線領域に対して接している異物に関しては判定領域画素数が非常に少ないため、あえて信頼性の低い判定を避け、判定不可として分類することができる。ここではしきい値ＴＰＩ（６０１）を設定し、判定領域の画素数がＴＰＩに満たない場合は判定不可としている。 As shown in FIG. 6, both are classified as an on-film foreign matter 603 having an edge preservation rate lower than an arbitrary threshold value T SE (602), and a high one being an under-film foreign matter 604. Further, a foreign object that is isolated from the wiring area as in the defect image 605 can be classified as being undecidable because there is no determination area. In addition, since the number of pixels in the determination area is very small for a foreign substance that is in contact with the wiring area as in the defect image 606, it is possible to avoid the determination with low reliability and classify the determination as impossible. Here, a threshold value T PI (601) is set, and determination is impossible when the number of pixels in the determination area is less than T PI .

２．２．２．分類処理フロー
図７に、前述の膜上/膜下欠陥判定を含む多様な欠陥分類クラスへの分類ならびに欠陥発生時期推定のための処理フロー例を示す。欠陥７０１に対して、分類エンジン７０２による分類を行い、欠陥の属性７０６を決定する。前記分類エンジンにおいては、判定領域画素数７０３（特徴量ｆ１と記述する）、配線エッジ保存率７０４（特徴量ｆ２と記述する）、その他の任意の特徴量ｆｉ７０５（ｉ＝１〜Ｉ）を任意の組み合わせで前記属性決定の判断基準として用いることができる。前記判定領域画素数７０３、配線エッジ保存率７０４の算出方法の詳細は後述する。また、その他の任意の特徴量ｆｉ７０５の例としては、画像の明るさや左右２枚の陰影像の差分値など、画像の明度パターンを評価する任意の特徴量が含まれる。 2.2.2. Classification processing flow
FIG. 7 shows an example of a processing flow for classification into various defect classification classes including the above-mentioned on-film / under-film defect determination and defect occurrence time estimation. The defect 701 is classified by the classification engine 702, and the defect attribute 706 is determined. In the classification engine, the number of determination area pixels 703 (denoted as a feature amount f 1 ), a wiring edge preservation ratio 704 (described as a feature amount f 2 ), and other arbitrary feature amounts f i 705 (i = 1 to 1). I) can be used as a criterion for determining the attribute in any combination. Details of the calculation method of the determination area pixel number 703 and the wiring edge preservation ratio 704 will be described later. Further, examples of the other arbitrary feature amount f i 705 include arbitrary feature amounts for evaluating the brightness pattern of the image, such as the brightness of the image and the difference value between the left and right shadow images.

欠陥の属性の代表例には、欠陥の付着時期に関する属性７０７（膜上欠陥７０８／膜下
欠陥７０９）（欠陥分類基準ｇ１と記述する）、欠陥の発生原因に関する属性（異物欠陥
７１２／スクラッチ欠陥７１３／パターン欠陥７１４）（欠陥分類基準ｇ２と記述する）
、その他の任意の欠陥分類基準ｇｊに関する属性７１６（属性Ａ１／属性Ａ２／・・・）
（ｊ＝１〜Ｊ）等が挙げられる。また、それぞれの属性分類７０７、７１１、７１６にお
いて、判定不能あるいは該当する属性クラスが存在しない場合、前記属性分類に関してそ
れぞれ判定不能７１０、７１５、７１９という属性を与えることができる。 Representative examples of attributes of the defect, (referred to as defect classification criteria g 1) attribute 707 (film defects 708 / film under the defect 709) on Bond timing of defects, attributes relating to the cause of the defects (foreign matter defects 712 / Scratch defective 713 / pattern defect 714) (referred to as defect classification criteria g 2)
, Attribute 716 related to any other defect classification standard g j (attribute A 1 / attribute A 2 /...)
(J = 1 to J). In addition, in the respective attribute classifications 707, 711, and 716, when the determination is impossible or the corresponding attribute class does not exist, the attribute classifications 710, 715, and 719 can be given for the attribute classification, respectively.

複数の前記属性を基にステップ７２０において欠陥を各欠陥クラス（欠陥種７２１〜７
２３等）に分類することができる。例えば、欠陥の付着時期に関する属性が「膜上欠陥」
で、欠陥の発生原因に関する属性が「異物欠陥」である欠陥は、膜上異物７２１へと分類
される。図７における特徴量、欠陥属性、欠陥クラスは一例であり、更に多様な特徴量や
属性を追加し、詳細な欠陥クラスへの分類が可能である。 Based on the plurality of attributes, in step 720, the defect is assigned to each defect class (defect type 721-7).
23). For example, the attribute related to the attachment time of defects is “defect on film”.
Thus, the defect whose attribute relating to the cause of the defect is “foreign matter defect” is classified as an on-film foreign matter 721. The feature amounts, defect attributes, and defect classes in FIG. 7 are examples, and more detailed feature amounts and attributes can be added to classify them into detailed defect classes.

ステップ７０６における欠陥属性、あるいはステップ７２０における欠陥分類クラスを
基にステップ７２４において欠陥発生時期の推定を行う。前記欠陥発生時期は、半導体製
造プロセスにおいて積層方向に順に形成されるパターンＡ，Ｂ，・・・において、例えば
パターンＡの形成前に発生あるいは付着した欠陥である（７２５）やパターンＡ形成時に
発生した欠陥である（７２６）等の推定である。また前記推定は、例えばパターンＡ形成
前かあるいはパターンＡ形成時に発生した欠陥である等のいくつかの発生時期候補として
推定される場合もある（発生時期の絞込み）。ステップ７２４の詳細については図１５を
用いて後述する。欠陥分類クラス（欠陥種）や欠陥発生時期に対する欠陥分類結果を基に
、図４に示すように歩留まり予測や欠陥発生原因特定、さらには問題工程対策が可能とな
る。 Based on the defect attribute in step 706 or the defect classification class in step 720, the defect occurrence time is estimated in step 724. The defect generation time is, for example, a defect that occurs or adheres before the pattern A is formed in the patterns A, B,... Formed in the stacking direction in the semiconductor manufacturing process (725) or occurs when the pattern A is formed. This is an estimation of the defect (726). In addition, the estimation may be estimated as several occurrence time candidates such as defects that occurred before or after pattern A formation (narrowing the occurrence time). Details of step 724 will be described later with reference to FIG. Based on the defect classification class (defect type) and the defect classification result for the defect occurrence time, as shown in FIG. 4, it is possible to predict the yield, identify the cause of the defect occurrence, and take measures against the problem process.

前記分類エンジン７０２について補足する。分類エンジンは任意の複数の特徴量を基に
欠陥を様々な分類基準で分類する。分類エンジンはルール型分類エンジンや教示型の分類
エンジン、さらに、両分類形式を複数個、任意に組み合わせた分類エンジンを構成するこ
とも可能である。図８にルール型分類エンジンを用いた膜上／膜下欠陥分類の例を示す。
欠陥８０１（同欠陥は既に任意の分類エンジンにより任意の欠陥クラスに分類されている
場合を含む）に対して膜上/膜下判定可否判定８０２を行う。膜上/膜下判定可否判定８０
２においては前述の判定領域の画素数８０３を基に欠陥を判定不能８０４、判定可能８０
５に分類する。 The classification engine 702 will be supplemented. The classification engine classifies defects according to various classification criteria based on a plurality of arbitrary feature amounts. The classification engine can be a rule type classification engine, a teaching type classification engine, or a classification engine in which a plurality of classification types are arbitrarily combined. FIG. 8 shows an example of on-film / under-film defect classification using the rule type classification engine.
An on-film / under-film determination feasibility determination 802 is performed for a defect 801 (including a case where the defect is already classified into an arbitrary defect class by an arbitrary classification engine). Determining whether or not film is on / under film 80
2, the defect cannot be determined 804 based on the number of pixels 803 in the determination area described above, and can be determined 80.
Classify into 5.

判定不能に分類された欠陥８０４は、必要に応じて他の分類ルール８１０を用いて膜上/膜下欠陥分類を含む他の任意の欠陥分類クラスに分類することができる。一方、分類可
と判断された欠陥に対して前述の配線エッジ保存率８０７を用いた膜上/膜下欠陥判定８
０６を行い、膜上欠陥８０８、膜下欠陥８０９に同欠陥を分類する。さらに膜上欠陥８０
８、膜下欠陥８０９を他の任意の分類エンジン（図示せず）を用いて更に詳細な分類クラ
スへと分類することも可能である。前述の判定可否判定により、本発明における膜上/膜下欠陥分類手法による分類が困難なサンプルに関しては判定不可として分類することによって、膜上/膜下欠陥分類正解率の純度(purity)を向上させることができる。さらに、分類が困難なサンプルに関しては別の分類手段により分類を行うという処理の分岐を効率的に行うことができる。 Defects 804 classified as indeterminable can be classified into other arbitrary defect classification classes including on-film / under-film defect classification using other classification rules 810 as necessary. On the other hand, on-film / under-film defect determination 8 using the above-described wiring edge preserving rate 807 for defects determined to be classifiable.
The defect is classified into an on-film defect 808 and an under-film defect 809. Furthermore, film defects 80
8. It is also possible to classify the subfilm defect 809 into a more detailed classification class using any other classification engine (not shown). Based on the above-described determination on whether or not the sample is difficult to classify using the on-film / under-film defect classification method according to the present invention, the purity of the on-film / under-film defect classification accuracy is improved. Can be made. Furthermore, it is possible to efficiently branch the process of classifying samples that are difficult to classify by another classifying means.

前節の判定可否判別を伴う膜上/膜下欠陥分類（膜上/膜下/判定不可の３クラス分類）
を実現するためには、信頼性の高い判定領域の抽出と、判定領域内における配線エッジの
保存判定が求められる。 On-film / sub-film defect classification (on-film / sub-film / non-determinable three-class classification) with the determination in the previous section
In order to realize the above, extraction of a highly reliable determination region and determination of storage of wiring edges in the determination region are required.

本発明は特に下記４つの変動要因にロバストな膜上/膜下欠陥分類手法を提供する。
（１） ＳＥＭ画像のボケやノイズ
（２） 欠陥表面のテクスチャ（模様）の変化
（３） 欠陥の有無や形状に起因する電子線の散乱状態の違いによって生じる画像明度値
の変動
（４） 欠陥による周囲の配線エッジの形状変形
次に判定領域の抽出と、判定領域内における配線エッジの保存判定の二つについて順に説明する。 The present invention provides an on-film / under-film defect classification technique that is particularly robust against the following four variables.
(1) Blur and noise of SEM image (2) Change in texture (pattern) on defect surface (3) Variation in image brightness value caused by difference in electron beam scattering state due to presence or absence of defect (4) Defect Next, description will be made in order on the deformation of the surrounding wiring edge due to the above, that is, the determination area extraction and the wiring edge storage determination in the determination area.

２．２．３．判定領域抽出
配線エッジの保存判定を行う欠陥領域内の配線エッジ領域（判定領域）の算出手順について図９中Ａ〜Ｅを用いて説明する。まず、入力情報として欠陥画像Ａ（中央に楕円で示した異物系の膜上欠陥が存在する）、および参照画像Ｂを撮像し、両者の比較検査により欠
陥二値領域Ｃを検出する。ここで参照画像とは欠陥撮像位置に対し隣接するチップ内で同
一の設計パターンをもつ正常領域の画像である。ただし、この参照画像の代わりに欠陥画
像からパターンの連続性等を基に欠陥のない画像を合成した画像を用いる、あるいは事前
に撮像して保存済みの正常領域の画像を用いる等のバリエーションがありうる。その場合
、図２（ｃ）において高倍の前記参照画像を撮像するステップ２００９を省略することが
できる。また、図９中の参照画像Ｂは高倍画像であるが、低倍画像についても参照画像の
代わりに同様の処理により得られた画像を用いることが可能であり、その場合図２（ｃ）
において低倍の前記参照画像を撮像するステップ２００３を省略することができる。 2.2.3. Judgment area extraction
The calculation procedure of the wiring edge area (determination area) in the defect area where the wiring edge storage determination is performed will be described with reference to FIGS. First, as input information, a defect image A (a foreign-system film defect indicated by an ellipse in the center exists) and a reference image B are imaged, and a defect binary region C is detected by comparison inspection of both. Here, the reference image is an image of a normal region having the same design pattern in a chip adjacent to the defect imaging position. However, there are variations such as using an image obtained by synthesizing a defect-free image based on the continuity of the pattern from the defect image instead of the reference image, or using an image of a normal area that has been captured and stored in advance. sell. In that case, the step 2009 of capturing the high-magnification reference image in FIG. 2C can be omitted. Further, the reference image B in FIG. 9 is a high-magnification image, but it is possible to use an image obtained by the same processing instead of the reference image for the low-magnification image, in which case FIG.
The step 2003 for capturing the reference image at a low magnification can be omitted.

欠陥画像のみから欠陥領域を特定する方法として特開２００３−９８１１４号公報に記
載されている方法があり、ここで特定された欠陥領域において周囲パターンの連続性等を
基に正常パターンの明度値を推定することにより、実際の撮像を行わずに参照画像を推定
することができる。なお、図９においては欠陥・参照画像間で撮像の位置ずれは見られな
いが、前処理として両画像の位置ずれを計算し、両画像で画素値を比較するときには、前
記ずれを考慮して対応する画素同士を比較する処理を行う。次に、欠陥二値領域Ｃと参照
画像Ｂから検出した配線エッジ画像Ｄとの論理積をとることにより、判定領域Ｅ（９０５
内の白い画素）を得る。 There is a method described in Japanese Patent Laid-Open No. 2003-98114 as a method for specifying a defect area only from a defect image, and the brightness value of a normal pattern is determined based on the continuity of surrounding patterns in the defect area specified here. By estimating, it is possible to estimate the reference image without performing actual imaging. In FIG. 9, there is no image misalignment between the defect and the reference image. However, when the image misalignment is calculated as a pre-process and the pixel values are compared in both images, the misalignment is taken into consideration. A process of comparing corresponding pixels is performed. Next, by determining the logical product of the defect binary area C and the wiring edge image D detected from the reference image B, the determination area E (905) is obtained.
Inside white pixels).

しかし、前述の判定領域抽出法では、前述の「（３） 欠陥の有無や形状に起因する電
子線の散乱状態の違いによって生じる画像明度値の変動」に対して精度の高い判定領域抽
出が困難である。すなわち、前述の判定領域の算出には、欠陥の有無やパターンの形状変
形に相当する欠陥領域を正確に抽出する必要があるが、図１０（ａ）に例示した欠陥二値
画像Ｃ（１００１）のように欠陥の有無や形状に起因するエッジ効果の違い等により、正
確な欠陥領域が推定できないことがある。 However, with the above-described determination region extraction method, it is difficult to extract a determination region with high accuracy with respect to “(3) Fluctuation of image brightness value caused by difference in electron beam scattering state due to presence or absence of defects” It is. That is, for the calculation of the determination area described above, it is necessary to accurately extract the defect area corresponding to the presence / absence of the defect and the shape deformation of the pattern, but the defect binary image C (1001) illustrated in FIG. As described above, an accurate defect region may not be estimated depending on the presence or absence of a defect or a difference in edge effect due to the shape.

図１０（ａ）の欠陥二値画像Ｃ（１００１）は図９中の欠陥画像Ａ（９０１）と参照画像Ｂ（９０２）から推定される欠陥領域の例であるが、図９中に示した精度の高い欠陥二値画像Ｃ（９０３）と比較すると、配線エッジ部が擬似欠陥として引き残っていることが分かる。この場合、前記引き残りは欠陥ではなく、欠陥二値画像Ｃ（１００１）に対して後述する配線エッジの保存判定を行った場合、引き残りは欠陥部分のエッジ保存と判定されるため、保存率の算出精度は著しく低下する。   The defect binary image C (1001) in FIG. 10A is an example of a defect region estimated from the defect image A (901) and the reference image B (902) in FIG. 9, and is shown in FIG. Compared with the highly accurate defect binary image C (903), it can be seen that the wiring edge portion remains as a pseudo defect. In this case, if the retention is not a defect, and the wiring edge storage determination described later is performed on the defect binary image C (1001), the retention is determined to be the edge storage of the defective portion. The calculation accuracy of is significantly reduced.

本例は膜上欠陥の例であるが、特に膜下欠陥に対して同様の引き残りが発生すると、配線エッジの保存率は実際より大きくなってしまうため、膜上／膜下欠陥分類について誤判定を引き起こす。   This example is an example of an on-film defect. However, if a similar residual occurs for an under-film defect, the wiring edge preservation rate becomes larger than the actual one, so that the on-film / under-film defect classification is incorrect. Cause judgment.

そこで本発明では、このような本来欠陥領域ではない、引き残り部分を欠陥領域から除
去することを特徴とする。その方法として、後述する配線エッジの保存判定を行い、欠陥
−参照画像間で同エッジが保存されている領域（図９中のエッジ保存領域画像Ｇ（９０８
）における白い領域）を欠陥二値画像Ｃ（１００１）から除去することで、欠陥領域の検
出精度を向上させる。この処理により、配線エッジの引き残り部分のみを良好に除去した
欠陥二値領域Ｃ１（１００２）を検出することができる。ただし、このような処理では膜
下欠陥において真の欠陥領域に内包される配線エッジ部も除去されてしまうため、後述す
る配線エッジの保存判定において都合が悪い（判定領域Ｅ（９０５）がなくなってしまう
）。 In view of this, the present invention is characterized in that the remaining portion that is not originally a defective region is removed from the defective region. As the method, wiring edge storage determination described later is performed, and an area in which the same edge is stored between the defect and the reference image (edge storage area image G (908 in FIG. 9)).
) Is removed from the defect binary image C (1001), thereby improving the detection accuracy of the defect region. By this process, it is possible to detect the defect binary region C1 (1002) in which only the remaining portion of the wiring edge is removed favorably. However, in such a process, the wiring edge portion included in the true defect area in the subfilm defect is also removed, which is inconvenient in the determination of saving the wiring edge described later (the determination area E (905) is eliminated). End up).

そこで例えば前記欠陥二値領域Ｃ１（１００２）の欠陥領域を膨張処理することによ
って、差分二値画像Ｃ（１００１）に見られた引き残りは欠陥に含まれず、かつ真の欠陥
領域に内包される配線エッジ部は欠陥に含まれるような欠陥二値画像Ｃ２（１００３）が
得られる。欠陥二値画像Ｃ２（１００３）は図９における欠陥二値画像Ｃ（９０３）に相
当する。このように図１０の引き残り除去処理を図９の処理に組み合わせることによって
画像明度値の変動に対しロバストな処理が実現する。 Therefore, for example, by performing a dilation process on the defect area of the defect binary area C1 (1002), the remaining portion seen in the difference binary image C (1001) is not included in the defect and is included in the true defect area. A defect binary image C2 (1003) such that the wiring edge portion is included in the defect is obtained. The defect binary image C2 (1003) corresponds to the defect binary image C (903) in FIG. 10 is combined with the process of FIG. 9 to realize a process that is robust against fluctuations in image brightness values.

このような本来欠陥ではない配線エッジの引き残り除去処理は欠陥検出精度の高精度化
に繋がることから、本処理は膜上/膜下欠陥分類の高精度化に限らず、一般のＡＤＲ、Ａ
ＤＣにおける欠陥領域撮像、欠陥サイズ計測、欠陥領域の画像特徴量算出、欠陥分類等の
高精度化を実現することに繋がる。 Since the process of removing the remaining trace of the wiring edge which is not originally a defect leads to higher accuracy of defect detection, the present processing is not limited to the higher accuracy of the on-film / under-film defect classification, and general ADR, A
This leads to the realization of high accuracy such as defect area imaging in DC, defect size measurement, image feature amount calculation of defect area, and defect classification.

ここで求めた判定領域の画素数（９０５内の白い画素数）は、前述のように図７におけ
る画像特徴量７０３として活用する、あるいは図８における膜上/膜下欠陥判定可否判定のための指標値８０３として活用することができる。 The number of pixels in the determination region (the number of white pixels in 905) obtained here is used as the image feature amount 703 in FIG. 7 as described above, or for determining whether the on-film / under-film defect can be determined in FIG. The index value 803 can be used.

前述の配線エッジの引き残り除去処理による欠陥領域の検出精度向上は、ウェーハ下層
に内在する電気的欠陥であるＶＣ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒａｓｔ）欠陥の検出にお
いては不具合を生じる可能性がある。すなわち、ＶＣ欠陥においては下層パターンにおけ
る配線間のショート（短絡）あるいはオープン（断線）により、パターンのエッジ部分の
みが正常パターンの明度値に対して明るくなる、あるいは暗くなるといった現象が見られ
ることがあり、前述の配線エッジの引き残り除去処理はこのようなＶＣ欠陥を欠陥領域か
ら除去してしまう危険性がある。そのため、検出したい欠陥種別に前記引き残り除去処理
を選択的に用いることを特徴とする。 The improvement in the detection accuracy of the defect region by the above-described process of removing the wiring edge residue may cause a defect in the detection of a VC (Voltage Contrast) defect that is an electrical defect underlying the wafer. That is, in the case of a VC defect, there is a phenomenon that only the edge portion of the pattern becomes brighter or darker than the brightness value of the normal pattern due to a short circuit (short circuit) or an open (disconnection) between the wirings in the lower layer pattern. There is a risk that the above-described wiring edge residual removal processing may remove such a VC defect from the defect area. Therefore, the residual removal process is selectively used for a defect type to be detected.

図１２に前記引き残り除去処理の選択的利用について一例を示す。まず、ステップ１２
０３において欠陥画像（１２０１）および参照画像（１２０２）から欠陥領域を検出する。ステップ１２０４において前記欠陥領域に対し前述の引き残り除去処理を実施し、算出
された欠陥領域内の明度パターンに対して欠陥分類を行い（１２０５）、膜上欠陥１２０
７、膜下欠陥１２０８を含む欠陥クラスに欠陥を分類する。一方、前述の引き残り除去処
理を実施しない欠陥領域内の明度パターンに対しに対して欠陥分類を行い（１２０６）、
オープン欠陥１２０９、ショート欠陥１２１０を含む欠陥クラスに欠陥を分類する。 FIG. 12 shows an example of the selective use of the residual removal process. First, step 12
In 03, a defective area is detected from the defect image (1201) and the reference image (1202). In step 1204, the above-described residual removal process is performed on the defect area, and the defect classification is performed on the calculated brightness pattern in the defect area (1205).
7. Classify defects into defect classes including subfilm defects 1208. On the other hand, defect classification is performed on the lightness pattern in the defect area where the above-described residual removal process is not performed (1206),
Defects are classified into defect classes including open defects 1209 and short defects 1210.

２．２．４．配線エッジ保存判定
前述の方法により抽出した判定領域Ｅ内における配線エッジの保存判定方法について図９中Ａ，Ｂ，Ｆ1，Ｆ2，・・・，Ｇ，Ｈを用いて説明する。判定は判定領域内の画素に対してのみ行うが、同図では説明のため視野全体に対する処理結果を示している。 2.2.4. Wiring edge preservation judgment
A method for determining the preservation of the wiring edge in the determination area E extracted by the above method will be described with reference to A, B, F1, F2,. Although the determination is performed only for the pixels in the determination region, the processing result for the entire field of view is shown in FIG.

本発明では参照・欠陥画像間で配線エッジが保存されているかの判定に、複数の評価指
標Ｊ1〜ＪＮ（Ｎ≧1）に基づく保存判定を併用したエッジ保存判定を行うことを特徴とす
る。図９に各画素（ｘ，ｙ）において前記評価指標Ｊ1，Ｊ２，・・・により配線エッジ
の保存判定を行い、配線エッジが保存されていると判定された領域を白で示したエッジ保
存領域画像Ｆ1，Ｆ２，・・・を９０６，９０７，・・・に示す（Ｆ３以降は図示せず）。このように複数の評価指標を用意する理由は、配線エッジの保存判定においては欠陥表面にもテクスチャが存在するため、欠陥・参照画像間の対応する画素間で単純に一つの評価指標だけ用いて配線エッジの保存判定を行っても、判定を誤る危険性が高いためである。そこで、例えば前記エッジ保存領域画像Ｆ1，Ｆ２，・・・の論理積により求めたエッジ保存領域画像Ｇを最終的なエッジ保存判定に用いることにより、高精度なエッジ保存判定が実現する。すなわち、複数のエッジ保存基準を満たすことを配線エッジの保存条件とすることを特徴とする。 The present invention is characterized in that an edge preservation determination is performed in combination with a preservation judgment based on a plurality of evaluation indexes J1 to JN (N ≧ 1) in the judgment of whether or not the wiring edge is preserved between the reference and defect images. FIG. 9 shows an edge storage area in which the wiring edge storage determination is performed for each pixel (x, y) by the evaluation indexes J1, J2,. Images F1, F2,... Are shown in 906, 907,... (Not shown after F3). The reason for preparing multiple evaluation indexes in this way is that there is a texture on the defect surface in the determination of wiring edge preservation, so only one evaluation index is used between corresponding pixels between the defect and the reference image. This is because there is a high risk of misjudgment even if the judgment of storage of wiring edges is performed. Therefore, for example, by using the edge storage area image G obtained by the logical product of the edge storage area images F1, F2,... For the final edge storage determination, highly accurate edge storage determination is realized. That is, a condition for storing the wiring edge is to satisfy a plurality of edge storage criteria.

前記評価指標の具体例としては、判定領域Γ内において参照・欠陥画像間の対応する画
素でのエッジ強度Ｐ（ｘ，ｙ）の保存判定が挙げられる。すなわち配線エッジ部において
は周囲の画素に対し明度値が大きく変化する傾向があるという性質を利用して、参照・欠
陥画像におけるエッジ強度Ｐ（ｘ，ｙ）が共にしきい値IMIN以上である画素を配線エッジ
の保存領域とする。エッジ強度Ｐ（ｘ，ｙ）は、例えばソーベル型のエッジフィルタある
いはラプラシアン型のエッジフィルタ等を用いることによって算出することができ、更に
画像（ＳＥＭ画像、光学像）の違いや、撮像倍率の違い等によって生じる配線エッジの明
度パターンに応じて、前記エッジフィルタの種類やサイズを変更することが可能である。 As a specific example of the evaluation index, storage determination of the edge strength P (x, y) at corresponding pixels between the reference and defect images in the determination region Γ can be given. That is, the edge intensity P (x, y) in the reference / defective image is both equal to or greater than the threshold value I MIN using the property that the brightness value tends to change greatly with respect to surrounding pixels at the wiring edge portion. The pixel is used as a storage area of the wiring edge. The edge intensity P (x, y) can be calculated by using, for example, a Sobel-type edge filter or a Laplacian-type edge filter, and further, a difference in images (SEM image, optical image) and a difference in imaging magnification. It is possible to change the type and size of the edge filter according to the brightness pattern of the wiring edge caused by the above.

また、別の前記評価指標の具体例として、参照・欠陥画像間の対応する画素でのエッジ
方向θ（ｘ，ｙ）（θ（ｘ，ｙ）は例えばｘ軸方向を０°としたときの相対角）の保存判
定が挙げられる。すなわち配線エッジ部は特定の方向に対し大きく明度値が変化する傾向
があるため、同様の配線エッジ部が参照・欠陥画像間で保存されていれば、前記方向は両
画像で類似したものになるという性質を利用して、参照・欠陥画像におけるエッジ方向θ
（ｘ，ｙ）の差分がある一定のしきい値DMAX以下である画素を配線エッジの保存領域とする。エッジ方向θ（ｘ，ｙ）も、同様にソーベル型のエッジフィルタあるいはラプラシアン型のエッジフィルタ等を用いることによって算出することができる。 As another specific example of the evaluation index, the edge direction θ (x, y) (θ (x, y) at the corresponding pixel between the reference and defect images is, for example, when the x-axis direction is 0 °. (Relative angle) preservation determination. That is, since the brightness value tends to change greatly in a specific direction in the wiring edge portion, if the same wiring edge portion is stored between the reference and defect images, the direction is similar in both images. Using this property, the edge direction θ in the reference / defect image
A pixel whose difference of (x, y) is equal to or smaller than a certain threshold value D MAX is set as a storage area of the wiring edge. Similarly, the edge direction θ (x, y) can also be calculated by using a Sobel-type edge filter, a Laplacian-type edge filter, or the like.

また、別の前記評価指標の具体例として、画像の明るさや左右２枚の陰影像の差分値な
ど画像の明度パターンを評価する任意の特徴量や判定方法を組み合わせることも可能であ
る。 As another specific example of the evaluation index, it is possible to combine arbitrary feature amounts and determination methods for evaluating the brightness pattern of the image such as the brightness of the image and the difference value between the two left and right shadow images.

このような複数の異なる判定条件を用いた判定処理により、単独の判定ではテクスチャ
等による偶発的なエッジによりエッジ保存と誤判定されてしまうケースを抑制し、保存画
像から欠陥上のテクスチャによるエッジを精度良く除去することができる。エッジ保存領
域画像Ｇにおいても、各エッジ保存領域画像Ｆ1，Ｆ２，・・・単独から判断される配線
エッジの保存判定結果と比較して、膜上異物上に保存された配線エッジが少なく、より良
好な判定結果が得られている。 By such a determination process using a plurality of different determination conditions, it is possible to suppress the case where a single determination is erroneously determined to be edge preservation due to an accidental edge due to texture, etc. It can be removed with high accuracy. Also in the edge storage area image G, the edge storage area images F1, F2,... Have fewer wiring edges stored on the foreign matter on the film than the wiring edge storage determination result determined from each of the edge storage area images F1, F2,. A good judgment result is obtained.

エッジ保存領域画像Ｇを判定領域Ｅでマスクした画像を配線エッジ保存判定画像Ｈとす
る。画像Ｈにおいてエッジが保存された画素数をｎｐ（画像Ｈ中の白い画素数）として、
配線エッジ保存率ｒｐは判定領域の画素数（９０５内の白い画素数）に対する前記ｎｐの割合として定義することができる。ここで求めた配線エッジ保存率は、前述のように図７における膜上/膜下欠陥判定のための指標値、あるいは図８における画像特徴量として活用することができる。 An image obtained by masking the edge storage area image G with the determination area E is defined as a wiring edge storage determination image H. Let n p (the number of white pixels in the image H) be the number of pixels in which the edge is stored in the image H.
The wiring edge preservation ratio r p can be defined as a ratio of the n p to the number of pixels in the determination region (the number of white pixels in 905). The wiring edge preservation ratio obtained here can be used as an index value for determining on-film / under-film defects in FIG. 7 or an image feature quantity in FIG. 8 as described above.

前述した膜上/膜下欠陥を分類するための基本アイデアによれば、膜下欠陥により配線
エッジが変形した場合も同エッジは保存と判定される必要がある。しかし、前述のエッジ
保存判定法では、前述の「（４） 欠陥による周囲の配線エッジの形状変形」に対して精
度の高いエッジ保存判定が困難である。 According to the basic idea for classifying the on-film / under-film defect described above, even when the wiring edge is deformed by the under-film defect, it is necessary to determine that the edge is preserved. However, with the above-described edge preservation determination method, it is difficult to perform edge preservation determination with high accuracy with respect to the above-mentioned “(4) Deformation of surrounding wiring edges due to defects”.

図１１（ａ）に示す参照画像１１０１（１１０２は配線パターン）と図１１（ｂ）に示す欠陥画像１１０４（１１０５は配線パターン、１１０６は膜下欠陥）を用いた膜上/膜下欠陥判定を例に説明する。図１１（ｂ）に示す丸い膜下欠陥１１０６が存在した場合、前記膜下欠陥が存在する領域が盛り上がるために、配線パターン１１０５の同欠陥領域に重なる部分１１０７（太線で強調表示）の形状が変形する場合がある（同図では配線エッジが左右に広がっている）。そのため、図１１（ａ）に太線で強調表示した判定領域１１０３（参照画像において欠陥領域１１０６に対応する領域内に存在する配線エッジ領域。図９の判定領域Ｅ（白い画素）に対応）において配線エッジの保存判定を行っても、欠陥領域の配線エッジは１１０７に示すように変形しているため、前記判定領域１１０３に対応する場所には配線エッジは存在せず、配線エッジ保存と判定することができない。   On-film / under-film defect determination using a reference image 1101 (1102 is a wiring pattern) shown in FIG. 11A and a defect image 1104 (1105 is a wiring pattern, 1106 is an under-film defect) shown in FIG. Explained as an example. When the round sub-film defect 1106 shown in FIG. 11B is present, the area where the sub-film defect exists is raised, so that the shape of the portion 1107 (highlighted with bold lines) overlapping the same defect area of the wiring pattern 1105 is formed. In some cases, the wiring edge is deformed. Therefore, wiring is performed in the determination area 1103 highlighted in bold in FIG. 11A (wiring edge area in the area corresponding to the defect area 1106 in the reference image, corresponding to the determination area E (white pixel) in FIG. 9). Even if the edge storage determination is performed, the wiring edge in the defect area is deformed as indicated by 1107. Therefore, there is no wiring edge at the location corresponding to the determination area 1103, and it is determined that the wiring edge is stored. I can't.

そこで配線エッジの保存判定を、判定を行う欠陥画像上の着目画素周辺に対しても同様
に行い、保存判定条件を満たす周辺画素が存在すれば、着目画素においてエッジ保存と判
定する処理を追加することを可能とする。すなわち、変形によって、欠陥・参照画像間で
対応する位置に存在しなくなった配線エッジを、周辺探索により探し出す処理を追加する
ことを特徴とする。周辺探索の範囲は、発生しうる配線エッジの変化度合いに応じて任意
に設定することができる。 Therefore, the determination of the preservation of the wiring edge is similarly performed on the periphery of the target pixel on the defect image to be determined, and if there is a peripheral pixel that satisfies the storage determination condition, a process for determining that the edge is stored in the target pixel is added. Make it possible. That is, it is characterized in that a process for searching for a wiring edge that no longer exists at a corresponding position between a defect and a reference image due to deformation is added by a peripheral search. The range of the peripheral search can be arbitrarily set according to the degree of change in the wiring edge that can occur.

図１３中の分布図１３０１にいくつかのサンプルにおいて算出したエッジ保存率を横軸
、判定領域画素数を縦軸としてプロットした結果を示す。同図において分類正解が膜上/
膜下/判定不可（孤立異物等）であるサンプルをそれぞれ□/○/△で示す。膜上/膜下/判定不可であるサンプルがおおよそ点線で示す領域１３０２、１３０３、１３０４にそれぞれ局在しており、例えば同図に示すように判定可否に関するしきい値をＴＰＩと設定し得られる境界線１３０５、膜上/膜下判定に関するしきい値をＴＳＥと設定し得られる境界線１３０６により、膜上/膜下/判定不可の三クラスを良好に分離することができる。 A distribution diagram 1301 in FIG. 13 shows the result of plotting the edge preservation ratio calculated in several samples on the horizontal axis and the number of determination area pixels on the vertical axis. In the figure, the correct classification is on the membrane /
Samples that are under-film / cannot be judged (isolated foreign matter, etc.) are indicated by □ / ○ / △, respectively. Samples a membrane on / under-film / indeterminate has roughly localized respective regions 1302,1303,1304 indicated by the dotted line, for example, to obtain a threshold for judging whether as shown in FIG set to T PI By the boundary line 1305 and the boundary line 1306 which can be set to TSE as the threshold value regarding the on-film / under-film determination, the three classes of on-film / under-film / non-determination can be well separated.

３．ＧＵＩ表示
本発明の画像処理における各種処理パラメータの入力ならびに処理結果の表示を行うＧＵＩ（Graphic User Interface）について図１３を用いて説明する。図１３（ａ）に前述のエッジ保存率、判定領域画素数の分布図１３０１やクラス分類のための境界線１３０５、
１３０６を表示することができる。 3. GUI Display A GUI (Graphic User Interface) for inputting various processing parameters and displaying processing results in the image processing of the present invention will be described with reference to FIG. FIG. 13A shows a distribution diagram 1301 of the edge preservation ratio and the number of determination area pixels described above, a boundary line 1305 for class classification,
1306 can be displayed.

図１３（ｂ）中のウェーハ表示１３０７に示すように、欠陥のウェーハ上の位置と分類
結果をセットにして表示することができる。図１３（ａ）（ｂ）においては、共に欠陥サ
ンプルの膜上/膜下/判定不可をそれぞれ□／○／△で表示しているが、これはユーザからの教示に基づく膜上/膜下/判定不可分類結果を表示させることも、本発明における分類手法により自動分類された膜上/膜下/判定不可分類結果を表示させることも可能である。 As shown in the wafer display 1307 in FIG. 13B, the position of the defect on the wafer and the classification result can be displayed as a set. In FIGS. 13 (a) and 13 (b), the on-film / under-film / not-determined status of the defective sample is indicated by □ / O / Δ, respectively. This is on- / under-film based on the instruction from the user. It is possible to display the classification result that cannot be determined / cannot be determined, and it is also possible to display the classification result that is automatically classified by the classification method according to the present invention.

図１３（ｃ）中のウェーハ表示１３０８に示すように、欠陥のウェーハ上の位置と発生
時期の推定結果をセットにして表示することができる。ウェーハ表示１３０８では各欠陥
位置を四角（□）で示し、その内部に、欠陥の発生時期のＩＤを示している。ＩＤは一例
として欠陥の発生時期が任意のパターンＡについて「前記パターンＡの形成前である：１
」、「形成時である：２」、「形成後である３」ことを示している。欠陥サンプルの中に
は「１２」のように二つのＩＤを記載する場合もある（この場合、欠陥の発生時期は「パ
ターンＡ形成前：１」あるいは「パターンＡ形成時：２」のいずれかであることを示す。 As shown in the wafer display 1308 in FIG. 13C, the position of the defect on the wafer and the estimation result of the occurrence time can be displayed as a set. In the wafer display 1308, each defect position is indicated by a square (□), and the ID of the occurrence time of the defect is indicated therein. For example, the ID is “Before formation of the pattern A:
”,“ At formation time: 2 ”, and“ After formation 3 ”. There are cases where two IDs such as “12” are described in the defect sample (in this case, the occurrence time of the defect is either “before pattern A formation: 1” or “at the time of pattern A formation: 2”. Indicates that

図１３（ｄ）中の１３０９に本発明における画像処理の各種画像処理パラメータや膜上
/膜下/判定不可の判定用のしきい値等を指定、並びに表示することができる。同図中の
***は任意の数値を入力あるいは表示することを示す。 In FIG. 13D, reference numeral 1309 denotes various image processing parameters and on-film image processing according to the present invention.
It is possible to specify and display a threshold value for determination of / under film / non-determinable. In the figure
*** indicates that any numerical value is input or displayed.

分布図１３０１あるいはウェーハ表示１３０７、１３０８上の任意のサンプルを選択す
ることにより前記サンプルの欠陥画像や処理画像を図１３（ｅ）に示すウィンドウ１３１
０に表示させることができる。同図において表示した画像は欠陥画像Ａ、参照画像Ｂ、配
線エッジ保存判定画像Ｈとなっているが、図９に示すＡ〜Ｈの画像群を任意の組み合わせ
で表示させることも可能である。また、１３１１に示すように各サンプルにおいて算出さ
れた判定領域画素数やエッジ保存率の値を表示させることが可能である。 By selecting an arbitrary sample on the distribution map 1301 or the wafer displays 1307 and 1308, a defect image and a processed image of the sample are displayed in a window 131 shown in FIG.
0 can be displayed. The images displayed in the figure are the defect image A, the reference image B, and the wiring edge preservation determination image H, but the image groups A to H shown in FIG. 9 can be displayed in any combination. Further, as indicated by 1311, it is possible to display the number of determination area pixels and the value of the edge preservation ratio calculated for each sample.

図１３（ａ）〜（ｅ）に示したＧＵＩ表示は、任意の組み合わせで一つの画面に並べて
同時に表示することが可能である。 The GUI displays shown in FIGS. 13A to 13E can be displayed on a single screen in an arbitrary combination at the same time.

本発明で述べた判定可否判別を含む膜上/膜下欠陥分類はトップダウンＳＥＭ画像のみ
ならず、前述の電子線を偏向やステージの傾斜により取得されたチルト観察画像や反射電
子像に対しても適用可能である。また、ＳＥＭにより取得された画像に限らず、光学顕微
鏡により取得された検査画像においても同様に適用することが可能である。また、分類さ
れる欠陥も異物系の欠陥に限らず、その他の欠陥種にも適用することが可能である。図１
４はその一例としてパターン欠陥の例である。 The on-film / under-film defect classification including determination capability determination described in the present invention applies not only to a top-down SEM image but also to a tilt observation image or a reflected electron image acquired by deflecting the electron beam or tilting the stage. Is also applicable. Further, the present invention is not limited to an image acquired by an SEM, and can be similarly applied to an inspection image acquired by an optical microscope. Further, the defects to be classified are not limited to foreign defects, and can be applied to other defect types. FIG.
4 is an example of a pattern defect.

図１４(ａ)〜(ｃ)は上下二層の配線が観測できるパターンにおいて、順に参照画像（正
常パターン）、欠陥画像（下層配線１４０２がショートしたパターン欠陥）、欠陥画像（
上層配線１４０３がショートしたパターン欠陥）を模式的に示したものである。図１４（
ｂ）においてショートした欠陥領域と下層配線１４０２との境界１４０４においてはエッ
ジが保存されていないが、上層配線１４０３との境界１４０５においてはエッジが保存さ
れており、同欠陥は下層配線１４０２形成時に発生した欠陥であると推定される（膜上／
膜下欠陥に対し、本欠陥は下層配線１４０２に対する膜中欠陥と呼ぶこともできる）。一
方、図１４（ｃ）においてショートした欠陥領域と上層配線１４０３との境界１４０６に
おいてエッジが保存されておらず、同欠陥は上層配線１４０３形成時に発生した欠陥であ
ると推定される（本欠陥は上層配線１４０３に対する膜中欠陥と呼ぶこともできる）。 14A to 14C show patterns in which two upper and lower wiring layers can be observed, in order, a reference image (normal pattern), a defect image (pattern defect in which the lower layer wiring 1402 is short-circuited), and a defect image (
A pattern defect in which the upper wiring 1403 is short-circuited) is schematically shown. FIG.
In b), an edge is not preserved at the boundary 1404 between the defective area short-circuited and the lower layer wiring 1402, but an edge is preserved at the boundary 1405 to the upper layer wiring 1403, and the defect occurs when the lower layer wiring 1402 is formed. It is estimated that the defect was
This defect can also be referred to as an in-film defect with respect to the lower layer wiring 1402). On the other hand, the edge is not preserved at the boundary 1406 between the short-circuited defect region and the upper layer wiring 1403 in FIG. 14C, and this defect is estimated to be a defect generated when the upper layer wiring 1403 is formed (this defect is It can also be called an in-film defect for the upper layer wiring 1403).

本発明は図７に示すように、膜上／膜下や異物欠陥／パターン欠陥等の欠陥分類クラス
（欠陥種）の特定に加え、欠陥発生時期の特定を行うことを特徴とする。図１５は欠陥発
生時期の特定例を示す。図１５（ａ）は下層に二本の配線パターン１５０２、１５０３（
それぞれＡ１、Ａ２と呼び、Ａ１、Ａ２を合わせてパターンＡと呼ぶ）と上層に二本の配
線パターン１５０４、１５０５（それぞれＢ１、Ｂ２と呼び、Ｂ１、Ｂ２を合わせてパタ
ーンＢと呼ぶ）をもつ参照画像１５０１である。図１５（ｂ）〜（ｆ）は、前記参照画像
１５０１のような正常パターンに対し発生しうる欠陥のバリエーション例である。図１５
（ｂ）〜（ｄ）は斜線で示す異物欠陥（それぞれ１５０７、１５１０、１５１４）が付着
した欠陥画像（それぞれ１５０６、１５０９、１５１３）であり、図１５（ｅ）（ｆ）は
パターン欠陥の一つであるショート欠陥（それぞれ１５１７、１５２０）が発生した欠陥
画像（それぞれ１５１６、１５１９）である。 As shown in FIG. 7, the present invention is characterized in that in addition to specifying a defect classification class (defect type) such as on-film / under-film or foreign object defect / pattern defect, a defect occurrence time is specified. FIG. 15 shows a specific example of the defect occurrence time. FIG. 15A shows two wiring patterns 1502, 1503 (
A1 and A2 are respectively referred to as A1 and A2 are collectively referred to as a pattern A), and two wiring patterns 1504 and 1505 (referred to as B1 and B2, respectively, and B1 and B2 are collectively referred to as a pattern B) in the upper layer This is a reference image 1501. FIGS. 15B to 15F show variations of defects that can occur with respect to a normal pattern such as the reference image 1501. FIG.
(B) to (d) are defect images (1506, 1509, and 1513, respectively) to which foreign substance defects (1507, 1510, and 1514, respectively) shown by oblique lines are attached, and FIGS. These are defect images (1516 and 1519, respectively) in which short defects (1517 and 1520, respectively) are generated.

異物欠陥１５０７、１５１０、１５１４については図１５（ｂ）〜（ｄ）で積層方向の付着時期が異なるため、上層パターンによる隠れより見え方が異なるが、前記異物欠陥１５０７、１５１０、１５１４は全て同じ形状（隠れのない形状は１５１４）である。また、図１５（ｂ）〜（ｆ）において、１５１１、１５１５、１５１８、１５２１に代表される点線は、図１５（ａ）に示した参照画像においては観測されていたが、異物欠陥あるいはショート欠陥の発生により観測できなくなった、あるいは消滅した配線エッジを示す。   As for foreign matter defects 1507, 1510, and 1514, since the adhesion time in the stacking direction is different in FIGS. 15B to 15D, the appearance of the foreign matter defects 1507, 1510, and 1514 is the same, although the appearance is different from hiding by the upper layer pattern. The shape (1514 is a non-hidden shape). 15 (b) to 15 (f), dotted lines represented by 1511, 1515, 1518, and 1521 were observed in the reference image shown in FIG. 15 (a). This indicates a wiring edge that cannot be observed or disappears due to the occurrence of.

また、図１５（ｇ）は半導体製造プロセスの内、パターンＡ、Ｂ形成部分のステップを
抜き出したものである。参照画像１５０１からも分かるように、パターンＡ、Ｂは積層方
向に順に形成されている。図１５（ｇ）の各ステップ１５２２〜１５２６の左側に、対応
するステップにおいて欠陥が発生したと推定される欠陥画像のＩＤを示す。各ステップ１
５２２〜１５２６の左側に記したＩＤ（ｂ）〜（ｆ）は、それぞれ図１５（ｂ）〜（ｆ）
に示した欠陥画像に対応する。 FIG. 15G shows the steps for forming the patterns A and B in the semiconductor manufacturing process. As can be seen from the reference image 1501, the patterns A and B are sequentially formed in the stacking direction. The ID of the defect image in which it is estimated that a defect has occurred in the corresponding step is shown on the left side of each step 1522 to 1526 in FIG. Each step 1
IDs (b) to (f) on the left side of 522 to 1526 are shown in FIGS. 15 (b) to (f), respectively.
Corresponds to the defect image shown in FIG.

図１５（ｂ）〜（ｆ）の欠陥画像について欠陥発生時期は次のように推定される。
・図１５（ｂ）中の異物欠陥１５０７に対して、下層の配線パターンＡ２の配線エッジ
１５０８は保存されているので（観測可能）、同欠陥はパターンＡ形成前（図１５（ｇ）
中のステップ１５２２）あるいはパターンＡ形成時（ステップ１５２３）に発生した欠陥
と推定される。
・図１５（ｃ）中の異物欠陥１５１０に対して、下層の配線パターンＡ２の配線エッジ
１５１１は保存されておらず（観測不能）、上層の配線パターンＢ２のエッジ１５１２は
保存されているので、パターンＡ形成後かつパターンＢ形成前（ステップ１５２４）ある
いは同欠陥はパターンＢ形成時（ステップ１５２５）に発生した欠陥と推定される。
・図１５（ｄ）中の異物欠陥１５１４に対して、上層の配線パターンＢ２の配線エッジ
１５１５は保存されていないので、同欠陥はパターンＢ形成後（ステップ１５２６）に
発生した欠陥と推定される。
・図１５（ｅ）中のショート欠陥１５１７に対して、下層の配線パターンＡ２の配線エッ
ジ１５１８は保存されていないので、同欠陥はパターンＡ形成時（ステップ１５２３）に
発生した欠陥と推定される。
・図１５（ｆ）中のショート欠陥１５２０に対して、上層の配線パターンＢ２の配線エッ
ジ１５２１は保存されていないので、同欠陥はパターンＢ形成時（ステップ１５２５）に
発生した欠陥と推定される。 For the defect images in FIGS. 15B to 15F, the defect occurrence time is estimated as follows.
Since the wiring edge 1508 of the lower wiring pattern A2 is preserved with respect to the foreign substance defect 1507 in FIG. 15B (observable), the defect is formed before the pattern A is formed (FIG. 15G).
It is presumed that the defect occurred at the time of forming the pattern A (step 1522) or pattern A (step 1523).
For the foreign substance defect 1510 in FIG. 15C, the wiring edge 1511 of the lower wiring pattern A2 is not stored (unobservable), and the edge 1512 of the upper wiring pattern B2 is stored. It is estimated that the defect after pattern A is formed and before pattern B is formed (step 1524) or when the pattern B is formed (step 1525).
Since the wiring edge 1515 of the upper wiring pattern B2 is not preserved with respect to the foreign substance defect 1514 in FIG. 15D, the defect is estimated to be a defect generated after the pattern B is formed (step 1526). .
Since the wiring edge 1518 of the lower layer wiring pattern A2 is not stored with respect to the short defect 1517 in FIG. 15E, the defect is presumed to be a defect generated when the pattern A is formed (step 1523). .
15) Since the wiring edge 1521 of the upper wiring pattern B2 is not preserved with respect to the short defect 1520 in FIG. 15F, the defect is estimated to be a defect generated when the pattern B is formed (step 1525). .

前述のように、欠陥発生時期の推定に関して、欠陥発生時期を特定、あるいはいくつか
の欠陥発生時期の候補に絞り込むことが可能である。また、図１５（ｃ）（ｅ）のように
、共に下層パターンＡの配線エッジが消滅していても（それぞれ１５１１、１５１８が消
滅）、また共に配線パターンＢに対し膜下欠陥であっても、図１５（ｃ）の異物欠陥と同
図（ｅ）のショート欠陥とでは欠陥発生時期の推定結果が異なる場合がある（図１５（ｃ
）の異物欠陥はステップ１５２４又は１５２５、同図（ｅ）のショート欠陥はステップ１
５２３）。このように欠陥発生時期の推定には、膜上／膜下判定結果のみならず、欠陥種
の情報も加味することを特徴とする。本実施例では前記欠陥種として異物欠陥／パターン
欠陥を挙げたが、その他の任意の欠陥種を加味することが可能である。 As described above, regarding the estimation of the defect occurrence time, it is possible to specify the defect occurrence time or to narrow down to several defect occurrence time candidates. Further, as shown in FIGS. 15C and 15E, even if the wiring edge of the lower layer pattern A has disappeared (1511 and 1518 have disappeared, respectively), or both have a subfilm defect with respect to the wiring pattern B. FIG. 15 (c) and the short defect in FIG. 15 (e) may have different estimation results of the defect occurrence time (FIG. 15 (c)).
) For foreign matter defects in step 1524 or 1525, and for short-circuit defects in FIG.
523). As described above, the estimation of the defect occurrence time includes not only the on-film / under-film determination result but also information on the defect type. In this embodiment, the defect type / pattern defect is mentioned as the defect type, but any other defect type can be taken into consideration.

また、本発明で述べた欠陥付着位置や欠陥発生時期の判定は、図５に例示したような一
層分の配線パターンのみ観測可能な画像や、図１５に例示した二層分の配線パターン（Ａ
、Ｂ）が観測可能な画像に限定されず、３層分以上の任意の層数が観測可能な画像への適
用が可能である。また，配線パターンの形状もｘ，ｙ方向に直交する直線パターンに限らず，任意の斜め配線，あるいは曲線的なパターンに対しても同様に応用することが可能である（コンタクトホールを含む）。 In addition, the determination of the defect attachment position and the defect occurrence time described in the present invention is based on an image that can be observed only for one layer of wiring patterns as illustrated in FIG. 5 or two layers of wiring patterns (A
, B) is not limited to an observable image, and can be applied to an image in which an arbitrary number of layers equal to or more than three layers can be observed. Also, the shape of the wiring pattern is not limited to a linear pattern orthogonal to the x and y directions, and can be similarly applied to any oblique wiring or curved pattern (including contact holes).

また本発明で述べたエッジ保存判定法は広く二枚の画像パターン間の相関値あるいはパ
ターンの保存状態を定量化する手段として有効である。前述の方法では保存状態を評価す
る画像パターンとして配線エッジに着目したが、同様に任意の明度パターンの保存状態の
評価に応用することが可能である。 The edge preservation determination method described in the present invention is effective as a means for quantifying the correlation value between two image patterns or the preservation state of the pattern. In the above-described method, the wiring edge is focused on as an image pattern for evaluating the storage state, but it can be applied to the evaluation of the storage state of an arbitrary brightness pattern.

上記した実施例は、半導体ウェーハ上に形成されたパターンの欠陥をレビューして分類する方法及びその装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、ＴＦＴ基板や磁気ヘッド、磁気ディスクなどの薄膜プロセスを用いて基板上に形成されたパターンをレビューする場合にも応用することができる。
半導体製造プロセスの早期立ち上げと歩留まり向上のためには、半導体製造プロセスにおける欠陥の発生工程特定や歩留まり予測、更にこれらの解析に基づく迅速な問題プロセス対策が必要であり、これらの解析において重要な判断材料となる欠陥自動分類技術の高精度化が求められている。本発明は、前記欠陥自動分類の一つである膜上/膜下欠陥分類ならびに前記膜上/膜下欠陥分類に基づく欠陥発生時期の絞込みに関するものである。前記欠陥発生時期の絞込みと、必要に応じ欠陥分布情報、欠陥組成情報、装置履歴情報とを組み合わせた解析を行うことにより、高精度な問題工程特定が実現する。 In the above-described embodiments, the method and apparatus for reviewing and classifying defects in the pattern formed on the semiconductor wafer have been described as examples. However, the present invention is not limited to this, and the TFT substrate or The present invention can also be applied to a case where a pattern formed on a substrate is reviewed using a thin film process such as a magnetic head or a magnetic disk.
In order to quickly start up semiconductor manufacturing processes and improve yields, it is necessary to identify defect generation processes in semiconductor manufacturing processes, predict yields, and take prompt measures against problematic processes based on these analyses. There is a need for higher accuracy in automatic defect classification technology that can be used as a judgment material. The present invention relates to on-film / under-film defect classification, which is one of the automatic defect classifications, and to narrowing down the occurrence timing of defects based on the on-film / under-film defect classification. By narrowing down the defect occurrence time and analyzing the combination of defect distribution information, defect composition information, and apparatus history information as necessary, it is possible to identify a problem process with high accuracy.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

図１は、欠陥をレビューするためのシステムの１実施例を示すシステム構成図である。FIG. 1 is a system configuration diagram showing an embodiment of a system for reviewing defects. 図２(ａ)は電子線の走査方向と試料表面から放出された電子の状態を示す試料の斜視図、図２（ｂ）は画像データの２次元の情報を示す模式図、図２（ｃ）は欠陥レビューの処理フローを示すフロー図である。2A is a perspective view of the sample showing the scanning direction of the electron beam and the state of electrons emitted from the sample surface, FIG. 2B is a schematic diagram showing two-dimensional information of the image data, and FIG. ) Is a flowchart showing a process flow of defect review. 図３（ａ）はゲート配線パターン形成プロセスの概略のフローと試料の膜上に異物が発生する場合の各工程における試料の断面を示す図であり、図３（ｂ）はゲート配線パターン形成プロセスの概略のフローと試料の膜下に異物が発生する場合の各工程における試料の断面を示す図である。FIG. 3A is a diagram showing a schematic flow of the gate wiring pattern forming process and a cross section of the sample in each step when foreign matter is generated on the sample film, and FIG. 3B is a diagram showing the gate wiring pattern forming process. It is a figure which shows the cross section of the sample in each process in case a foreign material generate | occur | produces under the film | membrane of a sample and the sample | film | coat. 図４は、欠陥の解析情報から歩留まり予測、問題工程の特定、問題工程対策を行うフローを示す図である。FIG. 4 is a diagram illustrating a flow of performing yield prediction, problem process identification, and problem process countermeasures from defect analysis information. 図５(ａ)は参照画像（正常パターン）を示す図、図５（ｂ）は膜上に異物がある状態の欠陥画像、図５（ｃ）は膜下に異物がある状態の欠陥画像である。FIG. 5A is a diagram showing a reference image (normal pattern), FIG. 5B is a defect image with foreign matter on the film, and FIG. 5C is a defect image with foreign matter under the film. is there. 図６は、欠陥分類クラスを示す図である。FIG. 6 is a diagram showing defect classification classes. 図７は、欠陥クラスや欠陥発生時期の分類処理フローを示す図である。FIG. 7 is a diagram illustrating a classification process flow of defect classes and defect occurrence times. 図８は、欠陥分類処理のフローを示す図である。FIG. 8 is a diagram showing a flow of defect classification processing. 図９は、欠陥分類処理の処理画像と処理フローを示す図である。FIG. 9 is a diagram illustrating a processing image and a processing flow of the defect classification processing. 図１０(ａ)は比較検査により検出された欠陥領域を示す図で配線エッジ部が擬似欠陥とが残っている状態を示す図、図１０(ｂ)は配線エッジの引き残り部分を良好に除去した状態を示す図、図１０（ｃ）は配線エッジの引き残り部分をなくし、かつ、真の欠陥領域に内包される配線エッジ部は欠陥に含まれるように画像処理した結果を示す図である。FIG. 10A is a diagram showing a defect area detected by the comparative inspection, and shows a state in which the wiring edge portion is left with a pseudo defect, and FIG. 10B is a diagram showing a good removal of the remaining portion of the wiring edge. FIG. 10C is a diagram showing a result of image processing so that the wiring edge portion included in the true defect area is included in the defect, and FIG. . 図１１(ａ)は変形した配線パターンを検出する処理における参照画像、図１１(ｂ)は変形した配線パターンを検出する処理における欠陥画像を示す図である。FIG. 11A shows a reference image in the process of detecting a deformed wiring pattern, and FIG. 11B shows a defect image in the process of detecting a deformed wiring pattern. 図１２は欠陥領域における引き残り除去処理を選択的に行うフローを示す図である。FIG. 12 is a diagram showing a flow for selectively performing the residual removal process in the defective area. 図１３(ａ)はエッジ保存率と判定領域画素数との関係を示す分布図、図１３(ｂ)は欠陥のウェーハ上の位置と分類結果をセットにして表示したウェーハマップ図、図１３(ｃ)は欠陥のウェーハ上の位置と発生時期の推定結果をセットにして表示したウェーハマップ図、図１３(ｄ)は画像処理パラメータおよびしきい値を設定、表示する画面の一例を示す図、図１３(ｅ)はサンプルの欠陥画像、参照画像及び処理画像を表示するＧＵＩの一実施例を示す図である。FIG. 13A is a distribution diagram showing the relationship between the edge preservation ratio and the number of pixels in the judgment area, FIG. 13B is a wafer map diagram showing the position of the defect on the wafer and the classification result as a set, and FIG. FIG. 13C is a wafer map diagram in which the position of the defect on the wafer and the estimation result of the occurrence time are displayed as a set, and FIG. 13D is a diagram showing an example of a screen for setting and displaying image processing parameters and threshold values. FIG. 13E is a diagram illustrating an example of a GUI that displays a defect image, a reference image, and a processed image of a sample. 図１４（ａ）は参照画像（正常パターン）、図１４（ｂ）は下層配線がショートしたパターン欠陥の画像、図１４（ｃ）は上層配線がショートしたパターン欠陥の画像である。14A is a reference image (normal pattern), FIG. 14B is an image of a pattern defect in which the lower layer wiring is shorted, and FIG. 14C is an image of a pattern defect in which the upper layer wiring is shorted. 図１５（ａ）は二層の配線パターンの参照画像で配線パターンＡ１，Ａ２の上部に配線パターンＢ１，Ｂ２が形成されている、図１５（ｂ）は配線パターンＡ２の下に異物欠陥が存在する状態の欠陥画像、図１５（ｃ）は配線パターンＡ２の上で配線パターンＢ１及びＢ２の下に異物欠陥が存在する状態の欠陥画像、図１５（ｄ）は配線パターンＢ１及びＢ２の上に異物欠陥が存在する状態の欠陥画像、図１５（ｅ）は配線パターンＡ１とＡ２とがショートした状態の欠陥画像、図１５（ｆ）は配線パターンＢ１とＢ２とがショートした状態の欠陥画像、図１５（ｇ）は半導体デバイス製造工程のうちのパターンＡ及びパターンＢを形成する工程を抜粋して示したフロー図である。FIG. 15A is a reference image of a two-layer wiring pattern, in which wiring patterns B1 and B2 are formed above the wiring patterns A1 and A2. FIG. 15B shows a foreign substance defect below the wiring pattern A2. FIG. 15C shows a defect image in a state where a foreign substance defect exists on the wiring pattern A2 below the wiring patterns B1 and B2. FIG. 15D shows a defect image on the wiring patterns B1 and B2. FIG. 15E is a defect image in which the wiring patterns A1 and A2 are short-circuited. FIG. 15F is a defect image in which the wiring patterns B1 and B2 are short-circuited. FIG. 15 (g) is a flowchart showing the process of forming the pattern A and the pattern B in the semiconductor device manufacturing process.

符号の説明Explanation of symbols

１０１…半導体ウェーハ １０２…電子光学系 １０３…電子銃 １０４…一次電子 １０５…コンデンサレンズ １０６…偏向器 １０７…ＥｘＢ偏向器 １０８…対物レンズ １０９…二次電子検出器 １１０，１１１…反射電子検出器 １１２〜１１４…Ａ／Ｄ変換器 １１５…処理・制御部 １１６…ＧＵＩ画面 １１７…ステージ １１９…ステージコントローラ １２０…偏向制御部 １２１…ＣＰＵ １２２…画像メモリ ５０１…下地 ５０２…配線 ５０３…膜上異物 ５０４…膜下異物 ５０５…配線エッジ ５０６…欠陥領域 ５０７…判定領域 ６０３…跨線膜上異物 ６０４…跨線膜下異 ６０５…孤立膜上異物
６０６…接線膜上異物 １４０１…下地 １４０２…下層配線 １４０３…上層配線 １４０４，１４０５，１４０６…境界 DESCRIPTION OF SYMBOLS 101 ... Semiconductor wafer 102 ... Electron optical system 103 ... Electron gun 104 ... Primary electron 105 ... Condenser lens 106 ... Deflector 107 ... ExB deflector 108 ... Objective lens 109 ... Secondary electron detector 110, 111 ... Reflected electron detector 112 114 A / D converter 115 Processing / control unit 116 GUI screen 117 Stage 119 Stage controller 120 Deflection control unit 121 CPU 122 Image memory 501 Base 502 Wiring 503 Foreign matter 504 In-film foreign matter 505 ... Wiring edge 506 ... Defect region 507 ... Determination region 603 ... Foreign matter on straddling film 604 ... Difference on straddling film 605 ... Foreign matter on isolated film
606 ... Foreign matter on tangential film 1401 ... Base 1402 ... Lower layer wiring 1403 ... Upper layer wiring 1404, 1405, 1406 ... Boundary

Claims (14)

パターンが形成された試料を予め他の検査装置で検査して検出された前記試料上の欠陥の位置情報を用いて前記試料上の欠陥を含む検査領域を走査型電子顕微鏡（ＳＥＭ）で撮像して欠陥画像を取得し、
前記検査領域に対応する前記欠陥を含まない参照画像を取得し、
前記欠陥画像と前記参照画像とを比較して欠陥領域を抽出し、
前記抽出した欠陥領域に対応する領域内に存在する前記参照画像上の配線エッジを抽出し、
前記配線エッジに対応する領域内に存在する前記欠陥画像上の配線エッジを抽出し、
前記参照画像上の配線エッジと前記欠陥画像上の配線エッジから前記試料上における前記欠陥と前記パターンとの上下関係を判定する
ことを特徴とする欠陥レビュー方法。 Using a scanning electron microscope (SEM), an image of an inspection area including the defect on the sample is detected by using positional information of the defect on the sample detected by inspecting the sample on which the pattern is formed in advance with another inspection apparatus. To get defect images
Obtaining a reference image that does not include the defect corresponding to the inspection area;
Comparing the defect image with the reference image to extract a defect region;
Extracting a wiring edge on the reference image existing in an area corresponding to the extracted defect area;
Extracting the wiring edge on the defect image present in the region corresponding to the wiring edge;
A defect review method comprising: determining a vertical relationship between the defect and the pattern on the sample from a wiring edge on the reference image and a wiring edge on the defect image. 請求項１記載の欠陥レビュー方法であって、前記パターンとの上下関係の判定結果と欠陥種の情報とを基に、製造プロセスにおける欠陥の発生時期を推定あるいは発生時期の範囲を絞り込むステップを更に含む。 The defect review method according to claim 1, further comprising the step of estimating a generation time of a defect in the manufacturing process or narrowing a range of the generation time based on a determination result of a vertical relationship with the pattern and information on a defect type. Including. 請求項１記載の欠陥レビュー方法であって、前記参照画像は、前記検査領域における回路設計パターンと本来同一の外観をもつよう設計された前記試料上の領域を走査型電子顕微鏡（ＳＥＭ）で撮像して得られた画像、あるいは前記欠陥画像から推定した欠陥のない正常画像あるいは事前に撮像して保存済みの正常領域の画像であることを特徴とする。 2. The defect review method according to claim 1, wherein the reference image is captured by a scanning electron microscope (SEM) of an area on the sample that is originally designed to have the same appearance as a circuit design pattern in the inspection area. Or a normal image without a defect estimated from the defect image or an image of a normal region that has been captured and stored in advance. 請求項１記載の欠陥レビュー方法であって、前記欠陥と前記パターンとの上下関係を判定するステップにおいて、前記参照画像上の配線エッジと前記欠陥画像上の配線エッジから前記欠陥と前記パターンとの上下関係を判定することを、前記欠陥領域内において配線エッジが前記欠陥画像と前記参照画像間において保存されている割合に基づいて判定することを特徴とする。 The defect review method according to claim 1, wherein in the step of determining a vertical relationship between the defect and the pattern, the defect and the pattern are determined from the wiring edge on the reference image and the wiring edge on the defect image. The determination of the vertical relationship is made based on a ratio in which the wiring edge is stored between the defect image and the reference image in the defect area. 請求項４記載の欠陥レビュー方法であって、前記前記配線エッジが前記欠陥画像と前記参照画像間において保存されている割合を、前記参照画像上の任意の着目画素と該着目画素に対応する前記欠陥画像の画素あるいはその周辺画素のいずれかにおいて、エッジ強度とエッジ方向が共に保存されていることを条件として判定することを特徴とする。 5. The defect review method according to claim 4, wherein a ratio of the wiring edge stored between the defect image and the reference image is set to correspond to an arbitrary target pixel on the reference image and the target pixel. The determination is made on the condition that both the edge intensity and the edge direction are stored in either the pixel of the defective image or its peripheral pixels. 請求項１記載の欠陥レビュー方法であって、前記欠陥と前記パターンとの上下関係を判定するステップにおいて、前記抽出した欠陥領域内において配線エッジが前記欠陥画像と前記参照画像間において保存されている領域を前記欠陥領域から除去することを特徴とする。 The defect review method according to claim 1, wherein in the step of determining a vertical relationship between the defect and the pattern, a wiring edge is stored between the defect image and the reference image in the extracted defect region. A region is removed from the defective region. 請求項１記載の欠陥レビュー方法であって、前記欠陥と前記パターンとの上下関係を判定するステップにおいて、前記抽出した欠陥領域に対応する領域内に存在する前記参照画像上の配線エッジを抽出し、前記配線エッジの画素数を基に前記試料上における前記欠陥と前記パターンとの上下関係の判定可否を判定することを特徴とする。 The defect review method according to claim 1, wherein in the step of determining a vertical relationship between the defect and the pattern, a wiring edge on the reference image existing in an area corresponding to the extracted defect area is extracted. The determination as to whether or not the vertical relationship between the defect and the pattern on the sample is possible is made based on the number of pixels at the wiring edge. 予め他の検査装置でパターンが形成された試料を検査して検出された前記試料上の欠陥の位置情報を記憶する記憶手段と、
該記憶手段に記憶された前記試料上の欠陥の位置情報を用いて該欠陥を含む検査領域を撮像して欠陥画像と参照画像とを得る走査型電子顕微鏡（ＳＥＭ）と、
該走査型電子顕微鏡で取得した欠陥画像と、前記試料上の検査領域と本来同一の外観をもつよう設計された前記欠陥を含まない比較領域から得られた参照画像とを処理する画像処理手段とを備え、
前記画像処理手段は、前記欠陥画像と前記参照画像とを比較して欠陥領域を抽出し、前記抽出した欠陥領域に対応する領域内に存在する前記参照画像上の配線エッジを抽出し、前記配線エッジに対応する領域内に存在する前記欠陥画像上の配線エッジを抽出し、前記参照画像上の配線エッジと前記欠陥画像上の配線エッジから前記試料上における前記欠陥と前記パターンとの上下関係を判定することを特徴とする欠陥レビュー装置。 Storage means for storing position information of defects on the sample detected by inspecting a sample on which a pattern is formed in advance by another inspection apparatus;
A scanning electron microscope (SEM) that obtains a defect image and a reference image by imaging an inspection area including the defect using position information of the defect on the sample stored in the storage unit;
Image processing means for processing a defect image acquired by the scanning electron microscope and a reference image obtained from a comparison area not including the defect, which is originally designed to have the same appearance as the inspection area on the sample; With
The image processing means compares the defect image with the reference image to extract a defect area, extracts a wiring edge on the reference image in an area corresponding to the extracted defect area, and A wiring edge on the defect image existing in a region corresponding to the edge is extracted, and a vertical relationship between the defect on the sample and the pattern is determined from the wiring edge on the reference image and the wiring edge on the defect image. A defect review apparatus characterized by determining. 請求項８記載の欠陥レビュー装置であって、前記画像処理手段は前記パターンとの上下関係の判定結果と欠陥種の情報とを基に、製造プロセスにおける欠陥の発生時期を推定あるいは発生時期の範囲を絞り込むことを特徴とする。 9. The defect review apparatus according to claim 8, wherein the image processing means estimates a generation time of a defect in a manufacturing process based on a determination result of a vertical relationship with the pattern and information on a defect type, or a range of the generation time. It is characterized by narrowing down. 請求項８記載の欠陥レビュー装置であって、前記画像処理手段で処理する前記参照画像は、前記検査領域における回路設計パターンと本来同一の外観をもつよう設計された前記試料上の領域を前記走査型電子顕微鏡（ＳＥＭ）で撮像して得られた画像、あるいは前記検査領域内に対応する回路設計パターン、あるいは前記欠陥画像から推定した欠陥のない正常画像であることを特徴とする。 9. The defect review apparatus according to claim 8, wherein the reference image processed by the image processing means scans an area on the sample that is originally designed to have the same appearance as a circuit design pattern in the inspection area. The image is obtained by imaging with a scanning electron microscope (SEM), a circuit design pattern corresponding to the inspection area, or a normal image without defects estimated from the defect image. 請求項８記載の欠陥レビュー装置であって、前記画像処理手段は、前記欠陥と前記パターンとの上下関係を判定することを、前記欠陥領域内において配線エッジが前記欠陥画像と前記参照画像間において保存されている割合に基づいて判定することを特徴とする。 The defect review apparatus according to claim 8, wherein the image processing unit determines a vertical relationship between the defect and the pattern so that a wiring edge is between the defect image and the reference image in the defect region. The determination is based on the stored ratio. 請求項１１記載の欠陥レビュー装置であって、前記画像処理手段は、前記配線エッジが前記欠陥画像と前記参照画像間において保存されている割合を、前記参照画像上の任意の着目画素と該着目画素に対応する前記欠陥画像の画素あるいはその周辺画素のいずれかにおいて、エッジ強度とエッジ方向が共に保存されていることを条件として判定することを特徴とする。 The defect review apparatus according to claim 11, wherein the image processing unit determines a ratio of the wiring edge being stored between the defect image and the reference image, and an arbitrary pixel on the reference image and the target The determination is made on the condition that both the edge intensity and the edge direction are stored in either the pixel of the defect image corresponding to the pixel or its peripheral pixels. 請求項８記載の欠陥レビュー装置であって、前記画像処理手段は、前記欠陥画像と前記参照画像とを比較して欠陥領域を抽出し、前記欠陥領域内において配線エッジが前記欠陥画像と前記参照画像間において保存されている領域を前記欠陥領域から除去することを特徴とする。   9. The defect review apparatus according to claim 8, wherein the image processing unit compares the defect image with the reference image to extract a defect region, and a wiring edge in the defect region has the defect image and the reference. A region stored between images is removed from the defective region. 請求項８記載の欠陥レビュー装置であって、前記画像処理手段は、前記欠陥画像と前記参照画像とを比較して欠陥領域を抽出し、前記抽出した欠陥領域に対応する領域内に存在する前記参照画像上の配線エッジを抽出し、前記配線エッジの画素数を基に前記試料上における前記欠陥と前記パターンとの上下関係の判定可否を判定することを特徴とする。 9. The defect review apparatus according to claim 8, wherein the image processing means extracts the defect area by comparing the defect image with the reference image, and exists in an area corresponding to the extracted defect area. A wiring edge on a reference image is extracted, and it is determined whether or not the vertical relationship between the defect and the pattern on the sample can be determined based on the number of pixels of the wiring edge.
JP2006328945A 2005-12-07 2006-12-06 Defect review method and apparatus Active JP4857095B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006328945A JP4857095B2 (en) 2005-12-07 2006-12-06 Defect review method and apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005352843 2005-12-07
JP2005352843 2005-12-07
JP2006328945A JP4857095B2 (en) 2005-12-07 2006-12-06 Defect review method and apparatus

Publications (2)

Publication Number Publication Date
JP2007184565A JP2007184565A (en) 2007-07-19
JP4857095B2 true JP4857095B2 (en) 2012-01-18

Family

ID=38340341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006328945A Active JP4857095B2 (en) 2005-12-07 2006-12-06 Defect review method and apparatus

Country Status (1)

Country Link
JP (1) JP4857095B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272497A (en) 2008-05-08 2009-11-19 Hitachi High-Technologies Corp Recipe parameter management apparatus and recipe parameter management method
JP5145116B2 (en) 2008-05-21 2013-02-13 株式会社日立ハイテクノロジーズ Surface defect data display management apparatus and surface defect data display management method
JP5323457B2 (en) 2008-11-28 2013-10-23 株式会社日立ハイテクノロジーズ Observation condition determination support apparatus and observation condition determination support method
JP2012122765A (en) * 2010-12-06 2012-06-28 Hitachi High-Technologies Corp Defect checkup device
JP5427808B2 (en) * 2011-02-28 2014-02-26 株式会社日立ハイテクノロジーズ Inspection device
US9595091B2 (en) * 2012-04-19 2017-03-14 Applied Materials Israel, Ltd. Defect classification using topographical attributes
JP7262409B2 (en) * 2020-03-06 2023-04-21 株式会社日立ハイテク Specimen observation system and image processing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69738979D1 (en) * 1996-03-19 2008-10-23 Hitachi Ltd PROCESS CONTROL SYSTEM
JP2885694B2 (en) * 1996-04-25 1999-04-26 山口日本電気株式会社 Automatic visual inspection system for semiconductor substrate surface
JP2000030652A (en) * 1998-07-10 2000-01-28 Hitachi Ltd Observation of sample and device thereof
US6452175B1 (en) * 1999-04-15 2002-09-17 Applied Materials, Inc. Column for charged particle beam device
JP2001331784A (en) * 2000-05-18 2001-11-30 Hitachi Ltd Defect sorting method and its device
JP2002261136A (en) * 2001-02-28 2002-09-13 Hitachi Ltd Method for inspecting foreign matter
JP4035974B2 (en) * 2001-09-26 2008-01-23 株式会社日立製作所 Defect observation method and apparatus

Also Published As

Publication number Publication date
JP2007184565A (en) 2007-07-19

Similar Documents

Publication Publication Date Title
US7764826B2 (en) Method and apparatus of reviewing defects on a semiconductor device
US8090190B2 (en) Method and apparatus for reviewing defects
US9811897B2 (en) Defect observation method and defect observation device
US9311697B2 (en) Inspection method and device therefor
US9040937B2 (en) Charged particle beam apparatus
US7873202B2 (en) Method and apparatus for reviewing defects of semiconductor device
US8355559B2 (en) Method and apparatus for reviewing defects
US20010042705A1 (en) Method for classifying defects and device for the same
JP5118872B2 (en) Defect observation method and apparatus for semiconductor device
JP4533306B2 (en) Semiconductor wafer inspection method and defect review apparatus
JP4857095B2 (en) Defect review method and apparatus
US7932493B2 (en) Method and system for observing a specimen using a scanning electron microscope
JP5783953B2 (en) Pattern evaluation apparatus and pattern evaluation method
JP2008041940A (en) Sem method reviewing device, and method for reviewing and inspecting defect using sem method reviewing device
JP2004077164A (en) Defect inspection method
JP2016058465A (en) Defect quantification method, defect quantification device, and defect evaluation value display device
JP2010520622A (en) Method for accurately identifying the edge of an inspection area for an array area formed on a wafer, and a method for binning detected defects in an array area formed on a wafer
US8759762B2 (en) Method and apparatus for identifying plug-to-plug short from a charged particle microscopic image
JP2009053197A (en) Pattern inspection method and apparatus
WO2013008531A1 (en) Scanning electron microscope, defect inspection system, and defect inspection device
JP2004260193A (en) Method and apparatus for testing circuit pattern

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070419

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070426

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070510

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4857095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350