JP4856014B2 - 回路モジュールとその製造方法 - Google Patents
回路モジュールとその製造方法 Download PDFInfo
- Publication number
- JP4856014B2 JP4856014B2 JP2007170190A JP2007170190A JP4856014B2 JP 4856014 B2 JP4856014 B2 JP 4856014B2 JP 2007170190 A JP2007170190 A JP 2007170190A JP 2007170190 A JP2007170190 A JP 2007170190A JP 4856014 B2 JP4856014 B2 JP 4856014B2
- Authority
- JP
- Japan
- Prior art keywords
- lid
- carrier substrate
- ceramic
- solder
- ceramic carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/0056—Casings specially adapted for microwave applications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/16315—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
- Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
また、高周波回路モジュールは、高周波電子部品から外部への電磁波の漏洩、ならびに、外部から高周波電子部品への電磁波の干渉を遮断するため、キャップに、金属もしくは導電性表面を有する誘電体が用いられている。それと、高周波回路モジュールは、各回路部間の電磁波の干渉を遮断する必要があるものでは、キャビティが隔壁により小部屋に分割され、これらの分割された各キャビティに各回路部が収納された構造となっている。
例えば、ハーメチックシールされたピン端子を備えた金属の平板上の容器本体と、間仕切りにより形成された複数のキャビティを設けた金属製のキャップ(この後、リッドと記す)とで、高周波回路部を気密封止した高周波回路モジュールがある(例えば、特許文献1参照)。
例えば、誘電体基板の平板上の容器本体に、電子部品を搭載するための配線パターンが設けられたセラミック基板を用いた気密封止型半導体装置がある(例えば、特許文献2参照)。
そして、平板上の容器本体がセラミック基板等の誘電体基板であると、リッドの接合に、金属の容器本体で用いられた溶接を使用することができないため、平板上の容器本体へのリッドの接合には、はんだ付けや接着が用いられている。
また、接着によるセラミック基板の平板上の容器本体とリッドとの接合には、導電性樹脂が用いられる。この場合でも、導電性樹脂の塗布に起因して導電性樹脂中に生じたボイドが、平板上の容器本体とリッドとの接合時に破裂して、導電性樹脂粒子が、電子部品を収納するキャビティ内空間に飛散し、封止された電子部品の動作や特性に影響を与えるとの問題が考えられる。
図1は、本発明の実施の形態1に係わる回路モジュールの断面模式図である。
図1に示すように、本実施の形態の回路モジュール100は、セラミック基板からなる平板状の誘電体容器本体(この後、セラミックキャリア基板と記す)1と、このセラミックキャリア基板1の表面に設けられたセラミック基板パッド2と、セラミックキャリア基板1の回路部に実装される電子部品3と、この電子部品3を収納する複数個の凹部であるキャビティ4を有し、且つ独特の形状のリッド(この後、段差付リッドと記す)5と、この段差付リッド5の底面をセラミック基板パッド2に接合するはんだ6とを備えている。
図2は、本実施の形態の回路モジュール100に用いられる段差付リッド5のキャビティ4が形成された側の平面(a)とこの平面のM−M断面(b)との模式図である。
図2に示すように、段差付リッド5は底面に段差が設けられ、この段差により段差付リッド5の底面のキャビティ4空間側の縁部が突部7となっており、段差付リッド5の底面の突部7以外の部分がへこみ部となっている。そして、突部7は、キャビティ4を囲っている。
また、本実施の形態の回路モジュール100では、段差付リッド5の底面の突部7がセラミックキャリア基板1と接触するとともに、段差付リッド5の底面のへこみ部がセラミック基板パッド2にはんだ6で接合されている。また、突部7とセラミック基板パッド2との間には所定の間隔が設けられており、突部7のキャビティ4空間側と対向する側の全てがはんだ6で接合されるのではなく、隙間8が設けられている。
セラミックキャリア基板1が、線膨張係数が5.5ppm/℃前後のLTCC基板の場合に、線膨張係数が4.7ppm/℃前後とセラミックキャリア基板1の線膨張係数に近いコバール材を段差付リッド5に用いることは、段差付リッド5のはんだ接合時の熱ストレスを低減させるので、回路モジュール100の信頼性の面から好ましい。
図2に示す金属性の段差付リッド5は、エッチング、MIM(Metal Injection Mold)、鋳造等にて製造される。また、図3に断面模式図を示すプレスにて製造した金属性の段差付リッド5も用いることができる。
また、段差付リッド5にニッケル下地の金めっき処理がされていると、回路モジュールの製造において、段差付リッド5の仮固定が容易となる。
コバール製の段差付リッド5は、ニッケルめっきのみのものでも良い。ニッケルめっきのみの段差付リッド5は、水素還元炉や酸素濃度が極めて低い(例えば、10ppm程度以下)特殊な炉で処理して、はんだの濡れを阻害する酸化物層がニッケルめっき表面に形成するのを防止することにより、用いることができる。
はんだ6には、例えば、Sn−3Ag−0.5Cuはんだが用いられる。セラミック基板パッド2には、導電性であるとともに、はんだプリコート層を形成できる材料が用いられる。
図4は、本実施の形態の回路モジュール100の製造工程を示す模式図である。
まず、図4(a)に示すように、準備工程として、はんだをプリコート可能なセラミック基板パッド2を設けたセラミックキャリア基板1を準備する。準備するセラミックキャリア基板1としては、例えば、縦が18mm、横が17mm、厚さが0.7mmの寸法のものが挙げられる。
次に、図4(b)に示すように、はんだペースト塗布工程として、はんだペーストを厚さが150μm前後の印刷ステンシルを用いて供給し、セラミック基板パッド2上に、はんだペースト層9を形成する。
この時、はんだペースト中に含まれていた大部分のフラックスは、リフロー工程中のはんだが溶融した段階で、はんだとの比重差によってプリコートはんだ層10の表面または周囲に排斥され移動する。
しかし、フラックスのごく一部は、フラックスに含まれている溶剤の揮発に伴う発泡や振動、リフロー炉の搬送機構による振動、溶融状態のはんだの対流等により、はんだ層の中に取り残され、図4(c)に示すように、プリコートはんだ層10中にボイド11となって留まる。
プリコートはんだ工程が完了した時点では、プリコートはんだ層10を覆う不要になったフラックスが存在するが、セラミックキャリア基板1を有機溶剤等で洗浄することにより、溶解除去され、図4(c)に示すように、フラックスはプリコートはんだ層10の表面には残っていない。
通常、電子部品3は、樹脂製の接着剤(図示せず)などでダイボンドし、この接着剤が硬化した後、金ワイヤ等で電極間を接続することにより実装される。
そして、位置合わせ装置や治具を用いて、セラミックキャリア基板1のプリコートはんだ層10と段差付リッド5の接合部とを位置合わせする。
そして、図4(e)に示すようにして、バネやクリップ等の加圧固定治具(図示せず)を用い、段差付リッド5をプリコートはんだ層10に仮固定する。
そして低酸素濃度のリフロー炉内でプリコートはんだ層10を再溶融(リフロー)させ、加圧固定治具によって溶融したはんだの中に、段差付リッド5の接合部を押し込み、段差付リッド5とセラミックキャリア基板1とをはんだ接合する。その後、冷却することによりはんだ6を固化させて、図4(f)に示す回路モジュール100を得る。
また、段差付リッド5とセラミックキャリア基板1とのはんだ接合に、低酸素濃度のリフロー炉に替えて、加熱・加圧機構と窒素雰囲気を維持できるチャンバーを有する専用のリッド搭載装置も用いることができる。
本実施の形態の回路モジュール100の製造方法では、電子部品の実装工程がプリコートはんだ形成工程の後に設けられているが、段差付リッド5のセラミックキャリア基板1への仮固定工程前であれば、どの時点で行われても良い。
図5は、底面に段差を設けていないリッド55を用いた従来の回路モジュール500の一例を示す断面模式図である。
図5に示すように、リッド55の底面が、セラミックキャリア基板1のセラミック基板パッド2の直上にあり、リッド55の底面は平坦で突部がなく、且つ底面の幅がセラミック基板パッド2の幅より狭く、キャビティ54の空間側の壁部の面(この後、内側面と記す)、および、壁部の内側面と対向する面(この後、外側面と記す)とに、はんだフィレット50が形成されていること以外、本実施の形態の回路モジュール100と同様である。
そして、飛散物がはんだの場合にはショート、飛散物がフラックスの場合には腐蝕等が発生して、回路モジュールの信頼性が損なわれる。
本実施の形態の回路モジュール100は、段差付リッド5の底面の突部7により、キャビティ内部にはんだ6を露出させない構造であるので、例え、プリコートはんだ層中に取り込まれていたボイドが破裂しても、溶融した液体のはんだ微粒子や残留フラックス成分がキャビティ4内に飛散するのが防止され、飛散物に起因するショートや腐蝕等のない、信頼性の高いものである。
それと、本実施の形態の回路モジュールの製造方法では、製造時、キャビティ4内に液体のはんだ微粒子や残留フラックス成分が飛散しない高信頼性の回路モジュールを得ることができる。
また、段差付リッド5は、その底面に突部7が設けられているので、バネやクリップ等の加圧固定治具の加圧力が高い場合であっても、段差付リッド5が必要以上に沈み込まないという効果もある。
評価サンプルとしての本実施の形態の回路モジュール100と、比較サンプルとしての従来の回路モジュール500とを、各々20個調製した。
第1の評価試験として、キャビティ内に付着していないはんだやフラックス片等、移動可能な異物を検出するためのピンド試験(PIND試験:Particle Impact Noise Detection Test「微粒子衝撃振動ノイズ検出試験」)を、MIL規格(MIL-STD883,method 2020)に準拠して、実施した。
第2の評価試験として、ピンド試験終了後の評価サンプルと比較サンプルとの全てについて、キャビティ内の異物の目視観察を行なった。
目視観察の方法は、まず、リッドの天井部分を薄膜状態になるまで研削・研磨して、リッドの天井部分の厚さが50μm以下まで薄くした後、鋭利な刃物によりリッドの天井部分を切開・開封した。次に、高倍率の光学顕微鏡を用い、セラミックキャリア基板1の配線上や金ワイヤ部分への異物付着の有無を確認した。評価サンプルに対しては、異物付着に加えて、キャビティの壁部の内側面に形成されるはんだフィレットの有無も確認した。
評価サンプルと比較サンプルとの評価結果を表1にまとめて示した。
表1から明らかなように、比較サンプルには20個のサンプルの内、ピンド不良品が4個と異物付着品が2個認められたが、評価サンプルには、20個のサンプルの全てに、ピンド不良、異物付着、フィレット形成が認められなかった。
すなわち、本実施の形態の回路モジュール100は、段差付リッド5のキャビティ4内への飛散物がない、信頼性に優れた回路モジュールであることが確認された。
本実施の形態の回路モジュール100の説明に用いた段差付リッド5では2個のキャビティを有するが、これに限定されるものではなく、1個であっても、寸法的に形成できるならば2個より多い複数であっても良い。
図6は、本実施の形態の回路モジュールに用いられる段差付リッドのキャビティが形成された側の平面(a)とこの平面のN−N断面(b)との模式図である。
本実施の形態の回路モジュールは、図6に示す、底面の突部27のセラミックキャリア基板1と接する面29以外が金めっきされている段差付リッド25を用いた以外、実施の形態1の回路モジュールと同様である。
突部27のセラミックキャリア基板1と接する面29以外が金めっきされている段差付リッド25は、実施の形態1におけるニッケル下地の金めっきがされた段差付リッド5から、セラミックキャリア基板1と接する面29の金めっきを除去することにより、実現できる。金めっきの除去方法には、例えば、レーザ除去方法や機械的な切削除去方法が挙げられる。
濡れ広がったはんだは、ボイドが無いので異物飛散の原因とはならないが、本実施の形態の回路モジュールは、キャビティ24内部に濡れ広がったはんだ自身によって起こる可能性のある不具合も防止できる。
本実施の形態の回路モジュールの製造方法は、金めっき処理された段差付リッド5とセラミックキャリア基板1に形成したプリコートはんだ層10との仮固定工程の直前に、プリコートはんだ層10へ段差付リッド5を位置合わせした後に、段差付リッド5をプリコートはんだ層10に仮接合する工程を追加して設けたこと以外、実施の形態1の回路モジュールの製造方法と同様である。
例えば、はんだにSn−3Ag−0.5Cuはんだを用いた場合、このはんだの融点の220℃よりもやや低い温度領域(210℃〜220℃未満の温度)の環境で、プリコートはんだ層10と位置合わせされた段差付リッド5に、500g〜2kg程度の荷重を数秒〜数十秒与えてプリコートはんだ層10に接触させる。すると、プリコートはんだ層10に局所的な軟化状態が形成され、図7に示すように、段差付リッド5がプリコートはんだ層10に仮接合される。
本実施の形態では、仮接合の温度を220℃よりもやや低い温度領域としたが、用いられるはんだの融点に応じて、その融点よりやや低い温度領域(融点から10℃低い温度から融点未満の温度)が適宜用いられる。
実施の形態1の回路モジュールの製造方法では、電子部品の実装工程が仮固定工程の前にが設けられているが、本実施の形態の回路モジュールの製造方法では仮接合する工程前であれば、どの時点で行われても良い。
図8は、本発明の実施の形態4に係わる回路モジュールの断面模式図である。
図8に示すように、本実施の形態の回路モジュール300は、セラミックキャリア基板1に段差付リッド5を接合するのに、導電性樹脂36を用いた以外、実施の形態1の回路モジュールと同様である。
本実施の形態の回路モジュール300に用いられる導電性樹脂36としては、銀粒子を含んだエポキシ系樹脂が挙げられる。
また、段差付リッド5は、ニッケルめっきのみのものが、導電性樹脂36との接着性の観点から好ましい。
まず、実施の形態1の回路モジュールに用いたのと同様のセラミックキャリア基板1を準備する。
次に、導電性樹脂塗布工程として、未硬化状態の液体の導電性樹脂を、ディスペンサ装置を用いて供給し、セラミック基板パッド2上に、導電性樹脂層を形成する。そして、予備加熱を行い、導電性樹脂を半硬化状態にして、固形のプリコート導電性樹脂層を形成する。この半硬化状態のプリコート導電性樹脂層は、樹脂が完全硬化に至る前段階で硬化反応を停止させたものであり、再加熱により再度液状になる。
次に、実施の形態1と同様にして、セラミックキャリア基板1の所定の位置に電子部品(部品や半導体素子)3を実装する。
次に、加熱機構付きのマウンター(図示せず)のステージに、プリコート導電性樹脂層が形成されたセラミックキャリア基板1を固定する。そして、加熱機構付きのマウンターのヘッドで、段差付リッド5をピックアップする。さらに、加熱機構付きのマウンターの位置決め機能を用いて、段差付リッド5の接合部とセラミックキャリア基板1のプリコート導電性樹脂層とを位置合わせする。
プリコート導電性樹脂層が溶融した時点で、ヘッドを降下させ、段差付リッド5の接合部を溶融した導電性樹脂層中に押し込む。
導電性樹脂36が完全硬化するまで段差付リッド5を保持し、導電性樹脂36を硬化させて、段差付リッド5をセラミックキャリア基板1に接着接合した後、加熱機構付きマウンターのヘッドとステージとの双方を冷却する。冷却後、加熱機構付きマウンターから取り出して、回路モジュール300が完成する。
本実施の形態の回路モジュール300の製造方法では、電子部品の実装工程がプリコート導電性樹脂層形成後に設けられているが、加熱機構付きのマウンターのステージに、プリコート導電性樹脂層を形成したセラミックキャリア基板1を固定する前であれば、どの時点で行われても良い。
しかし、本実施の形態の回路モジュールおよびその製造方法では、底面のキャビティ4空間側の縁部に突部7が設けられ、且つ突部7がキャビティ4を囲っている段差付リッド5が用いられているので、キャビティ4内への樹脂の飛散が防止できる。
また、本実施の形態の回路モジュールおよびその製造方法では、段差付リッド5が用いられており、加熱機構付きマウンターの加圧力を特に配慮する必要がなく、例え、段差付リッド5が強く押しつけられても、突部7がセラミックキャリア基板1に接することにより、スペーサの機能を果たすので、段差付リッド5の接着面が必要以上に沈み込み導電性樹脂を外部に排出することを防止するとの効果も得られる。
本実施の形態の回路モジュールの製造方法は、段差付リッド5の接合部をセラミックキャリア基板1のプリコート導電性樹脂層に接触させた後の工程が、加熱機構付きマウンターのヘッドのみの加熱により、段差付リッド5のみを加熱し、段差付リッド5側からプリコート導電性樹脂層に入熱させ、プリコート導電性樹脂層の段差付リッド5と接触する局所を軟化状態とした後、導電性樹脂層を再度冷却して、段差付リッド5をセラミックキャリア基板1に仮接着する仮接着工程と、仮接着された段差付リッド5をバネやクリップ等の加圧固定治具によって仮固定したものを、加熱乾燥炉中で高温に保持して導電性樹脂を完全硬化させた後、室温まで冷却して加熱乾燥炉から取り出す本接着工程とを用いる以外、実施の形態4の回路モジュールの製造方法と同様である。
本実施の形態において、仮接着に要する時間は導電性樹脂の種類や加熱機構付きマウンターの設定温度によって変わるが、通常は1秒〜数秒である。
4 キャビティ、5 段差付リッド、6 はんだ、7 突部、8 隙間、
9 はんだペースト層、10 プリコートはんだ層、11 ボイド、24 キャビティ、
25 段差付リッド、27 突部、29 突部のセラミックキャリア基板と接する面、
36 導電性樹脂、50 はんだフィレット、54 キャビティ、55 リッド、
100,300,500 回路モジュール。
Claims (6)
- 電子部品を搭載するためのセラミックキャリア基板と、上記セラミックキャリア基板の表面に設けられたセラミック基板パッドと、キャビティを有し、且つ底面がはんだで上記セラミック基板パッドに接合されたリッドとを備えた回路モジュールであって、
上記リッドが、上記キャビティに隣接した突部と該突部を挟んで上記キャビティに隣接したへこみ部とからなる段差を設けた段差付リッドであり、上記突部が上記セラミック基板パッドと所定の間隔をあけて上記セラミックキャリア基板と接触しており、上記へこみ部が上記セラミック基板パッドとはんだで接合されるとともに上記突部の上記キャビティ空間側と対向する側に上記はんだの隙間が設けられていることを特徴とする回路モジュール。 - 電子部品を搭載するためのセラミックキャリア基板と、上記セラミックキャリア基板の表面に設けられたセラミック基板パッドと、キャビティを有し、且つ底面が導電性樹脂で上記セラミック基板パッドに接合されたリッドとを備えた回路モジュールであって、
上記リッドが、上記キャビティに隣接した突部と該突部を挟んで上記キャビティに隣接したへこみ部とからなる段差を設けた段差付リッドであり、上記突部が上記セラミック基板パッドと所定の間隔をあけて上記セラミックキャリア基板と接触しており、上記へこみ部が上記セラミック基板パッドと導電性樹脂で接合されるとともに上記突部の上記キャビティ空間側と対向する側に上記導電性樹脂の隙間が設けられていることを特徴とする回路モジュール。 - 請求項1記載の回路モジュールの製造方法であって、
上記セラミック基板パッドを設けた、上記電子部品を搭載するための上記セラミックキャリア基板を調製する工程と、上記セラミック基板パッド上に、はんだペースト層を形成する工程と、上記セラミック基板パッド上に上記はんだペースト層が形成された上記セラミックキャリア基板を加熱し、上記はんだペースト層を溶融後、冷却固化してプリコートはんだ層を形成する工程と、上記段差付リッドを上記セラミックキャリア基板の上記プリコートはんだ層に仮固定するとともに加圧固定治具から外力を加えることにより上記突部を上記セラミックキャリア基板の表面と接触させる工程と、上記段差付リッドを上記プリコートはんだ層に仮固定した上記セラミックキャリア基板をリフロー炉に投入して、上記段差付リッドと上記セラミックキャリア基板とをはんだ接合する工程との各工程を備え、上記各工程を順に行うことを特徴とする回路モジュールの製造方法。 - 段差付リッドをプリコートはんだ層に接触させたセラミックキャリア基板を、はんだの融点よりも低く、且つ加重ではんだが軟化する温度に加熱し、上記プリコートはんだ層に上記段差付リッドを仮接合する工程を、上記段差付リッドを上記セラミックキャリア基板の上記プリコートはんだ層に仮固定する工程の直前に追加して設けたことを特徴とする請求項3に記載の回路モジュールの製造方法。
- 請求項2記載の回路モジュールの製造方法であって、
上記セラミック基板パッドを設けた、上記電子部品を搭載するための上記セラミックキャリア基板を調製する工程と、上記セラミック基板パッド上に、未硬化状態の上記導電性樹脂層を形成する工程と、上記導電性樹脂層が形成された上記セラミックキャリア基板を加熱し、上記導電性樹脂を半硬化状態にして、固形のプリコート導電性樹脂層を形成する工程と、上記段差付リッドと上記プリコート導電性樹脂層が設けられた上記セラミックキャリア基板とを加熱機構付きのマウンターに取り付け、上記加熱機構付きのマウンターで、上記段差付リッドを上記プリコート導電性樹脂層に接触させ、上記段差付リッドと上記プリコート導電性樹脂層が形成された上記セラミックキャリア基板とを加熱し、上記突部を上記セラミックキャリア基板に接触させた後に上記プリコート導電性樹脂層を加熱硬化させ、上記段差付リッドを上記セラミックキャリア基板に接着接合する工程との各工程を備え、上記各工程を順に行うことを特徴とする回路モジュールの製造方法。 - 上記段差付リッドと上記プリコート導電性樹脂層が設けられた上記セラミックキャリア基板とを上記加熱機構付きのマウンターに取り付け、上記加熱機構付きのマウンターで、上記段差付リッドを上記プリコート導電性樹脂層に接触させるとともに上記突部を上記セラミックキャリア基板に接触させた後の工程が、上記加熱機構付きマウンターにより、上記段差付リッドのみを加熱し、上記段差付リッドを上記セラミックキャリア基板に仮接着する工程と、上記セラミックキャリア基板に仮接着された上記段差付リッドを、上記セラミックキャリア基板に仮固定して、上記段差付リッドが仮固定された上記セラミックキャリア基板を加熱乾燥炉中で高温に保持し、上記プリコート導電性樹脂層を硬化させて、上記段差付リッドを上記セラミックキャリア基板に本接着する工程とであることを特徴とする請求項5に記載の回路モジュールの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007170190A JP4856014B2 (ja) | 2007-06-28 | 2007-06-28 | 回路モジュールとその製造方法 |
US12/007,972 US7738263B2 (en) | 2007-06-28 | 2008-01-17 | Circuit module and process for producing the same |
US12/591,240 US8240037B2 (en) | 2007-06-28 | 2009-11-13 | Process for producing a circuit module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007170190A JP4856014B2 (ja) | 2007-06-28 | 2007-06-28 | 回路モジュールとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009010170A JP2009010170A (ja) | 2009-01-15 |
JP4856014B2 true JP4856014B2 (ja) | 2012-01-18 |
Family
ID=40328576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007170190A Active JP4856014B2 (ja) | 2007-06-28 | 2007-06-28 | 回路モジュールとその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7738263B2 (ja) |
JP (1) | JP4856014B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109132A (ja) * | 2008-10-30 | 2010-05-13 | Yamaha Corp | 熱電モジュールを備えたパッケージおよびその製造方法 |
JP5368377B2 (ja) * | 2010-06-02 | 2013-12-18 | 三菱電機株式会社 | 電子部品パッケージおよびその製造方法 |
JP5568416B2 (ja) * | 2010-08-31 | 2014-08-06 | 京セラクリスタルデバイス株式会社 | 電子デバイスの製造方法 |
US8822844B1 (en) * | 2010-09-27 | 2014-09-02 | Rockwell Collins, Inc. | Shielding and potting for electrical circuits |
JP5751258B2 (ja) * | 2011-01-07 | 2015-07-22 | 富士電機株式会社 | 半導体装置の製造方法 |
US8637981B2 (en) * | 2011-03-30 | 2014-01-28 | International Rectifier Corporation | Dual compartment semiconductor package with temperature sensor |
US9105500B2 (en) | 2012-07-13 | 2015-08-11 | International Business Machines Corporation | Non-hermetic sealed multi-chip module package |
KR20160062099A (ko) * | 2013-09-27 | 2016-06-01 | 노키아 테크놀로지스 오와이 | 전송 라인 구조물 및 전송 라인 구조물을 전도체에 부착하는 방법 |
JP6314731B2 (ja) * | 2014-08-01 | 2018-04-25 | 株式会社ソシオネクスト | 半導体装置及び半導体装置の製造方法 |
JP6499886B2 (ja) * | 2015-03-11 | 2019-04-10 | 田中貴金属工業株式会社 | 電子部品封止用キャップ |
JP6559236B2 (ja) * | 2015-06-10 | 2019-08-14 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP6810335B2 (ja) * | 2016-06-24 | 2021-01-06 | 富士通株式会社 | 電子部品モジュール、電子部品モジュールの製造方法、端末及び信号処理システム |
JP2019096797A (ja) * | 2017-11-27 | 2019-06-20 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
WO2022061682A1 (zh) * | 2020-09-25 | 2022-03-31 | 华为技术有限公司 | 一种封装结构及封装方法、电子装置及其制造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62149155A (ja) * | 1985-09-02 | 1987-07-03 | Hitachi Ltd | 封止電子装置 |
US4868639A (en) * | 1986-08-11 | 1989-09-19 | Fujitsu Limited | Semiconductor device having waveguide-coaxial line transformation structure |
JP3114403B2 (ja) * | 1992-12-22 | 2000-12-04 | 富士電機株式会社 | 半導体圧力センサ |
JP3227031B2 (ja) | 1993-06-14 | 2001-11-12 | 富士通株式会社 | 電子メール処理システム |
US5715144A (en) * | 1994-12-30 | 1998-02-03 | International Business Machines Corporation | Multi-layer, multi-chip pyramid and circuit board structure |
US5640746A (en) * | 1995-08-15 | 1997-06-24 | Motorola, Inc. | Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell |
JP3652102B2 (ja) * | 1998-02-27 | 2005-05-25 | 京セラ株式会社 | 電子回路モジュール |
JP2001068576A (ja) | 1999-08-30 | 2001-03-16 | Sharp Corp | 気密封止型半導体装置 |
US6504723B1 (en) * | 2001-11-15 | 2003-01-07 | Intel Corporation | Electronic assembly having solder thermal interface between a die substrate and a heat spreader |
US6953985B2 (en) * | 2002-06-12 | 2005-10-11 | Freescale Semiconductor, Inc. | Wafer level MEMS packaging |
JP2004031787A (ja) * | 2002-06-27 | 2004-01-29 | Toyo Commun Equip Co Ltd | 表面実装型電子デバイス |
JP2004064013A (ja) * | 2002-07-31 | 2004-02-26 | Kinseki Ltd | 電子部品用パッケ−ジのキャップ封止方法 |
US6747350B1 (en) * | 2003-06-06 | 2004-06-08 | Silicon Integrated Systems Corp. | Flip chip package structure |
US6953891B2 (en) * | 2003-09-16 | 2005-10-11 | Micron Technology, Inc. | Moisture-resistant electronic device package and methods of assembly |
JP2005223641A (ja) * | 2004-02-05 | 2005-08-18 | Toyo Commun Equip Co Ltd | 表面実装型sawデバイス |
US7576427B2 (en) * | 2004-05-28 | 2009-08-18 | Stellar Micro Devices | Cold weld hermetic MEMS package and method of manufacture |
US7248133B2 (en) * | 2004-06-28 | 2007-07-24 | Kyocera Corporation | Method for manufacturing surface acoustic wave device |
-
2007
- 2007-06-28 JP JP2007170190A patent/JP4856014B2/ja active Active
-
2008
- 2008-01-17 US US12/007,972 patent/US7738263B2/en active Active
-
2009
- 2009-11-13 US US12/591,240 patent/US8240037B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8240037B2 (en) | 2012-08-14 |
US20080174983A1 (en) | 2008-07-24 |
JP2009010170A (ja) | 2009-01-15 |
US7738263B2 (en) | 2010-06-15 |
US20100126008A1 (en) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4856014B2 (ja) | 回路モジュールとその製造方法 | |
JP4858541B2 (ja) | 中継基板および電子回路実装構造体 | |
KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TW591765B (en) | Method of making electronic element-mounted substrate | |
US5909633A (en) | Method of manufacturing an electronic component | |
US6929975B2 (en) | Method for the production of an electronic component | |
JP4467506B2 (ja) | パッケージおよびそれを用いた電子装置 | |
US5877079A (en) | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void | |
JP2003282819A (ja) | 半導体装置の製造方法 | |
US11903120B2 (en) | Radio frequency module | |
JPH11214441A (ja) | バンプ付電子部品の実装方法 | |
US7032807B2 (en) | Solder contact reworking using a flux plate and squeegee | |
JP2010118534A (ja) | 半導体装置およびその製造方法 | |
KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
JP2006332599A (ja) | 電子装置 | |
JP4093156B2 (ja) | 半導体装置製造用治具、半導体装置製造方法および半導体装置 | |
JPH05235099A (ja) | 半導体実装回路装置 | |
JP5193522B2 (ja) | 半導体素子収納用セラミックパッケージとその製造方法 | |
JPS5925378B2 (ja) | 電子部品の実装方法 | |
JP4285140B2 (ja) | 半導体装置の製造方法 | |
JP2005072098A (ja) | 半導体装置 | |
JPH0572751B2 (ja) | ||
JP2006310415A (ja) | モジュール | |
JP2005294311A (ja) | 半導体パッケージ実装構造、半導体パッケージ実装方法、半導体パッケージ、その製造方法および基板 | |
JPH1167957A (ja) | 電子部品および電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4856014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |