JP4855757B2 - Carbon nanotube pad and electronic device - Google Patents

Carbon nanotube pad and electronic device Download PDF

Info

Publication number
JP4855757B2
JP4855757B2 JP2005303944A JP2005303944A JP4855757B2 JP 4855757 B2 JP4855757 B2 JP 4855757B2 JP 2005303944 A JP2005303944 A JP 2005303944A JP 2005303944 A JP2005303944 A JP 2005303944A JP 4855757 B2 JP4855757 B2 JP 4855757B2
Authority
JP
Japan
Prior art keywords
carbon nanotube
pad
layer
probe
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005303944A
Other languages
Japanese (ja)
Other versions
JP2007115798A5 (en
JP2007115798A (en
Inventor
孝浩 木村
友二 中村
祐二 粟野
瑞久 二瓶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005303944A priority Critical patent/JP4855757B2/en
Publication of JP2007115798A publication Critical patent/JP2007115798A/en
Publication of JP2007115798A5 publication Critical patent/JP2007115798A5/ja
Application granted granted Critical
Publication of JP4855757B2 publication Critical patent/JP4855757B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明はカーボンナノチューブパッド及び電子デバイスに関するものであり、特に、半導体集積回路装置等の電子デバイスの試験工程におけるプローブの押圧力を低減するための構成に特徴のあるカーボンナノチューブパッド及び電子デバイスに関するものである。   The present invention relates to a carbon nanotube pad and an electronic device, and more particularly to a carbon nanotube pad and an electronic device characterized by a configuration for reducing the pressing force of a probe in a test process of an electronic device such as a semiconductor integrated circuit device. It is.

半導体集積回路をはじめとする電子デバイス上には、電子回路に信号あるいは駆動電流を供給するためのパッド（電極）が設けられており、このパッドは、ワイヤーボンディング、バンプなどを通してパッケージ外部の電極端子と電子回路を電気的に結ぶ中間点となっている。   On electronic devices such as semiconductor integrated circuits, pads (electrodes) for supplying signals or driving currents to the electronic circuits are provided, and these pads are electrode terminals outside the package through wire bonding, bumps, etc. It is an intermediate point that electrically connects the electronic circuit.

例えば、半導体集積回路装置においては、半導体基板中にＭＯＳＦＥＴ等のデバイスを多数形成したのち、層間絶縁膜を介した局所配線等により各デバイスを電気的に結合して電子回路を構成し、この電子回路の各ノードに信号や駆動電流を供給するために多層配線構造を介して最上層に設けたパッドに外部電気信号や外部電源等を接続している。   For example, in a semiconductor integrated circuit device, after a large number of devices such as MOSFETs are formed in a semiconductor substrate, each device is electrically coupled by local wiring via an interlayer insulating film to constitute an electronic circuit. In order to supply signals and drive current to each node of the circuit, an external electric signal, an external power source, or the like is connected to a pad provided on the uppermost layer through a multilayer wiring structure.

このパッド上にワイヤーボンディング、バンプなどを形成する前工程として、デバイスが正常動作するかどうかをチェックする試験工程があるが、この時、プローブを一時的にパッドに接触させ、電子回路に試験用の信号・駆動電流を供給する。   As a pre-process for forming wire bonding, bumps, etc. on this pad, there is a test process to check whether the device operates normally. At this time, the probe is temporarily brought into contact with the pad and used for testing in the electronic circuit. The signal / drive current is supplied.

電子回路の試験を行なうためには、プローブの一時的な接触で十分に低抵抗な電気的接触を得る必要があるが、表面に電気抵抗の高い自然酸化膜の存在するＡｌ等の金属を使ったパッドに対して十分な電気接触を得るため、先端の尖ったプローブを用いてこれに荷重を印加し、パッドへの接触時に自然酸化膜を機械的に除去あるいは突き破ることが一般におこなわれている。   In order to test an electronic circuit, it is necessary to obtain a sufficiently low electrical contact by a temporary contact with a probe, but a metal such as Al having a natural oxide film with a high electrical resistance on the surface is used. In order to obtain sufficient electrical contact with the pad, it is common practice to apply a load to the probe using a pointed probe and mechanically remove or break through the natural oxide film when contacting the pad. .

この時、プローブとパッド間に十分な電気接触を得るにはプローブに印加する荷重を大きくするほうが有利だが、先端の尖ったプローブによって大きな荷重を加えた場合には電子デバイスにダメージを与える虞があるため、低押圧力化の試みが各種行なわれている（例えば、特許文献１或いは特許文献２参照）。
特開２００２−０８２１３０号公報 特開２００５−２４９６９３号公報 At this time, it is advantageous to increase the load applied to the probe in order to obtain sufficient electrical contact between the probe and the pad. However, if a large load is applied by a probe with a sharp tip, the electronic device may be damaged. For this reason, various attempts have been made to reduce the pressing force (see, for example, Patent Document 1 or Patent Document 2).
JP 2002-082130 A JP 2005-249693 A

近年、半導体デバイスの高速動作のため配線層を形成するための層間絶縁膜として有機系のＳＩＬＫや無機系のＳｉＯＣ等の低誘電率材料（ｌｏｗ−ｋ材料）が使われるようになっている。   In recent years, low dielectric constant materials (low-k materials) such as organic SILK and inorganic SiOC have been used as interlayer insulating films for forming wiring layers for high-speed operation of semiconductor devices.

しかし、ｌｏｗ−ｋ材料は従来使われていたＳｉＯ2 に較べて機械的強度が小さいため、プローブの低押圧力化を図っても必ずしも充分ではなく、機械強度の弱いｌｏｗ−ｋ材料を用いた配線層にクラックなどのダメージが生じる可能性が大きくなるという問題がある。 However, since the mechanical strength of the low-k material is smaller than that of the conventionally used SiO 2 , it is not always sufficient to reduce the pressing force of the probe, and a low-k material having a low mechanical strength is used. There is a problem that the possibility of damage such as cracks in the wiring layer increases.

さらに、上述の特許文献１，２においては、低押圧力化のために特殊な形状・構造のプローブを必要としており、このような特殊な形状・構造のプローブを現状の検査装置にそのまま組み込めるか否かが不明であり、且つ、組み込めたとしても検査装置の装置構成が複雑化する等の問題がある。   Furthermore, in the above-mentioned Patent Documents 1 and 2, a probe having a special shape and structure is required for reducing the pressing force. Is it possible to incorporate such a special probe with a special shape and structure into an existing inspection apparatus as it is? Whether or not it is unclear and there is a problem that even if it is incorporated, the configuration of the inspection apparatus becomes complicated.

したがって、本発明は、通常のプローブを低押圧力で押圧して検査を可能にするためのパッド構造を提供することを目的とする。   Therefore, an object of the present invention is to provide a pad structure for enabling inspection by pressing a normal probe with a low pressing force.

図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、カーボンナノチューブパッドにおいて、配向性を有する複数のカーボンナノチューブ４をボンディング部材或いはバンプ部材と合金化が可能な金属からなる埋込部材で埋め込むとともに、前記カーボンナノチューブ４の先端部を前記埋込部材から突出させることを特徴とする。 FIG. 1 is a diagram illustrating the basic configuration of the present invention. Means for solving the problems in the present invention will be described with reference to FIG.
To solve the above problem, the present invention embeds a plurality of carbon nanotubes 4 having orientation in a carbon nanotube pad with an embedded member made of a metal that can be alloyed with a bonding member or a bump member. The tip of the carbon nanotube 4 is protruded from the embedded member.

このように、配向性を有する複数のカーボンナノチューブ４、即ち、触媒部材３上に成長させたカーボンナノチューブ４をパッドとして用いることにより、方向の揃ったカーボンナノチューブ４の有する弾力によってプローブの押圧力を緩衝することができる。特に、カーボンナノチューブ４の先端部を埋込部材から露出させているので、それによって、最終製品においてバンプを形成したり或いはボンディングをする際の機械的強度を高めることができる。 Thus, by using a plurality of carbon nanotubes 4 having orientation, that is, carbon nanotubes 4 grown on the catalyst member 3 as a pad, the pressing force of the probe is reduced by the elasticity of the carbon nanotubes 4 aligned in the direction. Can be buffered. In particular, since the tip of the carbon nanotube 4 is exposed from the embedded member, it is possible to increase the mechanical strength when forming bumps or bonding in the final product.

また、カーボンナノチューブ４は表面に酸化物などができない安定した物質であるので、低い押圧力による接触でも充分な導通を保つことができ、それによって、層間絶縁膜２にダメージを与えることなく各種のテストを行なうことができる。   In addition, since the carbon nanotube 4 is a stable material that cannot be oxidized on the surface, it can maintain sufficient conduction even with contact with a low pressing force, thereby various kinds of damage can be performed without damaging the interlayer insulating film 2. Test can be done.

さらに、カーボンナノチューブ４にはＣｕの１０００倍程度の高電流密度耐性があり、且つ、ダイアモンド以上の高熱伝導性を有するので、パッド面積縮小による電流密度増加に対応できるとともに、デバイス内部で発生する熱を効率よくパッドから放熱することができる。   Furthermore, since the carbon nanotube 4 has a high current density resistance about 1000 times that of Cu and has a high thermal conductivity higher than that of diamond, the carbon nanotube 4 can cope with an increase in current density due to a reduction in the pad area and heat generated inside the device. Can be efficiently radiated from the pad.

この場合、カーボンナノチューブ４の長さ方向が、パッド面と垂直な方向に配向していることが望ましく、垂直方向に配向したカーボンナノチューブ４の撓みにより、層間絶縁膜２に掛かるプローブの押圧力を緩衝することができる。   In this case, it is desirable that the length direction of the carbon nanotubes 4 is oriented in a direction perpendicular to the pad surface. The bending force of the carbon nanotubes 4 oriented in the vertical direction reduces the probe pressing force applied to the interlayer insulating film 2. Can be buffered.

また、カーボンナノチューブ４はビア導体１上に直接成長させても良く、この場合には、ビア導体１をＣｏやＮｉ等の触媒作用のある金属で構成するか、或いは、ビア導体１の頂部表面に触媒微粒子を散布すれば良く、触媒部材３の形成工程が不要になる。   The carbon nanotubes 4 may be grown directly on the via conductor 1. In this case, the via conductor 1 is made of a catalytic metal such as Co or Ni, or the top surface of the via conductor 1. The catalyst fine particles need only be sprayed on the substrate, and the step of forming the catalyst member 3 is not necessary.

また、金属からなる埋込部材としては、ボンディング部材或いはバンプ部材と合金化が可能なＡｌ，Ａｕ，Ｃｕ等の金属を用いることが望ましく、それによって、ボンディング部材或いはバンプ部材との接触抵抗を低減することができる。 In addition, it is desirable to use a metal such as Al, Au, or Cu that can be alloyed with the bonding member or bump member as the embedded member made of metal, thereby reducing the contact resistance with the bonding member or bump member. can do.

或いは、カーボンナノチューブ４は、パッド面と水平な方向に配向したものでも良く、緩やかに束化したカーボンナノチューブ４の弾性により、プローブの押圧力を緩衝することができる。
なお、カーボンナノチューブ４の短軸方向の導電性は長軸方向の導電性より低いものの、導電性よりも緩衝性をより有効に利用するものである。 Alternatively, the carbon nanotubes 4 may be oriented in a direction parallel to the pad surface, and the pressing force of the probe can be buffered by the elasticity of the carbon nanotubes 4 that are gently bundled.
In addition, although the conductivity of the short axis direction of the carbon nanotube 4 is lower than the conductivity of the long axis direction, the buffer property is utilized more effectively than the conductivity.

また、上述のカーボンナノチューブパッドを半導体集積回路装置等の電子デバイスのパッドとして採用することにより、外部電源や信号に対して接続抵抗を低減することができるとともに、テスト段階でプローブの押圧に起因するダメージが発生することがないので製品歩留りが向上する。   In addition, by adopting the above-mentioned carbon nanotube pad as a pad of an electronic device such as a semiconductor integrated circuit device, connection resistance can be reduced with respect to an external power source and a signal, and it is caused by pressing of a probe at a test stage. Since no damage occurs, product yield is improved.

この場合、カーボンナノチューブ４の先端部が、ボンディング部材或いはバンプ部材と直接接触している状態にすることが望ましく、特に、水平配向したカーボンナノチューブ４を用いる場合には、短軸方向の導電性は低くても、ボンディング部材或いはバンプ部材とは導電性の高い長軸方向でも電気的に接続することになるので、外部電源や信号に対して接続抵抗を低減することができる。   In this case, it is desirable that the tip portion of the carbon nanotube 4 is in direct contact with the bonding member or the bump member. In particular, when the carbon nanotube 4 that is horizontally oriented is used, the conductivity in the minor axis direction is Even if it is low, since it is electrically connected to the bonding member or the bump member even in the long axis direction having high conductivity, the connection resistance can be reduced with respect to the external power source and the signal.

本発明によれば、カーボンナノチューブは表面に酸化物などができない安定した物質なので、非常に弱い力でプローブを当てるだけで十分小さい接触抵抗が得られ、機械強度の弱いｌｏｗ−ｋ材料を用いた配線層にダメージを与えることがない。   According to the present invention, since carbon nanotubes are stable substances that cannot form oxides on the surface, a sufficiently low contact resistance can be obtained simply by applying a probe with a very weak force, and a low-k material having a low mechanical strength is used. Does not damage the wiring layer.

また、カーボンナノチューブは長さ方向には大きな機械的剛性を有するが、それと垂直方向には繊維が撓うように柔らかいので、プローブからの荷重が撓う方向にかかるように配置すると、接触時の荷重を緩和することができる。   In addition, the carbon nanotube has a large mechanical rigidity in the length direction, but is soft so that the fiber bends in the vertical direction, so if it is placed so that the load from the probe is in the direction of bending, The load can be relaxed.

さらに、カーボンナノチューブの有する高電流密度耐性及び高熱伝導性により、パッド面積縮小による電流密度増加に対応できる、半導体集積回路装置等の電子デバイスのさらなる小型化が可能になる。   Furthermore, the high current density tolerance and high thermal conductivity of the carbon nanotubes enable further downsizing of electronic devices such as semiconductor integrated circuit devices that can cope with an increase in current density due to a reduction in pad area.

本発明は、半導体集積回路装置等の電子デバイスのパッドとして、基板に対して垂直方向或いは水平方向に配向した複数のカーボンナノチューブからなるカーボンナノチューブ束を用いたものであり、このパッドの機械的強度を高める場合には、ポリイミドやＳｉＯ2 等の絶縁物、或いは、ボンディング部材或いはバンプ部材と合金化が可能なＡｌ，Ａｕ，Ｃｕ等の金属によりカーボンナノチューブの先端部が露出するように埋め込むものである。 The present invention uses a carbon nanotube bundle composed of a plurality of carbon nanotubes oriented in a vertical direction or a horizontal direction with respect to a substrate as a pad of an electronic device such as a semiconductor integrated circuit device, and the mechanical strength of the pad. In order to increase the thickness of the carbon nanotube, an insulator such as polyimide or SiO 2 , or a metal such as Al, Au, or Cu that can be alloyed with a bonding member or a bump member is embedded so that the tip of the carbon nanotube is exposed. is there.

ここで、図２を参照して、本発明の実施例１の半導体装置のパッドの形成工程を説明するが、半導体基板内の素子構造は本発明の技術内容とは直接関連しないので、最上層の構成のみを説明する。
図２参照
下地層間絶縁膜１１上に最終の配線１２を形成したのち、有機系のｌｏｗ−ｋ材料であるＳＩＬＫからなる最終の層間絶縁膜１３で覆い、次いで、最終の配線１２に達するビアホールを形成したのち、このビアホール内にＴｉＮ膜を介してＷで埋め込むことによってビア１４を形成する。 Here, the pad forming process of the semiconductor device according to the first embodiment of the present invention will be described with reference to FIG. 2. However, since the element structure in the semiconductor substrate is not directly related to the technical contents of the present invention, Only the configuration will be described.
See Figure 2
After the final wiring 12 is formed on the underlying interlayer insulating film 11, it is covered with the final interlayer insulating film 13 made of SILK, which is an organic low-k material, and then a via hole reaching the final wiring 12 is formed. The via 14 is formed by filling the via hole with W through a TiN film.

次いで、例えば、電源配線に接続する複数のビア１４を跨ぐように厚さが、例えば、１μｍのＡｌ層１６を設けるとともにその上に触媒となる厚さが、例えば、１０ｎｍのＮｉ層１７を形成し、次いで、４０μｍ×４０μｍの大きさにエッチングすることによってパッド下地層１５を形成する。   Next, for example, an Al layer 16 having a thickness of, for example, 1 μm is provided so as to straddle a plurality of vias 14 connected to the power supply wiring, and a Ni layer 17 having a thickness of 10 nm, for example, serving as a catalyst is formed thereon. Then, the pad base layer 15 is formed by etching to a size of 40 μm × 40 μm.

次いで、原料ガスとしてアセチレン（Ｃ2 Ｈ2 ）、キャリアガスとしてＨ2 を用いたホットフィラメントＣＶＤ法を用いて、基板温度を例えば６００℃とした状態でＣｏ層１７の触媒作用を利用してカーボンナノチューブ束１８を、例えば、１μｍの長さまで成長させてバンプを構成する。 Then, acetylene as a raw material gas (C 2 H 2), using a hot filament CVD method with H 2 as a carrier gas, by utilizing the catalytic action of the Co layer 17 and the substrate temperature while for example, 600 ° C. Carbon The nanotube bundle 18 is grown to a length of 1 μm, for example, to form a bump.

図３参照
図３は、カーボンナノチューブパッドのプローブとの接触状態の説明図であり、プローブ１９はカーボンナノチューブ束１８に接触した場合、カーボンナノチューブ束１８が撓むのでプローブ１９による押圧力を緩和し、プローブの押圧力による応力が最終の層間絶縁膜１３等に過大に印加されることがないのでダメージが発生することがない。 See Figure 3
FIG. 3 is an explanatory diagram of the contact state of the carbon nanotube pad with the probe. When the probe 19 comes into contact with the carbon nanotube bundle 18, the carbon nanotube bundle 18 bends, so the pressing force by the probe 19 is relaxed, and the probe Since stress due to the pressing force is not excessively applied to the final interlayer insulating film 13 or the like, no damage occurs.

また、カーボンナノチューブは表面に酸化物などができない安定した物質なので、カーボンナノチューブ束１８の頂面にも酸化物が形成されず、従来より小さな押圧力でパッドとの電気的接触を取ることができ、この点でも、プローブの押圧力による応力が最終の層間絶縁膜１３等に過大に印加されることがない。   In addition, since carbon nanotubes are a stable substance that cannot be oxidized on the surface, no oxide is formed on the top surface of the carbon nanotube bundle 18, and electrical contact with the pad can be obtained with a smaller pressing force than before. Even in this respect, the stress due to the pressing force of the probe is not excessively applied to the final interlayer insulating film 13 or the like.

図４参照
図４は、最終的な半導体装置のパッド構造の説明図であり、パッドとなるカーボンナノチューブ束１８にはＳｎＡｇからなるバンプ２０が設けられて電気的な結合がなされるとともに、バンプ２０を構成するＳｎＡｇがカーボンナノチューブ束１８を構成する各カーボンナノチューブの隙間にも入り込んで機械的結合もなされる。 See Figure 4
FIG. 4 is an explanatory diagram of the pad structure of the final semiconductor device. The bumps 20 made of SnAg are provided on the carbon nanotube bundle 18 serving as pads to be electrically coupled, and the bumps 20 are configured. SnAg enters the gaps between the carbon nanotubes constituting the carbon nanotube bundle 18 and is mechanically coupled.

このように、本発明の実施例１においては、パッドをカーボンナノチューブ束１８で形成しているので、従来より小さな押圧力でパッドとの電気的接触を取ることができ、且つ、その押圧力をカーボンナノチューブ束１８の撓みで緩和することができるので、検査工程において半導体デバイスのダメージが発生することがなく、製品歩留りを向上することができる。   As described above, in Example 1 of the present invention, the pad is formed of the carbon nanotube bundles 18, so that electrical contact with the pad can be obtained with a smaller pressing force than before, and the pressing force is reduced. Since the carbon nanotube bundle 18 can be relaxed by bending, the semiconductor device is not damaged in the inspection process, and the product yield can be improved.

次に、図５を参照して本発明の実施例２の半導体装置のパッド構造を説明するが、触媒の形成方法が異なる以外は上記の実施例１と同様であるので、最終構造のみを説明する。 図５参照
図５は、本発明の実施例２の半導体装置のパッド構造の概略的斜視図であり、パッド下地層２１となるＡｌ層１６の表面にＣｏ等からなる触媒微粒子２２を散布し、この触媒微粒子２２を成長核としてカーボンナノチューブ束２３を成長させたものである。 Next, the pad structure of the semiconductor device according to the second embodiment of the present invention will be described with reference to FIG. 5. However, the pad structure is the same as that of the first embodiment except that the catalyst formation method is different, so only the final structure will be described. To do. See Figure 5
FIG. 5 is a schematic perspective view of the pad structure of the semiconductor device according to the second embodiment of the present invention. The catalyst fine particles 22 made of Co or the like are dispersed on the surface of the Al layer 16 serving as the pad underlayer 21. A carbon nanotube bundle 23 is grown using 22 as a growth nucleus.

この場合のカーボンナノチューブ束２３の密度は、触媒微粒子２２の分布密度に依存するので、上記の実施例１のカーボンナノチューブ束１８より密度が疎になり、バンプを形成した場合、バンプを構成するＳｎＡｇがカーボンナノチューブ束２３の内部へより進入しやすくなるので、機械的強度が高まる。   Since the density of the carbon nanotube bundle 23 in this case depends on the distribution density of the catalyst fine particles 22, the density becomes sparser than the carbon nanotube bundle 18 of Example 1 described above, and when the bump is formed, SnAg constituting the bump is formed. Since it becomes easier to enter the inside of the carbon nanotube bundle 23, the mechanical strength is increased.

次に、図６を参照して本発明の実施例３の半導体装置のパッド構造を説明するが、カーボンナノチューブ束１８を機械的に支える埋込層を設けた以外は上記の実施例１と同様であるので、最終構造のみを説明する。
図６参照
図６は、本発明の実施例３の半導体装置のパッド構造の概略的斜視図であり、カーボンナノチューブ束１８を形成したのち、ＣＶＤ法によりＳｉＯ2 膜を堆積させ、次いで、所定の形状にパターニングすることによって埋込層２４としたものである。 Next, the pad structure of the semiconductor device according to the third embodiment of the present invention will be described with reference to FIG. 6, but is the same as the first embodiment except that a buried layer for mechanically supporting the carbon nanotube bundle 18 is provided. Therefore, only the final structure will be described.
See FIG.
FIG. 6 is a schematic perspective view of the pad structure of the semiconductor device according to the third embodiment of the present invention. After the carbon nanotube bundle 18 is formed, a SiO 2 film is deposited by a CVD method and then patterned into a predetermined shape. Thus, the buried layer 24 is obtained.

なお、この時、カーボンナノチューブ束１８の先端部分が、例えば、０〜１００ｎｍ程度埋込層２４の表面から突出するようにＳｉＯ2 膜の堆積膜厚を制御する必要がある。
また、ＳｉＯ2 膜の堆積工程で、カーボンナノチューブ束１８の先端部にもＳｉＯ2 膜が堆積した電気的導通が取れなくなるので、ＳｉＯ2 膜のパターニング工程前に、カーボンナノチューブ束１８の先端部に堆積したＳｉＯ2 膜を除去する必要がある。 At this time, it is necessary to control the deposited film thickness of the SiO 2 film so that the tip portion of the carbon nanotube bundle 18 protrudes from the surface of the buried layer 24 by, for example, about 0 to 100 nm.
Further, in the step of depositing a SiO 2 film, since electrical continuity to the SiO 2 film was also deposited at the tip of the carbon nanotube bundles 18 can not take, before the step of patterning the SiO 2 film, the distal end of the carbon nanotube bundles 18 It is necessary to remove the deposited SiO 2 film.

このように、本発明の実施例３においては、カーボンナノチューブ束１８をＳｉＯ2 膜からなる埋込層２４で埋め込んでいるので、バンプ部材を設ける場合或いはワイヤボンディングする際の機械的強度を充分に確保することができる。 As described above, in Example 3 of the present invention, since the carbon nanotube bundle 18 is embedded with the embedded layer 24 made of the SiO 2 film, the mechanical strength at the time of providing a bump member or wire bonding is sufficient. Can be secured.

なお、この場合には、プローブとの接触段階におけるカーボンナノチューブ束の撓みによる緩衝作用は期待できないが、カーボンナノチューブ束の頂面には酸化膜が形成されていないので、低い押圧力でもプローブとパッドとの間の電気的導通を充分にとることができる。   In this case, the buffering action due to the bending of the carbon nanotube bundle in the contact stage with the probe cannot be expected, but since the oxide film is not formed on the top surface of the carbon nanotube bundle, the probe and the pad can be used even with a low pressing force. And sufficient electrical continuity between the two.

次に、図７及び図８を参照して本発明の実施例４の半導体装置のパッド構造を説明するが、カーボンナノチューブ束１８を機械的に支える埋込層を金属で構成した以外は上記の実施例３と同様であるので、最終構造のみを説明する。
図７参照
図７は、本発明の実施例４の半導体装置のパッド構造の概略的斜視図であり、カーボンナノチューブ束１８を形成したのち、真空蒸着法によりＡｌ膜を堆積させ、次いで、所定の形状にパターニングすることによって埋込層２５としたものである。 Next, the pad structure of the semiconductor device according to the fourth embodiment of the present invention will be described with reference to FIGS. 7 and 8. The above-described structure is the same as that described above except that the buried layer that mechanically supports the carbon nanotube bundle 18 is made of metal. Since it is the same as that of Example 3, only the final structure will be described.
See FIG.
FIG. 7 is a schematic perspective view of the pad structure of the semiconductor device according to the fourth embodiment of the present invention. After the carbon nanotube bundle 18 is formed, an Al film is deposited by vacuum evaporation, and then patterned into a predetermined shape. Thus, the buried layer 25 is obtained.

なお、この時もカーボンナノチューブ束１８の先端部分が、例えば、０〜１００ｎｍ程度埋込層２５の表面から突出するようにＡｌ膜の堆積膜厚を制御する必要がある。
また、Ａｌ膜の堆積工程で、カーボンナノチューブ束１８の先端部にもＡｌ膜が堆積して、Ａｌ膜の表面に形成される酸化膜が障害となるので、Ａｌ膜のパターニング工程前に、カーボンナノチューブ束１８の先端部に堆積したＡｌ膜を除去する必要がある。 At this time, it is necessary to control the deposited film thickness of the Al film so that the tip portion of the carbon nanotube bundle 18 protrudes from the surface of the buried layer 25 by, for example, about 0 to 100 nm.
Further, in the Al film deposition process, an Al film is also deposited on the tip of the carbon nanotube bundle 18, and the oxide film formed on the surface of the Al film becomes an obstacle. Therefore, before the Al film patterning process, It is necessary to remove the Al film deposited on the tip of the nanotube bundle 18.

図８参照
図８は、本発明の実施例４の最終的な半導体装置のパッド構造の説明図であり、パッドとなるカーボンナノチューブ束１８にＳｎＡｇからなるバンプ２０が設けられ、バンプ２０を構成するＳｎＡｇと埋込層２５を構成するＡｌとが合金反応するので、バンプ２０とパッドの機械的結合をより強固にすることができるとともに、電気的な接触面積も大きくなるのでバンプ２０との接触抵抗をより低くすることができる。 See FIG.
FIG. 8 is an explanatory diagram of the pad structure of the final semiconductor device according to the fourth embodiment of the present invention. The bumps 20 made of SnAg are provided on the carbon nanotube bundle 18 to be the pads, and embedded with the SnAg constituting the bumps 20. Since Al reacts with Al constituting the buried layer 25, the mechanical coupling between the bump 20 and the pad can be further strengthened, and the electrical contact area is increased, so that the contact resistance with the bump 20 is further reduced. can do.

次に、図９を参照して、本発明の実施例４の半導体装置のパッドの形成工程を説明するが、半導体基板内の素子構造は本発明の技術内容とは直接関連しないので、最上層の構成のみを説明する。
図９参照
下地層間絶縁膜１１上に最終の配線１２を形成したのち、有機系のｌｏｗ−ｋ材料であるＳＩＬＫからなる最終の層間絶縁膜１３で覆い、次いで、最終の配線１２に達するビアホールを形成したのち、このビアホール内にＴｉＮ膜を介してＷで埋め込むことによってビア１４を形成する。 Next, the pad forming process of the semiconductor device according to the fourth embodiment of the present invention will be described with reference to FIG. 9. Since the element structure in the semiconductor substrate is not directly related to the technical contents of the present invention, the top layer Only the configuration will be described.
See FIG.
After the final wiring 12 is formed on the underlying interlayer insulating film 11, it is covered with the final interlayer insulating film 13 made of SILK, which is an organic low-k material, and then a via hole reaching the final wiring 12 is formed. The via 14 is formed by filling the via hole with W through a TiN film.

次いで、例えば、電源配線に接続する複数のビア１４を跨ぐように厚さが、例えば、１μｍのＡｌ層１６を設けたのち、４０μｍ×４０μｍの大きさにエッチングすることによってパッド下地層１５とし、次いで、全面にＳｉＯ2 膜２６を堆積させたのち、レジストパターン２７をマスクとしてパッド形成部分に開口部２８を形成してＡｌ層１６を露出させる。 Next, for example, after providing an Al layer 16 having a thickness of, for example, 1 μm so as to straddle the plurality of vias 14 connected to the power supply wiring, the pad base layer 15 is formed by etching to a size of 40 μm × 40 μm. Next, after the SiO 2 film 26 is deposited on the entire surface, an opening 28 is formed in the pad forming portion using the resist pattern 27 as a mask to expose the Al layer 16.

次いで、レジストパターン２７をそのままリフトオフ用マスクとして、触媒となる厚さが、例えば、１μｍのＮｉ層２９及び厚さが、例えば、１００ｎｍのＡｌ層３０を順次堆積させる。   Next, using the resist pattern 27 as it is as a lift-off mask, a Ni layer 29 having a thickness of, for example, 1 μm and an Al layer 30 having a thickness of, for example, 100 nm are sequentially deposited.

次いで、レジストパターン２７を除去したのち、新たなレジストパターン（図示を省略）を用いてＡｌ層３０及びＮｉ層２９をエッチングすることによって、幅が例えば５μｍのストライプ状パターン３１とする。   Next, after removing the resist pattern 27, the Al layer 30 and the Ni layer 29 are etched using a new resist pattern (not shown) to form a stripe pattern 31 having a width of 5 μm, for example.

次いで、レジストパターンを除去したのち、原料ガスとしてアセチレン（Ｃ2 Ｈ2 ）、キャリアガスとしてＨ2 を用いたホットフィラメントＣＶＤ法を用いて、基板温度を例えば６００℃とした状態でＮｉ層２９の露出端面の触媒作用を利用してカーボンナノチューブ束３２を横方向に成長させてバンプを構成する。
この場合、Ｎｉ層２９の上面はＡｌ層３０で覆われているとともに、他の側端面はＳｉＯ2 膜２６で覆われているので、これらの面にカーボンナノチューブが成長することはない。 Then, after removing the resist pattern, acetylene as a raw material gas (C 2 H 2), using a hot filament CVD method with H 2 as a carrier gas, the Ni layer 29 and the substrate temperature while for example, 600 ° C. The carbon nanotube bundle 32 is grown in the lateral direction using the catalytic action of the exposed end face to form a bump.
In this case, since the upper surface of the Ni layer 29 is covered with the Al layer 30 and the other side end surfaces are covered with the SiO 2 film 26, carbon nanotubes do not grow on these surfaces.

図１０参照
図１０は、カーボンナノチューブパッドのプローブとの接触状態の説明図であり、プローブ１９はカーボンナノチューブ束３２に接触した場合、カーボンナノチューブ束３２の弾力によって押圧力が緩和され、プローブの押圧力による応力が最終の層間絶縁膜１３等に過大に印加されることがないのでダメージが発生することがない。 See FIG.
FIG. 10 is an explanatory diagram of a contact state of the carbon nanotube pad with the probe. When the probe 19 is in contact with the carbon nanotube bundle 32, the pressing force is relaxed by the elasticity of the carbon nanotube bundle 32, and the stress due to the probe pressing force is reduced. Is not excessively applied to the final interlayer insulating film 13 or the like, so that no damage occurs.

図１１参照
図１１は、最終的な半導体装置のパッド構造の説明図であり、パッドとなるカーボンナノチューブ束３２にはＳｎＡｇからなるバンプ２０が設けられて電気的な結合がなされるとともに、バンプ２０を構成するＳｎＡｇがカーボンナノチューブ束３２を構成する各カーボンナノチューブの隙間にも入り込んで機械的結合もなされる。 See FIG.
FIG. 11 is an explanatory diagram of the pad structure of the final semiconductor device. A bump 20 made of SnAg is provided on the carbon nanotube bundle 32 to be a pad to be electrically coupled, and the bump 20 is configured. SnAg also enters the gaps between the carbon nanotubes constituting the carbon nanotube bundle 32 and is mechanically coupled.

また、バンプ２０がカーボンナノチューブ束３２の先端部とも電気的に接触しているので、最終製品におけるバンプ２０との接触抵抗は、上記の実施例１と同様に低抵抗にすることができる。   Further, since the bump 20 is also in electrical contact with the tip of the carbon nanotube bundle 32, the contact resistance with the bump 20 in the final product can be reduced as in the first embodiment.

次に、図１２を参照して、本発明の実施例６の半導体装置のパッドの形成工程を説明するが、ストライプ状パターンの形成工程が異なるだけで他の基本的工程は上記の実施例４と同様であるので、最終パッド構造のみを図示する。
図１２参照
下地層間絶縁膜１１上に最終の配線１２を形成したのち、有機系のｌｏｗ−ｋ材料であるＳＩＬＫからなる最終の層間絶縁膜１３で覆い、次いで、最終の配線１２に達するビアホールを形成したのち、このビアホール内にＴｉＮ膜を介してＷで埋め込むことによってビア１４を形成する。 Next, the pad forming process of the semiconductor device according to the sixth embodiment of the present invention will be described with reference to FIG. 12. The other basic processes are the same as those of the fourth embodiment described above except that the stripe pattern forming process is different. Only the final pad structure is shown.
See FIG.
After the final wiring 12 is formed on the underlying interlayer insulating film 11, it is covered with the final interlayer insulating film 13 made of SILK, which is an organic low-k material, and then a via hole reaching the final wiring 12 is formed. The via 14 is formed by filling the via hole with W through a TiN film.

次いで、例えば、電源配線に接続する複数のビア１４を跨ぐように厚さが、例えば、１μｍのＡｌ層１６を設けたのち、４０μｍ×４０μｍの大きさにエッチングすることによってパッド下地層１５とし、次いで、全面に触媒となる厚さが、例えば、１μｍのＮｉ層を形成したのち、Ｎｉ層をエッチングすることによって幅が例えば５μｍのストライプ状パターン３３とする。   Next, for example, after providing an Al layer 16 having a thickness of, for example, 1 μm so as to straddle the plurality of vias 14 connected to the power supply wiring, the pad base layer 15 is formed by etching to a size of 40 μm × 40 μm. Next, after a Ni layer having a thickness of 1 μm, for example, is formed on the entire surface, the Ni layer is etched to form a stripe pattern 33 having a width of 5 μm, for example.

次いで、全面にＡｌ膜を堆積させたのち、ストライプ状パターン３３の一方の側面が露出するようにＡｌ膜をエッチングしてＡｌ被覆層３４としたのち、原料ガスとしてアセチレン（Ｃ2 Ｈ2 ）、キャリアガスとしてＨ2 を用いたホットフィラメントＣＶＤ法を用いて、基板温度を例えば６００℃とした状態でＮｉ層からなるストライプ状パターン３３の露出端面の触媒作用を利用してカーボンナノチューブ束３２を横方向に成長させてバンプを構成する。
この場合も、Ｎｉ層からなるストライプ状パターン３３の上面及び他の側端面はＡｌ被覆層３４で覆われているので、これらの面にカーボンナノチューブが成長することはない。 Next, after depositing an Al film on the entire surface, the Al film is etched so that one side surface of the stripe pattern 33 is exposed to form an Al coating layer 34, and then acetylene (C 2 H 2 ) as a source gas, Using the hot filament CVD method using H 2 as a carrier gas, the carbon nanotube bundle 32 is laterally moved by utilizing the catalytic action of the exposed end face of the stripe pattern 33 made of the Ni layer with the substrate temperature set at 600 ° C., for example. Bumps are formed by growing in the direction.
Also in this case, since the upper surface and other side end surfaces of the stripe pattern 33 made of the Ni layer are covered with the Al coating layer 34, carbon nanotubes do not grow on these surfaces.

次に、図１３を参照して、本発明の実施例７の半導体装置のパッドの形成工程を説明する。
図１３参照
下地層間絶縁膜１１上に最終の配線１２を形成したのち、有機系のｌｏｗ−ｋ材料であるＳＩＬＫからなる最終の層間絶縁膜１３で覆い、次いで、最終の配線１２に達するビアホールを形成したのち、このビアホール内にＴｉＮ膜を介して触媒作用のあるＮｉで埋め込むことによってビア３５を形成する。 Next, with reference to FIG. 13, the pad forming process of the semiconductor device according to the seventh embodiment of the present invention is described.
See FIG.
After the final wiring 12 is formed on the underlying interlayer insulating film 11, it is covered with the final interlayer insulating film 13 made of SILK, which is an organic low-k material, and then a via hole reaching the final wiring 12 is formed. The via 35 is formed by filling the via hole with Ni having a catalytic action through a TiN film.

次いで、原料ガスとしてアセチレン（Ｃ2 Ｈ2 ）、キャリアガスとしてＨ2 を用いたホットフィラメントＣＶＤ法を用いて、基板温度を例えば６００℃とした状態でＮｉからなるビア３５の表面にカーボンナノチューブ束３６を、例えば、１μｍの長さまで成長させてバンプを構成する。 Then, acetylene as a raw material gas (C 2 H 2), using a hot filament CVD method with H 2 as a carrier gas, the carbon nanotube bundles on the surface of the via 35 made of Ni substrate temperature while for example, 600 ° C. 36 is grown to a length of, for example, 1 μm to form a bump.

このように、本発明の実施例７においては、ビア上に直接カーボンナノチューブパッドを形成しているので、パッド下地層の形成工程が不要になるとともに、特に、カーボンナノチューブの有する高電流密度耐性及び高熱伝導性により、半導体装置の微細化に伴うパッド面積縮小による電流密度増加に効果的に対応することができる。   As described above, in Example 7 of the present invention, the carbon nanotube pad is directly formed on the via, so that the step of forming the pad underlayer is not required, and in particular, the high current density resistance of the carbon nanotube and Due to the high thermal conductivity, it is possible to effectively cope with an increase in current density due to a reduction in pad area due to miniaturization of a semiconductor device.

以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、各実施例においては触媒層としてＮｉを用いているが、Ｎｉに限られるものではなく、ＣｏやＦｅ或いはＮｉを含めたこれらの合金を用いても良いものである。   Although the embodiments of the present invention have been described above, the present invention is not limited to the configurations and conditions described in the embodiments, and various modifications can be made. Ni is used for the layer, but the layer is not limited to Ni, and Co, Fe, or an alloy containing Ni may be used.

また、上記の各実施例における触媒層は、実施例２に示した触媒微粒子に置き換えても良いものであり、その場合の触媒微粒子はＣｏ微粒子に限られるものではなく、ＮｉやＦｅ或いはＣｏを含めたこれらの合金からなる微粒子を用いても良いものである。   The catalyst layer in each of the above examples may be replaced with the catalyst fine particles shown in Example 2, and the catalyst fine particles in this case are not limited to Co fine particles, and Ni, Fe, or Co may be used. Fine particles made of these alloys may be used.

また、上記の各実施例においてはパッド下地層の主要部或いは触媒層の被覆層をＡｌによって構成しているが、Ａｌに限られるものではなく、カーボンナノチューブの成長工程において触媒作用のない導電体であれば良く、例えば、Ｃｕ，Ａｕ，Ｔｉ，Ｔａ，ＴｉＮ等で構成しても良いものである。   In each of the above embodiments, the main part of the pad underlayer or the coating layer of the catalyst layer is made of Al. However, the present invention is not limited to Al, and has no catalytic action in the carbon nanotube growth process. For example, Cu, Au, Ti, Ta, TiN or the like may be used.

また、上記の実施例３においては絶縁性の埋込層をＳｉＯ2 によって構成しているが、ＳｉＯ2 に限られるものではなく、ポリイミド樹脂等の有機系の絶縁物を用いても良いものである。 In Example 3 above it is constituted by SiO 2 buried layer of insulating, but not limited to SiO 2, but may be used an organic insulating material such as polyimide resin is there.

また、上記の実施例４においては導電性の埋込層をＡｌによって構成しているが、Ａｌに限られるものではなく、Ａｌと同様に、ボンディング部材或いはバンプ部材と合金化が可能な金属であれば良く、例えば、ＣｕやＡｕを用いても良いものである。   In Example 4 described above, the conductive buried layer is made of Al. However, the conductive buried layer is not limited to Al. Like Al, it is made of a metal that can be alloyed with a bonding member or a bump member. For example, Cu or Au may be used.

また、上記の実施例３或いは実施例４においては、カーボンナノチューブの先端部を０〜１００ｎｍ程度埋込層の表面から突出させているが、０μｍの場合は埋込層の表面と面一の状態でカーボンナノチューブの先端部の頂面が露出していることになる。   In Example 3 or Example 4 described above, the tip of the carbon nanotube is protruded from the surface of the buried layer by about 0 to 100 nm. In the case of 0 μm, the surface is flush with the surface of the buried layer. Thus, the top surface of the tip of the carbon nanotube is exposed.

また、上記の各実施例においては、カーボンナノチューブの成長方法としてホットフィラメントＣＶＤ法を用いているが、ホットフィラメントＣＶＤ法に限られるものではなく、公知の他のカーボンナノチューブの成長方法を用いても良いものである。   In each of the above embodiments, the hot filament CVD method is used as the carbon nanotube growth method. However, the present invention is not limited to the hot filament CVD method, and other known carbon nanotube growth methods may be used. It ’s good.

ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１） 配向性を有する複数のカーボンナノチューブ４をボンディング部材或いはバンプ部材と合金化が可能な金属からなる埋込部材で埋め込むとともに、前記カーボンナノチューブ４の先端部を前記埋込部材から突出させることを特徴とするカーボンナノチューブパッド。
（付記２） 上記カーボンナノチューブ４の長さ方向が、パッド面と垂直な方向に配向していることを特徴とする付記１に記載のカーボンナノチューブパッド。
（付記３） 上記カーボンナノチューブ４をビア導体１上に直接成長させたことを特徴とする付記２に記載のカーボンナノチューブパッド。
（付記４） 上記カーボンナノチューブ４の長さ方向が、パッド面と水平な方向に配向していることを特徴とする付記１に記載のカーボンナノチューブパッド。
（付記５） 付記１乃至付記４のいずれか１に記載のカーボンナノチューブパッドを備えたことを特徴とする電子デバイス。
（付記６） 上記カーボンナノチューブ４の先端部が、ボンディング部材或いはバンプ部材と直接接触していることを特徴とする付記５に記載の電子デバイス。 The detailed features of the present invention will be described again with reference to FIG. 1 again.
Again see Figure 1
(Additional remark 1) While embedding the some carbon nanotube 4 which has orientation with the embedding member which consists of a metal which can be alloyed with a bonding member or a bump member, the front-end | tip part of the said carbon nanotube 4 is protruded from the said embedding member. A carbon nanotube pad characterized by that.
(Additional remark 2) The carbon nanotube pad of Additional remark 1 characterized by the length direction of the said carbon nanotube 4 being orientated in the direction perpendicular | vertical to a pad surface.
(Supplementary note 3) The carbon nanotube pad according to supplementary note 2, wherein the carbon nanotube 4 is directly grown on the via conductor 1.
(Additional remark 4) The carbon nanotube pad of Additional remark 1 characterized by the length direction of the said carbon nanotube 4 being orientated in the direction horizontal to a pad surface.
(Appendix 5) An electronic device comprising the carbon nanotube pad according to any one of appendices 1 to 4.
(Additional remark 6) The electronic device of Additional remark 5 characterized by the front-end | tip part of the said carbon nanotube 4 being in direct contact with the bonding member or the bump member.

本発明の活用例としては、半導体装置のパッドが典型的なものであるが、半導体装置のパッドに限られるものではなく、液晶表示装置や、光偏向装置等の強誘電体デバイス等の各種の電子デバイスに適用されるものである。   As an application example of the present invention, a pad of a semiconductor device is typical, but it is not limited to a pad of a semiconductor device. Applicable to electronic devices.

本発明の原理的構成の説明図である。It is explanatory drawing of the fundamental structure of this invention. 本発明の実施例１の半導体装置のパッドの形成工程の説明図である。It is explanatory drawing of the formation process of the pad of the semiconductor device of Example 1 of this invention. 本発明の実施例１のカーボンナノチューブパッドのプローブとの接触状態の説明図である。It is explanatory drawing of a contact state with the probe of the carbon nanotube pad of Example 1 of this invention. 本発明の実施例１の最終的な半導体装置のパッド構造の説明図である。It is explanatory drawing of the pad structure of the final semiconductor device of Example 1 of this invention. 本発明の実施例２の半導体装置のパッド構造の概略的斜視図である。It is a schematic perspective view of the pad structure of the semiconductor device of Example 2 of the present invention. 本発明の実施例３の半導体装置のパッド構造の概略的斜視図でる。It is a schematic perspective view of the pad structure of the semiconductor device of Example 3 of the present invention. 本発明の実施例４の半導体装置のパッド構造の概略的斜視図である。It is a schematic perspective view of the pad structure of the semiconductor device of Example 4 of the present invention. 本発明の実施例４の最終的な半導体装置のパッド構造の説明図である。It is explanatory drawing of the pad structure of the final semiconductor device of Example 4 of this invention. 本発明の実施例５の半導体装置のパッドの形成工程を説明図である。It is explanatory drawing of the formation process of the pad of the semiconductor device of Example 5 of this invention. 本発明の実施例５のカーボンナノチューブパッドのプローブとの接触状態の説明図である。It is explanatory drawing of a contact state with the probe of the carbon nanotube pad of Example 5 of this invention. 本発明の実施例５の最終的な半導体装置のパッド構造の説明図である。It is explanatory drawing of the pad structure of the final semiconductor device of Example 5 of this invention. 本発明の実施例６の半導体装置のパッドの説明図である。It is explanatory drawing of the pad of the semiconductor device of Example 6 of this invention. 本発明の実施例７の半導体装置のパッドの説明図である。It is explanatory drawing of the pad of the semiconductor device of Example 7 of this invention.

１ ビア導体
２ 層間絶縁膜
３ 触媒部材
４ カーボンナノチューブ
１１ 下地層間絶縁膜
１２ 配線
１３ 層間絶縁膜
１４ ビア
１５ パッド下地層
１６ Ａｌ層
１７ Ｎｉ層
１８ カーボンナノチューブ束
１９ プローブ
２０ バンプ
２１ パッド下地層
２２ 触媒微粒子
２３ カーボンナノチューブ束
２４ 埋込層
２５ 埋込層
２６ ＳｉＯ2 膜
２７ レジストパターン
２８ 開口部
２９ Ｎｉ層
３０ Ａｌ層
３１ ストライプ状パターン
３２ カーボンナノチューブ束
３３ ストライプ状パターン
３４ Ａｌ被覆層
３５ ビア
３６ カーボンナノチューブ束 DESCRIPTION OF SYMBOLS 1 Via conductor 2 Interlayer insulation film 3 Catalyst member 4 Carbon nanotube 11 Base interlayer insulation film 12 Wiring 13 Interlayer insulation film 14 Via 15 Pad base layer 16 Al layer 17 Ni layer 18 Carbon nanotube bundle 19 Probe 20 Bump 21 Pad base layer 22 Catalyst Fine particle 23 Carbon nanotube bundle 24 Embedded layer 25 Embedded layer 26 SiO 2 film 27 Resist pattern 28 Opening 29 Ni layer 30 Al layer 31 Striped pattern 32 Carbon nanotube bundle 33 Striped pattern 34 Al coating layer 35 Via 36 Carbon nanotube bundle

Claims (4)

配向性を有する複数のカーボンナノチューブをボンディング部材或いはバンプ部材と合金化が可能な金属からなる埋込部材で埋め込むとともに、前記カーボンナノチューブの先端部を前記埋込部材から突出させることを特徴とするカーボンナノチューブパッド。 A plurality of carbon nanotubes having orientation are embedded with an embedded member made of a metal that can be alloyed with a bonding member or a bump member, and the tip of the carbon nanotube is protruded from the embedded member. Nanotube pad. 上記カーボンナノチューブの長さ方向が、パッド面と垂直な方向に配向していることを特徴とする請求項１記載のカーボンナノチューブパッド。 The carbon nanotube pad according to claim 1, wherein the length direction of the carbon nanotube is oriented in a direction perpendicular to the pad surface. 請求項１または２に記載のカーボンナノチューブパッドを備えたことを特徴とする電子デバイス。An electronic device comprising the carbon nanotube pad according to claim 1. 上記カーボンナノチューブの先端部が、ボンディング部材或いはバンプ部材と直接接触していることを特徴とする請求項３記載の電子デバイス。4. The electronic device according to claim 3, wherein the tip of the carbon nanotube is in direct contact with a bonding member or a bump member.
JP2005303944A 2005-10-19 2005-10-19 Carbon nanotube pad and electronic device Expired - Fee Related JP4855757B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005303944A JP4855757B2 (en) 2005-10-19 2005-10-19 Carbon nanotube pad and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005303944A JP4855757B2 (en) 2005-10-19 2005-10-19 Carbon nanotube pad and electronic device

Publications (3)

Publication Number Publication Date
JP2007115798A JP2007115798A (en) 2007-05-10
JP2007115798A5 JP2007115798A5 (en) 2008-09-11
JP4855757B2 true JP4855757B2 (en) 2012-01-18

Family

ID=38097732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005303944A Expired - Fee Related JP4855757B2 (en) 2005-10-19 2005-10-19 Carbon nanotube pad and electronic device

Country Status (1)

Country Link
JP (1) JP4855757B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713858B2 (en) * 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
JP4635030B2 (en) * 2007-07-30 2011-02-16 株式会社東芝 Structure, electronic device, and method of forming structure
JP4896840B2 (en) * 2007-09-03 2012-03-14 Ｓｍｋ株式会社 Manufacturing method of fine connector contact
JP5535915B2 (en) * 2007-09-12 2014-07-02 スモルテック アーベー Connection and bonding of adjacent layers by nanostructures
WO2010023720A1 (en) 2008-08-25 2010-03-04 株式会社 東芝 Structure, electronic device, and method of forming structure
JP5649494B2 (en) * 2011-03-24 2015-01-07 株式会社東芝 Semiconductor substrate, manufacturing method thereof, and electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002082130A (en) * 2000-09-06 2002-03-22 Hitachi Ltd Apparatus and method for inspecting semiconductor device
JP4212258B2 (en) * 2001-05-02 2009-01-21 富士通株式会社 Integrated circuit device and integrated circuit device manufacturing method
JP3948377B2 (en) * 2002-09-12 2007-07-25 株式会社豊田中央研究所 Pressure contact type semiconductor device
CN1720606A (en) * 2002-11-29 2006-01-11 日本电气株式会社 Semiconductor device and manufacture method thereof
JP4689218B2 (en) * 2003-09-12 2011-05-25 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP4723195B2 (en) * 2004-03-05 2011-07-13 株式会社オクテック Probe manufacturing method
JP2005272271A (en) * 2004-03-26 2005-10-06 Nippon Telegr & Teleph Corp <Ntt> Method for producing carbon nanotube and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2007115798A (en) 2007-05-10

Similar Documents

Publication Publication Date Title
JP6149077B2 (en) Connection and bonding of adjacent layers by nanostructures
JP4212258B2 (en) Integrated circuit device and integrated circuit device manufacturing method
JP4855757B2 (en) Carbon nanotube pad and electronic device
US8680677B2 (en) Carbon nanotube-based conductive connections for integrated circuit devices
KR101051351B1 (en) Sheet-like structure, manufacturing method thereof, and electronic device and manufacturing method thereof
TWI283917B (en) Electronic chip and electronic chip arrangement
JP4823213B2 (en) Semiconductor package and manufacturing method thereof
US8743546B2 (en) Sheet structure and method of manufacturing the same
US7524731B2 (en) Process of forming an electronic device including an inductor
KR101638463B1 (en) Deposition and Selective Removal of Conducting Helplayer for Nanostructure Processing
CN101315915B (en) Semiconductor device
JP5526457B2 (en) Carbon elongated structure bundle, method for producing the same, and electronic device
JP4558539B2 (en) Electronic circuit board, electronic circuit, method for manufacturing electronic circuit board, and method for manufacturing electronic circuit
JP5013116B2 (en) Sheet-like structure, method for producing the same, and electronic device
US6909188B2 (en) Semiconductor device and manufacturing method thereof
TW200929475A (en) Interposer and method for manufacturing interposer
KR101111127B1 (en) Sheet structure and method of manufacturing the same, and electronic instrument
TWI316741B (en) Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure
US6509634B1 (en) Chip mounting structure having adhesive conductor
JP2012238916A (en) Sheet like structure, manufacturing method of sheet like structure, electronic apparatus, and manufacturing method of electronic apparatus
TWI585030B (en) Nanowires coated on traces in electronic devices
JPH11150157A (en) Electrical contact
JP2000243778A (en) Semiconductor and manufacturing method thereof
JP2009099617A (en) Method of manufacturing semiconductor apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4855757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees