JP4852945B2 - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP4852945B2 JP4852945B2 JP2005265029A JP2005265029A JP4852945B2 JP 4852945 B2 JP4852945 B2 JP 4852945B2 JP 2005265029 A JP2005265029 A JP 2005265029A JP 2005265029 A JP2005265029 A JP 2005265029A JP 4852945 B2 JP4852945 B2 JP 4852945B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- solid
- photodiode
- state imaging
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
その中で、CMOSイメージセンサにおいては、各画素セル内にMOSトランジスタ等の複数の回路構成要素を有することから、画素の微細化が困難であるとされてきた。
そこで、この解決方法として、各画素毎に必要な回路構成要素を複数の画素で共有する構造とすることが提案されている。
例えば、図5及び図6は2画素共有時の固体撮像素子(CMOSイメージセンサ)の従来例を示す図であり、図5は画素配置を示す平面図、図6はフォトダイオード周辺の素子構造を示す図5のX−Z断面図である。
この図5及び図6に示す従来例は、2画素おきに共有領域が設けられ、この領域に回路構成要素が形成されたものである。すなわち、センサチップを構成する半導体基板10には、それぞれ画素セルの受光部(PD;フォトダイオード)12が形成されており、2つおきに各種のMOSトランジスタ等を設けた素子形成領域(Tr領域)14が配置されている。また、各素子は、素子分離領域16等で分離され、半導体基板の上層には、図示しない配線膜や層間絶縁膜を介してカラーフィルタが積層され、その上にマイクロレンズ18が配置されている。
一方、光学特性を考えると、各画素のフォトダイオードに同じように光が入射する必要がある。
例えば図5に示すようなフォトダイオードの間隔が不均一な構成においても、通常は、マイクロレンズによる集光が各フォトダイオードに対して行われるため、基板表面においては、どの画素でもほぼ同様に光が入射するようにできる。
しかしながら、斜めに入射した光は、図6に示すように、入射方向に依存して光電子の到達領域が変化し、光電変換部の実効的な深さが変わることになり、図示のように画素間で感度差が生じる。
図7は、回路構成要素を共有化した固体撮像素子において、フォトダイオードを等間隔配置した従来例を示している(例えば特許文献1参照)。
図示のように、この固体撮像素子では、2画素毎に回路構成要素を共有化したものであり、2つのフォトダイオード21、22の中間に電荷−電圧変換部(フローティングデフュージョン)23が設けられ、各フォトダイオード21、22に転送ゲート24を介して接続されている。また、その他の共有化した回路構成要素は、2つのフォトダイオード21、22の外側の共有領域25に配置され、配線26によって電荷−電圧変換部23に接続されている。
したがって、上述のように回路構成要素を共有化しても、画素領域を最大限に活用することが困難であり、固体撮像素子の感度特性等を向上できないという問題があった。
したがって、各画素の光電変換特性を均一化でき、画素の微細化や感度特性の向上等に貢献でき、特に画素の構成要素を共有化した場合に問題となる光電変換部の非均一性による画素間の感度ばらつきを抑制することができる効果がある。
そこで、本実施の形態では、このようなフォトダイオードの電荷蓄積領域の深層側の形状を、基板表面のずれと逆方向にずらすことで、十分な電荷蓄積領域を有するフォトダイオードを形成できるようにした。さらに、基板深部の素子分離幅が十分狭ければ、基板深部の電荷蓄積領域を等間隔に配置してもよい。
また、素子分離領域で光電変換することになっても、素子分離領域の辺縁部であれば、電位勾配によって信号電荷は電荷蓄積領域に向かってドリフトされることから、基板表面において十分なスポット径マージンが得られない場合においても、斜めに入射した光が基板内で素子分離領域に深く入り込むのを抑制することにより、一定の効果が得られるものである。
以下、本発明の具体的な実施例について説明する。
なお、以下に説明する図1、図3、図4の2画素共有時における素子配置は、上方から見た場合、全て図5と共通であるため、個々の図面は省略し、必要に応じて図5を援用して説明するものとする。
また、図8は本実施例による固体撮像素子(CMOSイメージセンサ)を搭載したカメラ装置の構成例を示すブロック図であり、図9は本実施例による固体撮像素子(CMOSイメージセンサ)の全体構成を示す平面図である。
本実施例の説明では、まず、図8に示すカメラ装置と図9に示すイメージセンサの構成について説明し、次に、本実施例の特徴となる固体撮像素子の素子構造の詳細部分について説明する。
また、センサジュール110の後段に配置された信号処理部160には、自動利得制御回路、A/D変換器、信号処理回路等を含み、CMOSイメージセンサ111によって撮像した信号から所定フォーマットの画像データを生成する。
表示部170は、信号処理部160によって生成された画像データを表示する液晶表示器等であり、記録部180は信号処理部160によって生成された画像データを記録媒体に記録する。また、操作部190には、シャッタボタン、各種機能キー、及びカーソルキー等を含み、ユーザが本カメラ装置を操作するための各種入力を行うものである。
メイン制御部150は、操作部190の入力に基づいて、カメラ装置の各要素を統一的に制御し、各種モードの撮影動作や入出力動作を実行するものである。
画素アレイ部210は、それぞれフォトダイオードや画素トランジスタで構成される多数の画素を2次元配列で配置したものである。この画素アレイ部210の大部分が有効画素領域として被写体の撮像を行い、その撮像信号を出力する。
また、周辺回路部220は、画素アレイ部210と共通のCMOSプロセスにより、画素アレイ部を駆動するための駆動回路や各種の信号処理回路等が形成されている。また、入出力端子部230は、外部機器(本例ではカメラ装置本体)との間で種々の信号をやり取りする入力端子及び出力端子で構成されている。
このように形成された半導体チップ200の上面には、さらにカラーフィルタやオンチップレンズ(図9では省略する)が取り付けられ、センサモジュールとしてカメラ装置内に組み込まれる。
次に、本実施例の特徴となる固体撮像素子の詳細について説明する。
本実施例の固体撮像素子も図5及び図6で説明した従来例と同様に、複数の画素で素子形成領域を共有することにより、半導体基板31の表面において、フォトダイオード(PD)32の間隔が不均一になったものである。
すなわち、センサチップを構成する半導体基板31には、それぞれ画素セルの受光部(PD;フォトダイオード)32が形成され、2つおきに各種のMOSトランジスタ等を設けた素子形成領域34が配置されている。また、各素子は、素子分離領域33等で分離され、半導体基板の上層には、図示しない配線膜や層間絶縁膜を介してカラーフィルタが積層され、その上にマイクロレンズ35が配置されている。マイクロレンズ35の光軸が等間隔に形成されるのに対し、フォトダイオード32の間隔は素子形成領域34が介在することによって不均一となり、マイクロレンズ35の光軸に対して基板面方向(1次元方向)にずれた配置となっている。
また、素子分離領域33は、例えば半導体基板31のウェル領域中に高濃度のp型イオンを注入して、n型の電荷蓄積領域内の信号電荷の漏洩を阻止するものであり、図示のように、フォトダイオード32の側部から底部を包囲する状態で形成される。なお、フォトダイオード32の側部に配置される素子分離領域33の一部は、フォトダイオードの電荷蓄積領域に蓄積された信号電荷を、隣接するフローティングデフュージョン(FD)部に転送するための転送ゲートとして機能する。また、フォトダイオード32の底部に配置される素子分離領域33は、過剰光の入射によってフォトダイオードの電荷蓄積領域に過剰な信号電荷が発生した場合に、その過剰な信号電荷を隣接するフォトダイオードでなく、半導体基板31の裏面側に排出するためのオーバーフロードレインとして機能する。
ここでは具体例として、フォトダイオードの信号電荷をフローティングデフュージョン(FD)部に読み出す転送トランジスタ(転送ゲート)、この転送トランジスタで読み出された信号電荷によるFD部の電位変動を電圧信号や電流信号に変換する増幅トランジスタと、FD部の電位を基準電位にリセットするリセットトランジスタと、画素選択を行う選択トランジスタ等を含むものとする。
詳しくは、各画素のフォトダイオード32における電位分布は、半導体基板31の表面(浅層平面)において、各フォトダイオード32の電荷蓄積領域の基板面方向の電位極大点の間隔が不均一であり、マイクロレンズ35の光軸(光学中心)に対してずれて形成されている。一方、半導体基板31の深層平面において、各フォトダイオード32の電荷蓄積領域の電位極大点が、浅層の電荷蓄積領域の電位極大点と逆方向、具体的にはマイクロレンズ35の光軸に近づく方向にずれて形成されている。
この結果、各フォトダイオード32の電荷蓄積領域の電位分布は、半導体基板31の浅層から深層にかけて湾曲した構造となり、深層の電荷蓄積領域の電位極大点はマイクロレンズ35の光軸と一致して各画素間で等間隔に形成される。
そして、このようなフォトダイオードの構造により、特に斜めに入射した光の吸収される範囲の入射角依存を弱めることができ、光電変換及び電荷蓄積領域の実効的な拡大が達成され、高感度の固体撮像素子を実現できる。
そこで、本発明では、隣接する光電変換部(フォトダイオード)間の間隔や1つの光電変換部(フォトダイオード)における浅層と深層とのずれを明瞭に表すための表現として、光電変換部の電位分布における電位極大点という用語で表すものとする。
なお、本例のように基板の浅層と深層とで形状の異なるフォトダイオードや素子分離領域を形成するには、マスク、イオン濃度、及び注入エネルギを変えて複数回のイオン注入を行う方法が一般的であり、本例においても、その方法を用いるものとする。
このような条件で素子分離領域を形成することは、言い換えれば、フォトダイオードの形状領域を素子分離領域によって規制する意義を有し、上述の(a+b)/2=cの条件で素子分離領域を形成した結果、図1に示すような形状のフォトダイオードを形成できることになる。
そこで、本例のように、基板深部でのフォトダイオード間の素子分離領域の幅を大きくとることにより、基板深部での電子の移動を有効に防止し、混色のない固体撮像素子を提供できる。
また、このような素子分離領域によって形成されるフォトダイオードの形状(電位分布)は、図1に示すように、基板表面ではマイクロレンズの光軸からずれた位置に配置されるが、基板の深層に行くに従い、徐々にマイクロレンズの光軸に近づく方向に湾曲することにより、マイクロレンズに対するフォトダイオードの基板表面での配置ずれを基板深層側で修正し、実効的な電荷蓄積領域を拡大でき、画素共有時に問題となるフォトダイオードの非均一性による画素間の感度ばらつきを抑制することができる。
しかし、図1に示すように、本利のフォトダイオード32では、素子形成領域34の両側に配置される2画素分のフォトダイオード32が、それぞれ基板の深部で素子形成領域34に近づく方向に湾曲しているため、電荷蓄積領域の末端部分が転送ゲートに近い位置に配置されることになり、有効な転送を行える構造となっている。
なお、図1では各フォトダイオード32の末端角部を鋭角に描いているが、実際にはイオン注入や熱拡散を経て形成される電荷蓄積領域の角部は丸味を帯びたものとなり、その面からも、角部の転送残りを防止できる構造となっている。
また、図示の例は1次元方向の構造を示しているが、2次元方向についても同様に形成することが可能である。
図1に示すフォトダイオード32は、例えば電荷蓄積領域を形成するためのイオン注入工程(本例ではn型イオン注入)において、浅層へのイオン注入と深層へのイオン注入とを分けて行い、マスクの変更によってイオン注入領域をずらすことによって形成できる。なお、浅層へのイオン注入と深層へのイオン注入はどちらを先に行ってもよく、また、イオン注入の回数は、2回に限らず、3回以上に分けてもよい。
具体的には、シリコン基板の上層に酸化膜等による素子分離領域を形成し、この素子分離領域で挟まれたシリコン基板領域にp型のウェル領域を設け、このp型のウェル領域内にn型イオン注入を行うことでフォトダイオードの電荷蓄積領域を形成する。この際、イオン注入領域を変えた工程を複数回行うことで、図1に示すような形状のフォトダイオードを形成できる。
なお、本例では、p型のウェル領域中にn型イオン注入を行うことで電荷蓄積領域を形成する電子蓄積型のフォトダイオードの例で説明しているが、p型とn型を逆にして正孔
蓄積型のフォトダイオードとしても同様に適用できる。また、本例のn型電荷蓄積領域の表面に正孔を吸収するためのp型領域を設けた、いわゆるHAD型のフォトダイオードを設けることも勿論可能である。
また、ここではフォトダイオードの形成方法を説明しているが、上述した素子分離領域の形成も複数回のイオン注入によって同様に行えるものである。
図示の例では、信号電荷の水平転送方向及び垂直転送方向に隣接する4画素で回路構成要素を共有した素子形成領域44を設けている。この場合、フォトダイオード42の中心のずれは4タイプ存在する。なお、図2では、フォトダイオード42の深い領域に形成されたウェル領域45を示している。
しかし、このような素子配置においても、水平転送方向及び垂直転送方向の両方において、基板深層の電荷蓄積領域(電位極大点)が等間隔になるようにずらして形成することにより、水平転送方向と垂直転送方向の両方向に対して前記第1の実施例と同様の効果を得ることができる。
上述した第1の実施例では、画素間の素子分離領域の形状が均一な例を示したが、第2の実施例は不均一な素子分離領域53を有する例である。従来の固体撮像素子においては、例えば図4に示すように、フォトダイオードと転送ゲートとの位置関係等に伴って、信号電荷の転送残りや電荷漏洩(混色)を生じる場合があることから、半導体基板10の浅部から深部にかけて素子分離領域16の形状を不均一として特性の改善を図る場合がある。
そこで、このような場合にも、第1の実施例と同様に本発明を適用し、図3に示すように、不均一な素子分離領域53に対し、浅層から深層にかけてずれた構造のフォトダイオード52とすることにより、斜めに入射した光が吸収される範囲の入射角依存を弱めることができ、感度特性の向上を図ることが可能となる。なお、その他の構成は図1の構成と同様であるので、同一符号を付して説明は省略する。
例えば、フォトダイオードの電荷蓄積領域の形状は、図1及び図3に示した形状の他に、さらに多様な形状を選択でき、また、例えば基板の深さ方向に徐々に濃度を低くしたイオン注入を繰り返し行い、電荷蓄積領域を拡大するような技術と組み合わせることも可能である。
また、本発明の固体撮像素子は、各種のカメラシステムに搭載されるものの他に、単体のイメージセンサモジュールとしても提供されるものであり、種々の製品形態に広く利用できるものである。
Claims (6)
- 半導体基板と、
前記半導体基板に2次元配列で形成されている複数の画素セルと、
少なくとも2つ以上の画素セルの共有回路が形成され、前記2つ以上の画素セルの間に共通して設けられた素子形成領域と、
前記半導体基板上で光軸が等間隔に配置された、前記画素セルに入射光を供給するマイクロレンズと、を備え、
複数の前記画素セルにおいて、前記半導体基板の浅層平面において隣接する前記画素セル間の電位極大点の距離が不均一であり、且つ、前記半導体基板の深層平面において隣接する前記画素セル間の電位極大点の距離が均一であり、
前記画素セルが、前記半導体基板の浅層から深層にかけて、前記画素セルの前記共有回路を含む前記素子形成領域側に近づくように湾曲して形成されている
固体撮像素子。 - 前記画素セルの深層平面における電位極大点は、浅層平面における電位極大点から前記マイクロレンズの光軸方向にずれた位置に形成されている請求項1に記載の固体撮像素子。
- 前記画素セルの深層平面における電位極大点が、前記マイクロレンズの光軸に一致する請求項2に記載の固体撮像素子。
- 前記画素セルの深層部分が共有する前記素子形成領域の下部に入り込む請求項1に記載の固体撮像素子。
- 隣接する前記画素セル間の素子分離領域は、前記半導体基板の浅層側で幅が狭く、前記半導体基板の深層側で幅が大きい請求項1に記載の固体撮像素子。
- 前記半導体基板の深層における隣接する前記画素セル間の素子分離領域の幅cが均一であり、前記半導体基板の表面における隣接する前記画素セル間の素子分離領域の幅が最大値a及び最小値bであるとき、(a+b)/2=cである請求項5に記載の固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005265029A JP4852945B2 (ja) | 2005-09-13 | 2005-09-13 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005265029A JP4852945B2 (ja) | 2005-09-13 | 2005-09-13 | 固体撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007081015A JP2007081015A (ja) | 2007-03-29 |
JP4852945B2 true JP4852945B2 (ja) | 2012-01-11 |
Family
ID=37941015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005265029A Expired - Fee Related JP4852945B2 (ja) | 2005-09-13 | 2005-09-13 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4852945B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5272433B2 (ja) | 2008-02-15 | 2013-08-28 | 富士通セミコンダクター株式会社 | 画像撮像素子のずらし量算出方法及び装置、画像撮像素子、画像撮像素子内蔵装置 |
KR20110008762A (ko) | 2009-07-21 | 2011-01-27 | 삼성전자주식회사 | 씨모스 이미지 센서의 단위 화소 및 이를 포함하는 씨모스 이미지 센서 |
JP2011066204A (ja) | 2009-09-17 | 2011-03-31 | Fujifilm Corp | 固体撮像素子及びその製造方法並びに撮像装置 |
WO2011158567A1 (ja) | 2010-06-18 | 2011-12-22 | 富士フイルム株式会社 | 固体撮像素子及びデジタルカメラ |
JP2022185900A (ja) * | 2021-06-03 | 2022-12-15 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4759886B2 (ja) * | 2001-09-03 | 2011-08-31 | ソニー株式会社 | 固体撮像装置 |
JP4311171B2 (ja) * | 2003-11-18 | 2009-08-12 | ソニー株式会社 | 固体撮像素子 |
EP1557886A3 (en) * | 2004-01-26 | 2006-06-07 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera |
-
2005
- 2005-09-13 JP JP2005265029A patent/JP4852945B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007081015A (ja) | 2007-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220320156A1 (en) | Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus | |
JP5263279B2 (ja) | 固体撮像装置及びその製造方法並びに電子機器 | |
JP4350768B2 (ja) | 光電変換装置及び撮像装置 | |
JP5471174B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
US8716769B2 (en) | Image sensors including color adjustment path | |
US10103190B2 (en) | Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate | |
US8354292B2 (en) | CMOS image sensor having a crosstalk prevention structure and method of manufacturing the same | |
JP5539104B2 (ja) | 光電変換装置およびそれを用いた撮像システム | |
US8537255B2 (en) | Image sensors | |
US8916917B2 (en) | Solid-state imaging device | |
JP5406537B2 (ja) | 光電変換装置、撮像システム、及び光電変換装置の製造方法 | |
JP2007020194A (ja) | アクティブセンサーアレイを含むイメージセンサー | |
JP2008172580A (ja) | 固体撮像素子及び固体撮像装置 | |
JP2012199489A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
US20100327390A1 (en) | Back-illuminated image sensor with electrically biased conductive material and backside well | |
JP2008235681A (ja) | 固体撮像素子、単板カラー固体撮像素子及び電子機器 | |
US20100327391A1 (en) | Back-illuminated image sensor with electrically biased frontside and backside | |
JP2010283787A (ja) | 撮像装置 | |
JP2017195215A (ja) | 撮像素子及びその製造方法 | |
US8773559B2 (en) | Solid-state imaging device and method of manufacturing the same, and imaging apparatus | |
KR20240010546A (ko) | 광 검출 장치 및 전자 기기 | |
JP4852945B2 (ja) | 固体撮像素子 | |
JP4682504B2 (ja) | 固体撮像装置及びその製造方法並びに電子機器 | |
JP2008172005A (ja) | 固体撮像装置、電子モジュール及び電子機器 | |
US7994551B2 (en) | Image sensor and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080903 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4852945 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |