JP4852945B2 - Solid-state image sensor - Google Patents
Solid-state image sensor Download PDFInfo
- Publication number
- JP4852945B2 JP4852945B2 JP2005265029A JP2005265029A JP4852945B2 JP 4852945 B2 JP4852945 B2 JP 4852945B2 JP 2005265029 A JP2005265029 A JP 2005265029A JP 2005265029 A JP2005265029 A JP 2005265029A JP 4852945 B2 JP4852945 B2 JP 4852945B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- solid
- photodiode
- state imaging
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、ＣＭＯＳイメージセンサ等の固体撮像素子に関し、特に２次元画素アレイを構成する各画素の光電変換部が等間隔で配列されない構造を有する固体撮像素子に関する。 The present invention relates to a solid-state image pickup element such as a CMOS image sensor, about the particular solid-state image pickup element having a structure in which the photoelectric conversion unit of each pixel is not arranged at equal intervals to constitute the two-dimensional pixel array.
近年、この種のイメージセンサにおいて、素子の小型化と多画素化、高精細化を両立するために、種々の方法によって画素の微細化が行われている。
その中で、ＣＭＯＳイメージセンサにおいては、各画素セル内にＭＯＳトランジスタ等の複数の回路構成要素を有することから、画素の微細化が困難であるとされてきた。
そこで、この解決方法として、各画素毎に必要な回路構成要素を複数の画素で共有する構造とすることが提案されている。
例えば、図５及び図６は２画素共有時の固体撮像素子（ＣＭＯＳイメージセンサ）の従来例を示す図であり、図５は画素配置を示す平面図、図６はフォトダイオード周辺の素子構造を示す図５のＸ−Ｚ断面図である。
この図５及び図６に示す従来例は、２画素おきに共有領域が設けられ、この領域に回路構成要素が形成されたものである。すなわち、センサチップを構成する半導体基板１０には、それぞれ画素セルの受光部（ＰＤ；フォトダイオード）１２が形成されており、２つおきに各種のＭＯＳトランジスタ等を設けた素子形成領域（Ｔｒ領域）１４が配置されている。また、各素子は、素子分離領域１６等で分離され、半導体基板の上層には、図示しない配線膜や層間絶縁膜を介してカラーフィルタが積層され、その上にマイクロレンズ１８が配置されている。
In recent years, in this type of image sensor, pixel miniaturization is performed by various methods in order to achieve both a reduction in size of the element, an increase in the number of pixels, and an increase in definition.
Among them, in the CMOS image sensor, since each pixel cell has a plurality of circuit components such as MOS transistors, it has been difficult to miniaturize the pixels.
Therefore, as a solution to this problem, a structure is proposed in which circuit components necessary for each pixel are shared by a plurality of pixels.
For example, FIGS. 5 and 6 are diagrams showing a conventional example of a solid-state imaging device (CMOS image sensor) when two pixels are shared, FIG. 5 is a plan view showing a pixel arrangement, and FIG. 6 shows an element structure around a photodiode. It is XZ sectional drawing of FIG. 5 shown.
In the conventional example shown in FIGS. 5 and 6, a shared region is provided every two pixels, and circuit components are formed in this region. That is, a light receiving portion (PD: photodiode) 12 of each pixel cell is formed on the
しかし、このように複数の画素で回路構成要素を共有化した場合、各画素セルの配線パターンを均一形状にすることが困難となり、フォトダイオード（光電変換部）の受光部を等形状、等間隔で形成することが困難となる。例えば図５の例では、隣接するフォトダイオードの間隔Ａ、Ｂが素子形成領域１４を挟むか否かで異なることになる。
一方、光学特性を考えると、各画素のフォトダイオードに同じように光が入射する必要がある。
例えば図５に示すようなフォトダイオードの間隔が不均一な構成においても、通常は、マイクロレンズによる集光が各フォトダイオードに対して行われるため、基板表面においては、どの画素でもほぼ同様に光が入射するようにできる。
しかしながら、斜めに入射した光は、図６に示すように、入射方向に依存して光電子の到達領域が変化し、光電変換部の実効的な深さが変わることになり、図示のように画素間で感度差が生じる。
However, when circuit components are shared by a plurality of pixels in this way, it is difficult to make the wiring pattern of each pixel cell uniform, and the light receiving portions of the photodiodes (photoelectric conversion portions) are formed in equal shapes and at equal intervals. It becomes difficult to form with. For example, in the example of FIG. 5, the distances A and B between adjacent photodiodes differ depending on whether or not the
On the other hand, considering the optical characteristics, it is necessary for light to be incident on the photodiodes of the respective pixels in the same manner.
For example, even in a configuration in which the intervals of the photodiodes are not uniform as shown in FIG. 5, since the light is usually focused on each photodiode by the microlens, almost all of the pixels on the substrate surface emit light. Can be incident.
However, as shown in FIG. 6, the incident light of obliquely incident light changes the arrival region of the photoelectrons depending on the incident direction, and the effective depth of the photoelectric conversion unit changes. Sensitivity difference occurs.
そこで従来は、このような問題を回避するために、フォトダイオードを等間隔で配置することが多い。
図７は、回路構成要素を共有化した固体撮像素子において、フォトダイオードを等間隔配置した従来例を示している（例えば特許文献１参照）。
図示のように、この固体撮像素子では、２画素毎に回路構成要素を共有化したものであり、２つのフォトダイオード２１、２２の中間に電荷−電圧変換部（フローティングデフュージョン）２３が設けられ、各フォトダイオード２１、２２に転送ゲート２４を介して接続されている。また、その他の共有化した回路構成要素は、２つのフォトダイオード２１、２２の外側の共有領域２５に配置され、配線２６によって電荷−電圧変換部２３に接続されている。
FIG. 7 shows a conventional example in which photodiodes are arranged at equal intervals in a solid-state imaging device in which circuit components are shared (see, for example, Patent Document 1).
As shown in the figure, in this solid-state imaging device, circuit components are shared for every two pixels, and a charge-voltage conversion unit (floating diffusion) 23 is provided between the two
しかしながら、上述した図７に示す固体撮像素子では、フォトダイオードの間隔が同じになるように配置することを目的としているが、その反面、フォトダイオードの面積が減少する傾向にある。特に、画素寸法が小さくなるにつれ、トランジスタのアクティブ領域や、素子分離領域の幅が画素寸法のうちに占める割合が増大する。
したがって、上述のように回路構成要素を共有化しても、画素領域を最大限に活用することが困難であり、固体撮像素子の感度特性等を向上できないという問題があった。
However, the above-described solid-state imaging device shown in FIG. 7 aims to arrange the photodiodes at the same interval, but on the other hand, the area of the photodiodes tends to decrease. In particular, as the pixel size decreases, the ratio of the active region of the transistor and the width of the element isolation region to the pixel size increases.
Therefore, there is a problem that even if circuit components are shared as described above, it is difficult to make maximum use of the pixel region, and the sensitivity characteristics and the like of the solid-state imaging device cannot be improved.
そこで本発明は、光電変換部を不均一な間隔で配置した場合でも、できるだけ光電変換特性を均一化でき、画素の微細化や感度特性の向上等に貢献できる固体撮像素子及びその製造方法を提供することを目的とする。 Accordingly, the present invention provides a solid-state imaging device capable of making photoelectric conversion characteristics as uniform as possible even when the photoelectric conversion portions are arranged at non-uniform intervals and contributing to pixel miniaturization and improvement of sensitivity characteristics, and a method for manufacturing the same. The purpose is to do.
本発明の固体撮像素子は、半導体基板と、半導体基板に２次元配列で形成されている複数の画素セルと、少なくとも２つ以上の画素セルの共有回路が形成され、２つ以上の画素セルの間に共通して設けられた素子形成領域と、半導体基板上で光軸が等間隔に配置された、画素セルに入射光を供給するマイクロレンズとを備える。そして、複数の画素セルにおいて、半導体基板の浅層平面において隣接する画素セル間の電位極大点の距離が不均一であり、且つ、半導体基板の深層平面において隣接する画素セル間の電位極大点の距離が均一である。また、画素セルが、半導体基板の浅層から深層にかけて、画素セルの共有回路を含む素子形成領域側に近づくように湾曲して形成されている。
The solid-state imaging device of the present invention includes a semiconductor substrate, a plurality of pixel cells formed in a two-dimensional array on the semiconductor substrate, and a shared circuit of at least two or more pixel cells. And a microlens that supplies incident light to the pixel cell, the optical axes of which are arranged at equal intervals on the semiconductor substrate. In the plurality of pixel cells, the distance between the potential maximum points between adjacent pixel cells in the shallow plane of the semiconductor substrate is non-uniform, and the potential maximum point between adjacent pixel cells in the deep layer plane of the semiconductor substrate is not uniform. The distance is uniform. In addition, the pixel cell is curved from the shallow layer to the deep layer of the semiconductor substrate so as to approach the element formation region side including the shared circuit of the pixel cell .
また、それぞれ光電変換部を含む複数の画素セルを２次元配列で形成した半導体基板と、前記半導体基板上に配置されて前記画素セルに入射光を供給するマイクロレンズとを有する。前記光電変換部の電荷蓄積領域に対するイオン注入を複数回に分けて行い、少なくとも一部の画素セルの光電変換部の電位分布について、半導体基板の浅層平面における電位極大点を前記マイクロレンズの光軸に対して１次元方向または２次元方向にずれて形成するとともに、半導体基板の深層平面における電位極大点を半導体基板の浅層平面における電位極大点のずれ方向と逆方向にずれて形成する。 Also, the semiconductor substrate where the plurality of pixel cells formed in a two-dimensional array containing a photoelectric conversion unit, respectively, that the disposed on a semiconductor substrate having a microlens for supplying incident light to the pixel cell. Ion implantation into the charge storage region of the photoelectric conversion unit is performed a plurality of times, and the potential maximum of the photoelectric conversion unit of at least some of the pixel cells is set to the potential maximum point in the shallow plane of the semiconductor substrate. together axially formed shifted in one-dimensional direction or two-dimensional direction with respect to, we formed offset a potential maximum point in the deep plane of the semiconductor substrate in the displacement direction opposite to the direction of the potential maximum point in the shallow plane of the semiconductor substrate .
本発明の固体撮像素子によれば、光電変換部の電位分布が、半導体基板の浅層平面における電位極大点をマイクロレンズの光軸に対して１次元方向または２次元方向にずれて形成され、半導体基板の深層平面における電位極大点を半導体基板の浅層平面における電位極大点のずれ方向と逆方向にずれて形成されることから、マイクロレンズに対する光電変換部の配置ずれを光電変換部の深層側のずれにより修正し、実効的な電荷蓄積領域を拡大できる。
したがって、各画素の光電変換特性を均一化でき、画素の微細化や感度特性の向上等に貢献でき、特に画素の構成要素を共有化した場合に問題となる光電変換部の非均一性による画素間の感度ばらつきを抑制することができる効果がある。
According to the solid-state imaging element of the present invention, the potential distribution of the photoelectric conversion unit is formed offset the potential maximum point in the shallow plane of the semiconductor substrate with respect to the optical axis of the microlens in one-dimensional direction or two-dimensional direction Since the potential maximum point in the deep plane of the semiconductor substrate is shifted in the opposite direction to the shift direction of the potential maximum point in the shallow plane of the semiconductor substrate, the displacement of the photoelectric conversion unit relative to the microlens is It can be corrected by the shift on the deep layer side, and the effective charge accumulation region can be expanded.
Accordingly, the photoelectric conversion characteristics of each pixel can be made uniform, contributing to the miniaturization of pixels, improvement of sensitivity characteristics, and the like. Pixels due to non-uniformity of the photoelectric conversion unit, which is a problem particularly when pixel components are shared There is an effect that variation in sensitivity can be suppressed.
前述のように固体撮像素子への入射光はマイクロレンズで集光されることから、フォトダイオードの全面に光が入射されるわけではない。したがって、画素の中心付近に入射した光に対して斜光耐性が確保されれば良い。このため、基板表面において画素中心とフォトダイオード中心が合致しなくても、基板内で十分な光電変換領域及び電荷蓄積領域を確保することで斜光耐性が高められるものである。
そこで、本実施の形態では、このようなフォトダイオードの電荷蓄積領域の深層側の形状を、基板表面のずれと逆方向にずらすことで、十分な電荷蓄積領域を有するフォトダイオードを形成できるようにした。さらに、基板深部の素子分離幅が十分狭ければ、基板深部の電荷蓄積領域を等間隔に配置してもよい。
また、素子分離領域で光電変換することになっても、素子分離領域の辺縁部であれば、電位勾配によって信号電荷は電荷蓄積領域に向かってドリフトされることから、基板表面において十分なスポット径マージンが得られない場合においても、斜めに入射した光が基板内で素子分離領域に深く入り込むのを抑制することにより、一定の効果が得られるものである。
以下、本発明の具体的な実施例について説明する。
As described above, since the incident light to the solid-state imaging device is collected by the microlens, the light is not incident on the entire surface of the photodiode. Therefore, it is only necessary to ensure oblique light resistance against light incident near the center of the pixel. For this reason, even if the pixel center does not coincide with the photodiode center on the substrate surface, the oblique light resistance can be enhanced by securing a sufficient photoelectric conversion region and charge storage region in the substrate.
Therefore, in this embodiment, a photodiode having a sufficient charge accumulation region can be formed by shifting the shape on the deep layer side of the charge accumulation region of such a photodiode in the direction opposite to the displacement of the substrate surface. did. Further, if the element isolation width in the deep part of the substrate is sufficiently narrow, the charge storage regions in the deep part of the substrate may be arranged at equal intervals.
Even if photoelectric conversion is performed in the element isolation region, signal charges drift toward the charge accumulation region due to the potential gradient at the edge of the element isolation region, so that a sufficient spot on the substrate surface is obtained. Even when a diameter margin cannot be obtained, a certain effect can be obtained by suppressing obliquely incident light from entering the element isolation region in the substrate.
Hereinafter, specific examples of the present invention will be described.
図１は本発明の第１の実施例による２画素共有時の固体撮像素子（ＣＭＯＳイメージセンサ）のフォトダイオード周辺の素子構造を示す断面図であり、図６に示す従来例の断面図（図５のＸ−Ｚ断面図）に対応したものである。
なお、以下に説明する図１、図３、図４の２画素共有時における素子配置は、上方から見た場合、全て図５と共通であるため、個々の図面は省略し、必要に応じて図５を援用して説明するものとする。
また、図８は本実施例による固体撮像素子（ＣＭＯＳイメージセンサ）を搭載したカメラ装置の構成例を示すブロック図であり、図９は本実施例による固体撮像素子（ＣＭＯＳイメージセンサ）の全体構成を示す平面図である。
本実施例の説明では、まず、図８に示すカメラ装置と図９に示すイメージセンサの構成について説明し、次に、本実施例の特徴となる固体撮像素子の素子構造の詳細部分について説明する。
FIG. 1 is a sectional view showing an element structure around a photodiode of a solid-state imaging device (CMOS image sensor) when two pixels are shared according to a first embodiment of the present invention, and is a sectional view of a conventional example shown in FIG. 5 corresponds to the XZ sectional view of FIG.
1, 3, and 4, which will be described below, are the same as those in FIG. 5 when viewed from above, and therefore, each drawing is omitted, and as necessary. The description will be made with reference to FIG.
FIG. 8 is a block diagram showing a configuration example of a camera device equipped with a solid-state image sensor (CMOS image sensor) according to the present embodiment. FIG. 9 is an overall configuration of the solid-state image sensor (CMOS image sensor) according to the present embodiment. FIG.
In the description of this embodiment, the configuration of the camera device shown in FIG. 8 and the image sensor shown in FIG. 9 will be described first, and then the detailed portion of the element structure of the solid-state imaging device that is a feature of this embodiment will be described. .
まず、図８に示すカメラ装置は、ＣＭＯＳイメージセンサのセンサモジュールを用いてスチル画像またはデジタルビデオ画像を撮像するものであり、図示のように、センサジュール１１０の内部には、ＣＭＯＳイメージセンサ１１１が設けられ、その前面に配置された撮像レンズ１２０及び絞り機構１３０を通して被写体像を取り込み、撮像を行う。なお、サーボ制御機構部１４０は、メイン制御部１５０の制御に基づいて、撮像レンズ１２０のフォーカス制御や絞り機構１３０の制御を行う。
また、センサジュール１１０の後段に配置された信号処理部１６０には、自動利得制御回路、Ａ／Ｄ変換器、信号処理回路等を含み、ＣＭＯＳイメージセンサ１１１によって撮像した信号から所定フォーマットの画像データを生成する。
表示部１７０は、信号処理部１６０によって生成された画像データを表示する液晶表示器等であり、記録部１８０は信号処理部１６０によって生成された画像データを記録媒体に記録する。また、操作部１９０には、シャッタボタン、各種機能キー、及びカーソルキー等を含み、ユーザが本カメラ装置を操作するための各種入力を行うものである。
メイン制御部１５０は、操作部１９０の入力に基づいて、カメラ装置の各要素を統一的に制御し、各種モードの撮影動作や入出力動作を実行するものである。
First, the camera apparatus shown in FIG. 8 captures a still image or a digital video image using a sensor module of a CMOS image sensor. As shown in the figure, a
Further, the
The
The
次に、図９に示すように、本例のＣＭＯＳイメージセンサは、半導体チップ２００上に画素アレイ部２１０、周辺回路部２２０、及び入出力端子部２３０等を設けたものである。
画素アレイ部２１０は、それぞれフォトダイオードや画素トランジスタで構成される多数の画素を２次元配列で配置したものである。この画素アレイ部２１０の大部分が有効画素領域として被写体の撮像を行い、その撮像信号を出力する。
また、周辺回路部２２０は、画素アレイ部２１０と共通のＣＭＯＳプロセスにより、画素アレイ部を駆動するための駆動回路や各種の信号処理回路等が形成されている。また、入出力端子部２３０は、外部機器（本例ではカメラ装置本体）との間で種々の信号をやり取りする入力端子及び出力端子で構成されている。
このように形成された半導体チップ２００の上面には、さらにカラーフィルタやオンチップレンズ（図９では省略する）が取り付けられ、センサモジュールとしてカメラ装置内に組み込まれる。
Next, as shown in FIG. 9, the CMOS image sensor of this example is provided with a
The
In the peripheral circuit unit 220, a driving circuit for driving the pixel array unit, various signal processing circuits, and the like are formed by a CMOS process common to the
A color filter and an on-chip lens (not shown in FIG. 9) are further attached to the upper surface of the semiconductor chip 200 formed in this way, and the sensor chip is incorporated in the camera device.
次に本実施例の特徴となる固体撮像素子内の素子構造について説明する。
次に、本実施例の特徴となる固体撮像素子の詳細について説明する。
本実施例の固体撮像素子も図５及び図６で説明した従来例と同様に、複数の画素で素子形成領域を共有することにより、半導体基板３１の表面において、フォトダイオード（ＰＤ）３２の間隔が不均一になったものである。
すなわち、センサチップを構成する半導体基板３１には、それぞれ画素セルの受光部（ＰＤ；フォトダイオード）３２が形成され、２つおきに各種のＭＯＳトランジスタ等を設けた素子形成領域３４が配置されている。また、各素子は、素子分離領域３３等で分離され、半導体基板の上層には、図示しない配線膜や層間絶縁膜を介してカラーフィルタが積層され、その上にマイクロレンズ３５が配置されている。マイクロレンズ３５の光軸が等間隔に形成されるのに対し、フォトダイオード３２の間隔は素子形成領域３４が介在することによって不均一となり、マイクロレンズ３５の光軸に対して基板面方向（１次元方向）にずれた配置となっている。
Next, the element structure in the solid-state image sensor which is a feature of the present embodiment will be described.
Next, details of the solid-state imaging device that is a feature of the present embodiment will be described.
Similarly to the conventional example described with reference to FIGS. 5 and 6, the solid-state imaging device of the present embodiment also shares an element formation region with a plurality of pixels, so that the distance between the photodiodes (PD) 32 on the surface of the
That is, a light receiving portion (PD; photodiode) 32 of each pixel cell is formed on the
フォトダイオード３２は、半導体基板３１の上層に設けられた素子形成用のウェル領域中に例えばｎ型イオンを注入して信号電荷（本例では電子）の蓄積領域を形成したものであり、より好ましい構造として、ｎ型イオンを基板に深く注入して深い電荷蓄積領域を形成するとともに、この電荷蓄積領域の表面に高濃度のｐ型イオンを注入し、光電変換で生じた正孔を吸収するための正孔蓄積領域を形成した、いわゆるＨＡＤ構造を用いることにより、高感度のフォトダイオードを構成することが可能である。
また、素子分離領域３３は、例えば半導体基板３１のウェル領域中に高濃度のｐ型イオンを注入して、ｎ型の電荷蓄積領域内の信号電荷の漏洩を阻止するものであり、図示のように、フォトダイオード３２の側部から底部を包囲する状態で形成される。なお、フォトダイオード３２の側部に配置される素子分離領域３３の一部は、フォトダイオードの電荷蓄積領域に蓄積された信号電荷を、隣接するフローティングデフュージョン（ＦＤ）部に転送するための転送ゲートとして機能する。また、フォトダイオード３２の底部に配置される素子分離領域３３は、過剰光の入射によってフォトダイオードの電荷蓄積領域に過剰な信号電荷が発生した場合に、その過剰な信号電荷を隣接するフォトダイオードでなく、半導体基板３１の裏面側に排出するためのオーバーフロードレインとして機能する。
The
The
また、素子形成領域３４には、素子分離領域３３内に２画素分の共有回路が形成されている。ＣＭＯＳイメージセンサにおける画素回路としては種々の方式が用いられており、共有する回路の構成も様々な形態が考えられる。
ここでは具体例として、フォトダイオードの信号電荷をフローティングデフュージョン（ＦＤ）部に読み出す転送トランジスタ（転送ゲート）、この転送トランジスタで読み出された信号電荷によるＦＤ部の電位変動を電圧信号や電流信号に変換する増幅トランジスタと、ＦＤ部の電位を基準電位にリセットするリセットトランジスタと、画素選択を行う選択トランジスタ等を含むものとする。
In the
Here, as a specific example, a transfer transistor (transfer gate) that reads a signal charge of a photodiode to a floating diffusion (FD) portion, and potential fluctuation of the FD portion due to the signal charge read by the transfer transistor is a voltage signal or a current signal. An amplifying transistor for converting to, a reset transistor for resetting the potential of the FD portion to a reference potential, a selection transistor for performing pixel selection, and the like are included.
そして、本実施例と従来例との主な相違点は、フォトダイオード３２の電荷蓄積領域の不純物プロファイル（電位分布）にある。すなわち、本例の固体撮像素子において、フォトダイオード３２が半導体基板３１の深さ方向にまっすぐに設けられておらず、浅層と深層で基板平面方向（１次元方向または２次元方向）にずれた状態で形成されている。
詳しくは、各画素のフォトダイオード３２における電位分布は、半導体基板３１の表面（浅層平面）において、各フォトダイオード３２の電荷蓄積領域の基板面方向の電位極大点の間隔が不均一であり、マイクロレンズ３５の光軸（光学中心）に対してずれて形成されている。一方、半導体基板３１の深層平面において、各フォトダイオード３２の電荷蓄積領域の電位極大点が、浅層の電荷蓄積領域の電位極大点と逆方向、具体的にはマイクロレンズ３５の光軸に近づく方向にずれて形成されている。
この結果、各フォトダイオード３２の電荷蓄積領域の電位分布は、半導体基板３１の浅層から深層にかけて湾曲した構造となり、深層の電荷蓄積領域の電位極大点はマイクロレンズ３５の光軸と一致して各画素間で等間隔に形成される。
そして、このようなフォトダイオードの構造により、特に斜めに入射した光の吸収される範囲の入射角依存を弱めることができ、光電変換及び電荷蓄積領域の実効的な拡大が達成され、高感度の固体撮像素子を実現できる。
The main difference between this embodiment and the conventional example is the impurity profile (potential distribution) of the charge storage region of the
Specifically, in the potential distribution in the
As a result, the potential distribution in the charge storage region of each
In addition, such a photodiode structure can weaken the incident angle dependency of the absorption range of obliquely incident light, achieves effective expansion of the photoelectric conversion and charge storage region, and achieves high sensitivity. A solid-state image sensor can be realized.
なお、光電変換部の位置や形状をあらわす表現は種々考えられ、電荷蓄積領域の範囲自体が不純物の濃度分布や拡散、入射光の波長等によって微妙に変化するものであるため、電荷蓄積領域を中心や外形という表現で特定することは困難である。
そこで、本発明では、隣接する光電変換部（フォトダイオード）間の間隔や１つの光電変換部（フォトダイオード）における浅層と深層とのずれを明瞭に表すための表現として、光電変換部の電位分布における電位極大点という用語で表すものとする。
There are various expressions that represent the position and shape of the photoelectric conversion unit, and the range of the charge storage region itself changes slightly depending on the concentration distribution and diffusion of impurities, the wavelength of incident light, etc. It is difficult to specify by the expression of the center or the outer shape.
Therefore, in the present invention, the potential of the photoelectric conversion unit is used as an expression for clearly expressing the interval between adjacent photoelectric conversion units (photodiodes) and the shift between the shallow layer and the deep layer in one photoelectric conversion unit (photodiode). It shall be expressed by the term potential maximum point in the distribution.
また、本例においては、各フォトダイオード３２の電荷蓄積領域の形状に合わせて、各フォトダイオード３２の間に配置される素子分離領域３３の形状が変形している。具体的には、フォトダイオード３２とフォトダイオード３２の間の素子分離領域３３は、半導体基板３１の浅層側で幅が狭く、半導体基板３１の深層側で幅が大きくなっており、図示のように、フォトダイオード３２の電荷蓄積領域の下端部分が素子形成領域３４の下部に入り込むような構成となっている。
なお、本例のように基板の浅層と深層とで形状の異なるフォトダイオードや素子分離領域を形成するには、マスク、イオン濃度、及び注入エネルギを変えて複数回のイオン注入を行う方法が一般的であり、本例においても、その方法を用いるものとする。
Further, in this example, the shape of the
In order to form photodiodes and element isolation regions having different shapes between the shallow layer and the deep layer of the substrate as in this example, a method of performing multiple ion implantations by changing the mask, ion concentration, and implantation energy is used. In general, this method is also used in this example.
また、本例は、基板深層における素子分離領域を均一の幅ｃ、均一の間隔ｄで形成した例であり、特に基板表面におけるフォトダイオードの間隔（素子分離領域の幅）の最大値ａと最小値ｂの中間値（ａ＋ｂ）／２が基板深層における素子分離領域の幅ｃと等しい値となっている（すなわち、（ａ＋ｂ）／２＝ｃ）。なお、実際に形成される素子には一定の製造誤差（イオン注入誤差や熱拡散誤差）を含むことは勿論であり、ここで言う「均一」、「等しい」といった用語は、その製造誤差を含む意味で用いているものとする。
このような条件で素子分離領域を形成することは、言い換えれば、フォトダイオードの形状領域を素子分離領域によって規制する意義を有し、上述の（ａ＋ｂ）／２＝ｃの条件で素子分離領域を形成した結果、図１に示すような形状のフォトダイオードを形成できることになる。
Further, this example is an example in which element isolation regions in the deep substrate are formed with a uniform width c and a uniform interval d, and in particular, the maximum value a and the minimum of the photodiode interval (element isolation region width) on the substrate surface. The intermediate value (a + b) / 2 of the value b is equal to the width c of the element isolation region in the deep substrate (that is, (a + b) / 2 = c). It should be noted that the element actually formed includes a certain manufacturing error (ion implantation error and thermal diffusion error), and the terms “uniform” and “equal” here include the manufacturing error. It shall be used in the meaning.
In other words, forming the element isolation region under such a condition has the significance of regulating the shape region of the photodiode by the element isolation region, and the element isolation region is formed under the above-described condition (a + b) / 2 = c. As a result, a photodiode having a shape as shown in FIG. 1 can be formed.
例えばフォトダイオードに斜め光が入射し、この斜め光が基板の深層で電子に変換された場合、基板の深層のフォトダイオードの境界部分に電子が生じることになり、隣接するフォトダイオードの間で電子が移動し、混色の原因となる。
そこで、本例のように、基板深部でのフォトダイオード間の素子分離領域の幅を大きくとることにより、基板深部での電子の移動を有効に防止し、混色のない固体撮像素子を提供できる。
また、このような素子分離領域によって形成されるフォトダイオードの形状（電位分布）は、図１に示すように、基板表面ではマイクロレンズの光軸からずれた位置に配置されるが、基板の深層に行くに従い、徐々にマイクロレンズの光軸に近づく方向に湾曲することにより、マイクロレンズに対するフォトダイオードの基板表面での配置ずれを基板深層側で修正し、実効的な電荷蓄積領域を拡大でき、画素共有時に問題となるフォトダイオードの非均一性による画素間の感度ばらつきを抑制することができる。
For example, when oblique light is incident on a photodiode and this oblique light is converted into electrons in the deep layer of the substrate, electrons are generated at the boundary portion of the photodiode in the deep layer of the substrate, and electrons are generated between adjacent photodiodes. Move and cause color mixing.
Therefore, as in this example, by increasing the width of the element isolation region between the photodiodes in the deep part of the substrate, it is possible to effectively prevent the movement of electrons in the deep part of the substrate and to provide a solid-state imaging device free from color mixing.
Further, as shown in FIG. 1, the shape (potential distribution) of the photodiode formed by such an element isolation region is arranged at a position shifted from the optical axis of the microlens on the substrate surface. By gradually curving in the direction approaching the optical axis of the microlens, the displacement of the photodiode on the substrate surface relative to the microlens can be corrected on the deep side of the substrate, and the effective charge storage area can be expanded. Sensitivity variation between pixels due to non-uniformity of photodiodes, which is a problem when sharing pixels, can be suppressed.
また、基板の深部において、フォトダイオードの電荷蓄積領域の末端の隅部が転送ゲートから遠ざかる方向に伸びている場合には、この部分に生じた信号電荷が転送ゲートから遠い位置にあるために、完全に転送されず、転送残りが生じる場合がある。
しかし、図１に示すように、本利のフォトダイオード３２では、素子形成領域３４の両側に配置される２画素分のフォトダイオード３２が、それぞれ基板の深部で素子形成領域３４に近づく方向に湾曲しているため、電荷蓄積領域の末端部分が転送ゲートに近い位置に配置されることになり、有効な転送を行える構造となっている。
なお、図１では各フォトダイオード３２の末端角部を鋭角に描いているが、実際にはイオン注入や熱拡散を経て形成される電荷蓄積領域の角部は丸味を帯びたものとなり、その面からも、角部の転送残りを防止できる構造となっている。
また、図示の例は１次元方向の構造を示しているが、２次元方向についても同様に形成することが可能である。
Further, in the deep part of the substrate, when the corner of the end of the charge storage region of the photodiode extends in a direction away from the transfer gate, the signal charge generated in this part is located far from the transfer gate. In some cases, transfer is not completed completely and transfer remains.
However, as shown in FIG. 1, in the
In FIG. 1, the end corners of each
In addition, although the illustrated example shows a structure in the one-dimensional direction, it can be formed in the same manner in the two-dimensional direction.
次に、本例におけるフォトダイオードの形成方法について説明する。
図１に示すフォトダイオード３２は、例えば電荷蓄積領域を形成するためのイオン注入工程（本例ではｎ型イオン注入）において、浅層へのイオン注入と深層へのイオン注入とを分けて行い、マスクの変更によってイオン注入領域をずらすことによって形成できる。なお、浅層へのイオン注入と深層へのイオン注入はどちらを先に行ってもよく、また、イオン注入の回数は、２回に限らず、３回以上に分けてもよい。
具体的には、シリコン基板の上層に酸化膜等による素子分離領域を形成し、この素子分離領域で挟まれたシリコン基板領域にｐ型のウェル領域を設け、このｐ型のウェル領域内にｎ型イオン注入を行うことでフォトダイオードの電荷蓄積領域を形成する。この際、イオン注入領域を変えた工程を複数回行うことで、図１に示すような形状のフォトダイオードを形成できる。
なお、本例では、ｐ型のウェル領域中にｎ型イオン注入を行うことで電荷蓄積領域を形成する電子蓄積型のフォトダイオードの例で説明しているが、ｐ型とｎ型を逆にして正孔
蓄積型のフォトダイオードとしても同様に適用できる。また、本例のｎ型電荷蓄積領域の表面に正孔を吸収するためのｐ型領域を設けた、いわゆるＨＡＤ型のフォトダイオードを設けることも勿論可能である。
また、ここではフォトダイオードの形成方法を説明しているが、上述した素子分離領域の形成も複数回のイオン注入によって同様に行えるものである。
Next, a method for forming a photodiode in this example will be described.
The
Specifically, an element isolation region made of an oxide film or the like is formed on the upper layer of the silicon substrate, a p-type well region is provided in the silicon substrate region sandwiched between the element isolation regions, and an n-type region is formed in the p-type well region. The charge storage region of the photodiode is formed by performing the ion implantation. At this time, a photodiode having a shape as shown in FIG. 1 can be formed by performing the process of changing the ion implantation region a plurality of times.
In this example, an example of an electron storage photodiode that forms a charge storage region by performing n-type ion implantation into a p-type well region has been described. However, the p-type and n-type are reversed. Thus, the present invention can be similarly applied to a hole accumulation type photodiode. It is of course possible to provide a so-called HAD type photodiode in which a p-type region for absorbing holes is provided on the surface of the n-type charge storage region of this example.
In addition, although a method for forming a photodiode is described here, the above-described element isolation region can be similarly formed by a plurality of ion implantations.
図２は４画素共有時の固体撮像素子の画素配置を示す平面図である。
図示の例では、信号電荷の水平転送方向及び垂直転送方向に隣接する４画素で回路構成要素を共有した素子形成領域４４を設けている。この場合、フォトダイオード４２の中心のずれは４タイプ存在する。なお、図２では、フォトダイオード４２の深い領域に形成されたウェル領域４５を示している。
しかし、このような素子配置においても、水平転送方向及び垂直転送方向の両方において、基板深層の電荷蓄積領域（電位極大点）が等間隔になるようにずらして形成することにより、水平転送方向と垂直転送方向の両方向に対して前記第１の実施例と同様の効果を得ることができる。
FIG. 2 is a plan view showing the pixel arrangement of the solid-state imaging device when four pixels are shared.
In the illustrated example, an
However, even in such an element arrangement, by forming the charge accumulation regions (potential maximum points) in the deep layer of the substrate so as to be equally spaced in both the horizontal transfer direction and the vertical transfer direction, the horizontal transfer direction and The same effect as in the first embodiment can be obtained in both directions of the vertical transfer direction.
図３は本発明の第２の実施例による固体撮像素子のフォトダイオード周辺の素子構造を示す断面図であり、図４に示す従来例の断面図に対応したものである。
上述した第１の実施例では、画素間の素子分離領域の形状が均一な例を示したが、第２の実施例は不均一な素子分離領域５３を有する例である。従来の固体撮像素子においては、例えば図４に示すように、フォトダイオードと転送ゲートとの位置関係等に伴って、信号電荷の転送残りや電荷漏洩（混色）を生じる場合があることから、半導体基板１０の浅部から深部にかけて素子分離領域１６の形状を不均一として特性の改善を図る場合がある。
そこで、このような場合にも、第１の実施例と同様に本発明を適用し、図３に示すように、不均一な素子分離領域５３に対し、浅層から深層にかけてずれた構造のフォトダイオード５２とすることにより、斜めに入射した光が吸収される範囲の入射角依存を弱めることができ、感度特性の向上を図ることが可能となる。なお、その他の構成は図１の構成と同様であるので、同一符号を付して説明は省略する。
FIG. 3 is a cross-sectional view showing the element structure around the photodiode of the solid-state imaging device according to the second embodiment of the present invention, and corresponds to the cross-sectional view of the conventional example shown in FIG.
In the first embodiment described above, an example in which the shape of the element isolation region between the pixels is uniform has been shown. However, the second embodiment is an example having a non-uniform
In such a case, the present invention is applied in the same manner as in the first embodiment, and as shown in FIG. 3, a photo with a structure shifted from the shallow layer to the deep layer with respect to the non-uniform
以上、本発明の実施例を説明したが、本発明は以上の実施例に限定されず、種々の変形が可能である。
例えば、フォトダイオードの電荷蓄積領域の形状は、図１及び図３に示した形状の他に、さらに多様な形状を選択でき、また、例えば基板の深さ方向に徐々に濃度を低くしたイオン注入を繰り返し行い、電荷蓄積領域を拡大するような技術と組み合わせることも可能である。
また、本発明の固体撮像素子は、各種のカメラシステムに搭載されるものの他に、単体のイメージセンサモジュールとしても提供されるものであり、種々の製品形態に広く利用できるものである。
As mentioned above, although the Example of this invention was described, this invention is not limited to the above Example, A various deformation | transformation is possible.
For example, the shape of the charge storage region of the photodiode can be selected from various shapes in addition to the shapes shown in FIGS. 1 and 3, and for example, ion implantation in which the concentration is gradually lowered in the depth direction of the substrate. It is also possible to combine with a technique of repeating the above and expanding the charge storage region.
The solid-state imaging device of the present invention is provided as a single image sensor module in addition to those mounted on various camera systems, and can be widely used in various product forms.
３１……半導体基板、３２……フォトダイオード（ＰＤ）、３３……素子分離領域３３……素子形成領域、３５……マイクロレンズ。
31 ... Semiconductor substrate, 32 ... Photodiode (PD), 33 ...
Claims (6)
前記半導体基板に２次元配列で形成されている複数の画素セルと、
少なくとも２つ以上の画素セルの共有回路が形成され、前記２つ以上の画素セルの間に共通して設けられた素子形成領域と、
前記半導体基板上で光軸が等間隔に配置された、前記画素セルに入射光を供給するマイクロレンズと、を備え、
複数の前記画素セルにおいて、前記半導体基板の浅層平面において隣接する前記画素セル間の電位極大点の距離が不均一であり、且つ、前記半導体基板の深層平面において隣接する前記画素セル間の電位極大点の距離が均一であり、
前記画素セルが、前記半導体基板の浅層から深層にかけて、前記画素セルの前記共有回路を含む前記素子形成領域側に近づくように湾曲して形成されている
固体撮像素子。 A semiconductor substrate;
A plurality of pixel cells formed in a two-dimensional array on the semiconductor substrate;
A shared circuit of at least two or more pixel cells is formed, and an element formation region provided in common between the two or more pixel cells ;
A microlens for supplying incident light to the pixel cell, the optical axes of which are arranged at equal intervals on the semiconductor substrate,
In the plurality of pixel cells, the distance between the potential maximum points between the adjacent pixel cells in the shallow plane of the semiconductor substrate is non-uniform, and the potential between the adjacent pixel cells in the deep plane of the semiconductor substrate The distance between the local maxima is uniform,
The solid-state imaging element, wherein the pixel cell is formed to be curved from a shallow layer to a deep layer of the semiconductor substrate so as to approach the element formation region side including the shared circuit of the pixel cell .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005265029A JP4852945B2 (en) | 2005-09-13 | 2005-09-13 | Solid-state image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005265029A JP4852945B2 (en) | 2005-09-13 | 2005-09-13 | Solid-state image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007081015A JP2007081015A (en) | 2007-03-29 |
| JP4852945B2 true JP4852945B2 (en) | 2012-01-11 |
Family
ID=37941015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005265029A Expired - Fee Related JP4852945B2 (en) | 2005-09-13 | 2005-09-13 | Solid-state image sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4852945B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5272433B2 (en) | 2008-02-15 | 2013-08-28 | 富士通セミコンダクター株式会社 | Method and apparatus for calculating shift amount of image pickup device, image pickup device, and device incorporating image pickup device |
| KR20110008762A (en) | 2009-07-21 | 2011-01-27 | 삼성전자주식회사 | Unit pixel and cmos image sensor having the same |
| JP2011066204A (en) | 2009-09-17 | 2011-03-31 | Fujifilm Corp | Solid-state imaging element, method for manufacturing the same, and imaging device |
| JP5566457B2 (en) * | 2010-06-18 | 2014-08-06 | 富士フイルム株式会社 | Solid-state imaging device and digital camera |
| JP2022185900A (en) * | 2021-06-03 | 2022-12-15 | ソニーセミコンダクタソリューションズ株式会社 | Photodetector and electronic equipment |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4759886B2 (en) * | 2001-09-03 | 2011-08-31 | ソニー株式会社 | Solid-state imaging device |
| JP4311171B2 (en) * | 2003-11-18 | 2009-08-12 | ソニー株式会社 | Solid-state image sensor |
| EP1557886A3 (en) * | 2004-01-26 | 2006-06-07 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera |
-
2005
- 2005-09-13 JP JP2005265029A patent/JP4852945B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007081015A (en) | 2007-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220320156A1 (en) | Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus | |
| JP5263279B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
| JP4350768B2 (en) | Photoelectric conversion device and imaging device | |
| JP5471174B2 (en) | SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
| US8716769B2 (en) | Image sensors including color adjustment path | |
| US10103190B2 (en) | Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate | |
| US8354292B2 (en) | CMOS image sensor having a crosstalk prevention structure and method of manufacturing the same | |
| JP5539104B2 (en) | Photoelectric conversion device and imaging system using the same | |
| US8537255B2 (en) | Image sensors | |
| US8916917B2 (en) | Solid-state imaging device | |
| JP5406537B2 (en) | Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device | |
| JP2007020194A (en) | Image sensor including active sensor array | |
| JP2008172580A (en) | Solid-state imaging element, and solid-state imaging apparatus | |
| JP2012199489A (en) | Solid state image pickup device, solid state image pickup device manufacturing method and electronic apparatus | |
| US20100327390A1 (en) | Back-illuminated image sensor with electrically biased conductive material and backside well | |
| JP2008235681A (en) | Solid-state imaging element, single-plate color solid-state imaging element and electronic apparatus | |
| US20100327391A1 (en) | Back-illuminated image sensor with electrically biased frontside and backside | |
| JP2010283787A (en) | Imaging apparatus | |
| JP2017195215A (en) | Imaging device and method of manufacturing the same | |
| US8773559B2 (en) | Solid-state imaging device and method of manufacturing the same, and imaging apparatus | |
| KR20240010546A (en) | Light detecting device and electronic device | |
| JP4852945B2 (en) | Solid-state image sensor | |
| JP4682504B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
| JP2008172005A (en) | Solid-state image pickup device, electronic module and electronic device | |
| US7994551B2 (en) | Image sensor and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080903 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111010 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4852945 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |