JP4848265B2 - Power storage module and power storage system - Google Patents

Power storage module and power storage system Download PDF

Info

Publication number
JP4848265B2
JP4848265B2 JP2006350306A JP2006350306A JP4848265B2 JP 4848265 B2 JP4848265 B2 JP 4848265B2 JP 2006350306 A JP2006350306 A JP 2006350306A JP 2006350306 A JP2006350306 A JP 2006350306A JP 4848265 B2 JP4848265 B2 JP 4848265B2
Authority
JP
Japan
Prior art keywords
power storage
voltage
mos transistor
module
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006350306A
Other languages
Japanese (ja)
Other versions
JP2008161029A (en
Inventor
文昭 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2006350306A priority Critical patent/JP4848265B2/en
Publication of JP2008161029A publication Critical patent/JP2008161029A/en
Application granted granted Critical
Publication of JP4848265B2 publication Critical patent/JP4848265B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Description

本発明は、二次電池や大容量キャパシタなどの蓄電セルを多数直列接続して構成される蓄電モジュールおよびこのモジュールを多数直列接続して構成される蓄電システムに関する。   The present invention relates to a power storage module configured by connecting a large number of power storage cells such as secondary batteries and large-capacity capacitors in series, and a power storage system configured by connecting a large number of these modules in series.

二次電池やキャパシタなどの蓄電セルを用いて、たとえば電気自動車の動力電源あるいは負荷平準化用の蓄電システムを構成するためには、数十〜数百の蓄電セルを直列接続する必要がある。   In order to configure, for example, a power source for electric vehicles or a power leveling system for load leveling using power storage cells such as secondary batteries and capacitors, it is necessary to connect tens to hundreds of power storage cells in series.

たとえば数百Ｖ規模の電圧で蓄電動作を行う蓄電システムを構築する場合、所定数の蓄電セルが直列接続された蓄電モジュールを構成し、この蓄電モジュールを任意数直列接続して所望の動作電圧を得るようにした方がよい。そうすれば、モジュールを規格化して生産性の向上およびコストの低減が可能となり、所望の動作電圧を得るための配線工数を少なくすることができ、一部のセルに不良や故障が生じた場合の交換修理も容易にすることができるなど、多くの利点が得られる。   For example, when building a power storage system that performs a power storage operation with a voltage of several hundred volts, a power storage module in which a predetermined number of power storage cells are connected in series is configured, and an arbitrary number of power storage modules are connected in series to obtain a desired operating voltage. It is better to get it. In this way, it is possible to standardize modules to improve productivity and reduce costs, reduce the number of wiring steps to obtain the desired operating voltage, and if some cells are defective or defective There are many advantages, such as easy replacement and repair.

多数の蓄電セルが直列接続された蓄電モジュールでは、モジュール内のセルを保護するため、蓄電セルの直列接続端と外部端子の間に半導体スイッチを直列に介在させるとともに、モジュール内の各セルの電圧を個別に監視し、いずれかのセル電圧に異常が生じたときに上記スイッチをオン状態からオフ状態に制御するセル保護回路を備えることが望ましい（たとえば、特許文献１参照）。   In a power storage module in which a large number of power storage cells are connected in series, in order to protect the cells in the module, a semiconductor switch is interposed in series between the serial connection end of the power storage cell and the external terminal, and the voltage of each cell in the module It is desirable to provide a cell protection circuit that individually monitors and controls the switch from an on state to an off state when an abnormality occurs in any cell voltage (see, for example, Patent Document 1).

セル保護回路としては、モジュール内の蓄電セルを過充電から保護するための過充電保護回路と、モジュール内の蓄電セルを過放電から保護するための過放電保護回路とがあり、用途に応じてそのいずれか一方または両方が設置される。   The cell protection circuit includes an overcharge protection circuit for protecting the storage cell in the module from overcharge, and an overdischarge protection circuit for protecting the storage cell in the module from overdischarge. Either one or both are installed.

図９は、過充電保護回路を備えた蓄電モジュールとこのモジュールを用いた蓄電システムの構成例を示す。同図において、（ａ）は蓄電モジュールＭ１を示し、（ｂ）は蓄電システム１０１を示す。   FIG. 9 shows a configuration example of a power storage module including an overcharge protection circuit and a power storage system using the module. In the figure, (a) shows the power storage module M1, and (b) shows the power storage system 101.

同図（ａ）に示す蓄電モジュールＭ１は、直列接続された１０個の蓄電セルＢ１〜Ｂ１０、半導体スイッチＳｃ１、外部端子ｐ１，ｐ２、および過充電保護回路２１によって構成されている。   The power storage module M1 shown in FIG. 1A includes 10 power storage cells B1 to B10 connected in series, a semiconductor switch Sc1, external terminals p1 and p2, and an overcharge protection circuit 21.

蓄電セルＢ１〜Ｂ１０の直列接続端は半導体スイッチＳｃ１を直列に介して外部端子ｐ１，ｐ２に接続されている。過充電保護回路２１は各セルの電圧を個別に監視し、いずれかのセル電圧が所定値以上になったときに上記半導体スイッチＳｃ１をオン状態からオフ状態に設定する。   The series connection ends of the storage cells B1 to B10 are connected to the external terminals p1 and p2 through the semiconductor switch Sc1 in series. The overcharge protection circuit 21 individually monitors the voltage of each cell and sets the semiconductor switch Sc1 from the on state to the off state when any of the cell voltages exceeds a predetermined value.

これにより、いずれかのセルが過充電状態（あるいは満充電状態）になったときに、モジュールＭ１内の全セルＢ１〜Ｂ１０が外部端子ｐ１，ｐ２から遮断されて過充電の進行が阻止される。   As a result, when any of the cells is overcharged (or fully charged), all the cells B1 to B10 in the module M1 are disconnected from the external terminals p1 and p2 to prevent the progress of overcharge. .

図示の例では、各セルＢ１〜Ｂ１０がそれぞれ４．２Ｖ定格であって、４．２Ｖ×１０直列＝４２ＶがモジュールＭ１の定格となる。ここで、少なくともいずれか１つのセルにて所定値以上の電圧（たとえば４．５Ｖ以上）が現れると、過充電保護回路２１の保護動作によりスイッチＳｃ１がオフ設定制御される。   In the illustrated example, each of the cells B1 to B10 has a 4.2V rating, and 4.2V × 10 series = 42V is the rating of the module M1. Here, when a voltage equal to or higher than a predetermined value (for example, 4.5 V or higher) appears in at least one of the cells, the switch Sc1 is turned off by the protection operation of the overcharge protection circuit 21.

スイッチＳｃ１にはパワーＭＯＳトランジスタＱ１が使用されている。このＭＯＳトランジスタＱ１は、耐電圧はそれほど高くないが、大電流のスイッチングに適しているとともに、低オン抵抗（オン時の抵抗が低い）で電圧損が小さく、発熱および電力損失を少なくできるという利点があるため、蓄電モジュールＭ１内のセル保護にはとくに適している。   A power MOS transistor Q1 is used for the switch Sc1. This MOS transistor Q1 is not so high in voltage resistance, but is suitable for switching a large current, and has an advantage that it has low on-resistance (low on-resistance), low voltage loss, and can reduce heat generation and power loss. Therefore, it is particularly suitable for cell protection in the power storage module M1.

パワーＭＯＳトランジスタＱ１にはボディダイオードＤ１が並列接続状態で内蔵されているが、このダイオードＤ１は充電電流に対して逆極性となる向きに接続されている。   A body diode D1 is built in the power MOS transistor Q1 in a parallel connection state, and the diode D1 is connected in a direction opposite to the charging current.

同図（ｂ）に示す蓄電システム１０１は、上記蓄電モジュールＭ１と同一構成の蓄電モジュールＭ１〜Ｍ１０を１０個直列接続して構成されている。各モジュールＭ１〜Ｍ１０はそれぞれ、過充電保護回路２１によってオフ設定制御されるスイッチＳｃ１〜Ｓｃ１０を備えている。   The power storage system 101 shown in FIG. 4B is configured by connecting ten power storage modules M1 to M10 having the same configuration as the power storage module M1 in series. Each of the modules M1 to M10 includes switches Sc1 to Sc10 that are controlled to be turned off by the overcharge protection circuit 21.

各モジュールＭ１〜Ｍ１０の電圧をそれぞれ４２Ｖとすれば、４２Ｖ×１０直列＝４２０Ｖの電圧出力を得ることができる。したがって、この蓄電システム１０１は４２０Ｖ以上の充電電圧を出力する蓄電利用機器４１に接続されて使用される。   If the voltages of the modules M1 to M10 are 42V, a voltage output of 42V × 10 series = 420V can be obtained. Therefore, the power storage system 101 is used by being connected to the power storage utilization device 41 that outputs a charge voltage of 420 V or more.

図１０は、過放電保護回路を備えた蓄電モジュールとこのモジュールを用いた蓄電システムの構成例を示す。同図において、（ａ）は蓄電モジュールＭ１を示し、（ｂ）は蓄電システム１０１を示す。   FIG. 10 shows a configuration example of a power storage module including an overdischarge protection circuit and a power storage system using the module. In the figure, (a) shows the power storage module M1, and (b) shows the power storage system 101.

同図（ａ）に示す蓄電モジュールＭ１は、直列接続された１０個の蓄電セルＢ１〜Ｂ１０、半導体スイッチＳｄ１、外部端子ｐ１，ｐ２、および過放電保護回路２２によって構成されている。蓄電モジュールＭ１および蓄電システム１０１の基本的な構成は、以下に示す事項を除き、図９に示したものと同じである。   The power storage module M1 shown in FIG. 1A includes 10 power storage cells B1 to B10 connected in series, a semiconductor switch Sd1, external terminals p1 and p2, and an overdischarge protection circuit 22. The basic configuration of the power storage module M1 and the power storage system 101 is the same as that shown in FIG. 9 except for the following items.

すなわち、図１０に示す蓄電モジュールＭ１では、いずれかのセル電圧が所定値以下（たとえば２．５Ｖ以下）になったときに、過放電保護回路２２が半導体スイッチＳｄ１をオフ状態に設定し、これにより、モジュールＭ１内の全セルＢ１〜Ｂ１０を外部端子ｐ１，ｐ２から遮断して保護する。   That is, in the power storage module M1 shown in FIG. 10, when any one of the cell voltages becomes a predetermined value or less (for example, 2.5 V or less), the overdischarge protection circuit 22 sets the semiconductor switch Sd1 to the OFF state. Thus, all the cells B1 to B10 in the module M1 are blocked from the external terminals p1 and p2 to be protected.

半導体スイッチＳｄ１にはパワーＭＯＳトランジスタＱ２が使用されているが、このＭＯＳトランジスタＱ２に並列に介在するボディダイオードＤ２は、放電電流に対して逆極性となるように介在している。   Although the power MOS transistor Q2 is used for the semiconductor switch Sd1, the body diode D2 interposed in parallel with the MOS transistor Q2 is interposed so as to have a reverse polarity with respect to the discharge current.

各モジュールＭ１〜Ｍ１０はそれぞれ、過放電保護回路２２によってオフ設定されるスイッチＳｄ１〜Ｓｄ１０を備えている。また、この蓄電システム１０１は４２０Ｖの電圧で動作する蓄電利用機器４２に接続されて使用される。
特開２００３−１８９４８０ Each of the modules M1 to M10 includes switches Sd1 to Sd10 that are turned off by the overdischarge protection circuit 22. In addition, the power storage system 101 is used by being connected to a power storage utilization device 42 that operates at a voltage of 420V.
JP2003-189480

上述した技術には、次のような問題のあることが本発明者らによりあきらかにされた。   The present inventors have revealed that the above-described technique has the following problems.

たとえば、図９に示した蓄電モジュールＭ１および蓄電システム１０１においては、モジュールＭ２〜Ｍ１０が充電初期状態のときに、モジュールＭ１内のいずれかのセルが過充電状態になってスイッチＳｃ１がセル保護のためにオフ設定されると、同図の（ｂ）に示すように、そのスイッチＳｃ１には、蓄電利用機器４１から印加される充電電圧４２０ＶからモジュールＭ１〜Ｍ１０の直列電圧（２５Ｖ×９＋４２Ｖ）を差し引いた電圧１５３Ｖが印加される。この高電圧（１５３Ｖ）印加によりスイッチＳｃ１が電圧破壊してしまうという問題が生じる。   For example, in the power storage module M1 and the power storage system 101 shown in FIG. 9, when the modules M2 to M10 are in the initial charging state, one of the cells in the module M1 is overcharged and the switch Sc1 is protected from the cell. Therefore, as shown in FIG. 5B, the switch Sc1 receives the series voltage (25V × 9 + 42V) of the modules M1 to M10 from the charging voltage 420V applied from the power storage utilization device 41. The subtracted voltage 153V is applied. The application of the high voltage (153 V) causes a problem that the voltage of the switch Sc1 is destroyed.

また、図１０に示した蓄電モジュールＭ１および蓄電システム１０１においては、たとえば、モジュールＭ１〜Ｍ９が満充電状態のときに、モジュールＭ１０内のいずれかのセルが過放電状態になってスイッチＳｄ１０がセル保護のためにオフ設定されると、同図の（ｂ）に示すように、そのスイッチＳｄ１０には、全モジュールＭ１〜Ｍ１０の直列電圧が（４２Ｖ×９＋２５Ｖ＝４０３）が印加されることになる。この高電圧（４０３Ｖ）印加によりスイッチＳｄ１０が電圧破壊してしまうという問題が生じる。   In the power storage module M1 and the power storage system 101 shown in FIG. 10, for example, when the modules M1 to M9 are in a fully charged state, one of the cells in the module M10 is in an overdischarged state, and the switch Sd10 is a cell. When it is set to OFF for protection, as shown in (b) of the figure, the series voltage of all modules M1 to M10 (42V × 9 + 25V = 403) is applied to the switch Sd10. . The application of the high voltage (403V) causes a problem that the switch Sd10 breaks down.

上記問題を回避するためには、半導体スイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０の耐電圧を高める必要があるが、高耐電圧の半導体スイッチは高価であり、また高耐電圧の半導体スイッチはオン抵抗や電圧損が大きくなる傾向にあるため、コスト高に加えて、発熱や電力損失が増えるといった問題が生じる。とくに、発熱については、蓄電セルＢ１〜Ｂ１０の劣化や漏液、さらには破裂などのトラブル原因となりやすい。このため、スイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０での発熱は極力抑える必要がある。   In order to avoid the above problem, it is necessary to increase the withstand voltage of the semiconductor switches Sc1 to Sc10 / Sd1 to Sd10. However, the high withstand voltage semiconductor switch is expensive, and the high withstand voltage semiconductor switch has an on-resistance or Since the voltage loss tends to increase, there is a problem that heat generation and power loss increase in addition to high cost. In particular, heat generation tends to cause troubles such as deterioration and leakage of the storage cells B1 to B10, and further bursting. For this reason, it is necessary to suppress heat generation at the switches Sc1 to Sc10 / Sd1 to Sd10 as much as possible.

本発明は以上のような問題を鑑みたものであって、その目的は、大きな発熱や電力損失をともなうことなく、低コスト化が可能な構成でもって、多直列接続された蓄電セルを保護するための半導体スイッチの電圧破壊を防止できるモジュールおよび蓄電システムを提供することにある。   The present invention has been made in view of the above problems, and its purpose is to protect multi-series-connected storage cells with a configuration capable of reducing the cost without causing significant heat generation or power loss. An object of the present invention is to provide a module and a power storage system that can prevent voltage breakdown of a semiconductor switch.

本発明の上記以外の目的および構成については、本明細書の記述および添付図面にてあきらかにする。   Other objects and configurations of the present invention will be clarified in the description of the present specification and the accompanying drawings.

上記課題を解決する一つの蓄電モジュールは、所定個数の蓄電セルと、ＭＯＳトランジスタと、正および負の充電端子と、主制御手段と、信号出力端子と、信号入力端子と、ＭＯＳトランジスタに付帯したスイッチ電圧制御手段とを備え、蓄電セルとＭＯＳトランジスタは、モジュール内において正および負の充電端子間に直列接続され、主制御手段は、蓄電セルの電圧を監視して電圧が過大になった際、ＭＯＳトランジスタをオンからオフに切り替えるとともに、当該モジュール内のＭＯＳトランジスタをオフにしたことを外部に通知する異常通知信号を生成して信号出力端子から出力し、主制御手段は、外部から信号入力端子にオフ指令信号が入力された際、ＭＯＳトランジスタがオンであればオフに切り替え、スイッチ電圧制御手段は、オフ状態のＭＯＳトランジスタのドレイン・ソース間の両端電圧を基準電圧と比較して、電圧が過大になった際、比較出力をＭＯＳトランジスタのゲートに印加することによりＭＯＳトランジスタのドレイン・ソース間に適宜な電流を流すことでＭＯＳトランジスタのドレイン・ソース間の両端電圧を規定値以下に保つ。One power storage module that solves the above problems is attached to a predetermined number of power storage cells, MOS transistors, positive and negative charging terminals, main control means, signal output terminals, signal input terminals, and MOS transistors. The storage cell and the MOS transistor are connected in series between the positive and negative charging terminals in the module, and the main control unit monitors the voltage of the storage cell and the voltage becomes excessive. The MOS transistor is switched from on to off, and an abnormality notification signal for notifying the outside that the MOS transistor in the module is turned off is generated and output from the signal output terminal. When an off command signal is input to the terminal, if the MOS transistor is on, it is switched off and the switch voltage control means The voltage across the drain and source of the MOS transistor in the off state is compared with the reference voltage, and when the voltage becomes excessive, the comparison output is applied to the gate of the MOS transistor so that it is appropriately connected between the drain and source of the MOS transistor. The current between the drain and source of the MOS transistor is kept below a specified value by flowing a large current.

また、上記課題を解決する一つの蓄電システムは、上記蓄電モジュールが正負の充電端子の相互接続により複数モジュール直列接続され、各蓄電モジュールの信号出力端子および信号入力端子が共通のリモート制御回路に接続され、リモート制御回路は、各蓄電モジュールの信号出力端子のいずれかから前記異常通知信号を受信した際、各蓄電モジュールの信号入力端子に前記オフ指令信号を供給する。In addition, in one power storage system that solves the above problem, the power storage modules are connected in series by interconnecting positive and negative charging terminals, and the signal output terminal and the signal input terminal of each power storage module are connected to a common remote control circuit. The remote control circuit supplies the off command signal to the signal input terminal of each power storage module when receiving the abnormality notification signal from any of the signal output terminals of each power storage module.

また上記課題を解決する一つの蓄電モジュールは、所定個数の蓄電セルと、ＭＯＳトランジスタと、正および負の放電端子と、主制御手段と、信号出力端子と、信号入力端子と、ＭＯＳトランジスタに付帯したスイッチ電圧制御手段とを備え、蓄電セルとＭＯＳトランジスタは、モジュール内において正および負の放電端子間に直列接続され、主制御手段は、蓄電セルの電圧を監視して電圧が過小になった際、ＭＯＳトランジスタをオンからオフに切り替えるとともに、当該モジュール内のＭＯＳトランジスタをオフにしたことを外部に通知する異常通知信号を生成して信号出力端子から出力し、主制御手段は、外部から信号入力端子にオフ指令信号が入力された際、ＭＯＳトランジスタがオンであればオフに切り替え、スイッチ電圧制御手段は、オフ状態のＭＯＳトランジスタのドレイン・ソース間の両端電圧を基準電圧と比較して、電圧が過大になった際、比較出力をＭＯＳトランジスタのゲートに印加することによりＭＯＳトランジスタのドレイン・ソース間に適宜な電流を流すことでＭＯＳトランジスタのドレイン・ソース間の両端電圧を規定値以下に保つ。In addition, one power storage module that solves the above problems includes a predetermined number of power storage cells, MOS transistors, positive and negative discharge terminals, main control means, signal output terminals, signal input terminals, and MOS transistors. The storage cell and the MOS transistor are connected in series between the positive and negative discharge terminals in the module, and the main control unit monitors the voltage of the storage cell and the voltage becomes too low. At the time, the MOS transistor is switched from on to off, and an abnormality notification signal for notifying the outside that the MOS transistor in the module is turned off is generated and output from the signal output terminal. When an off command signal is input to the input terminal, if the MOS transistor is on, it is switched off and the switch voltage control Compares the voltage across the drain and source of an off-state MOS transistor with a reference voltage, and when the voltage becomes excessive, applies a comparison output to the gate of the MOS transistor to apply a comparison output between the drain and source of the MOS transistor. The voltage across the drain and source of the MOS transistor is kept below a specified value by passing an appropriate current through the MOS transistor.

上記蓄電モジュールは、正の放電端子にカソードが接続され負の放電端子にアノードが接続されたダイオードを備えてもよい。The power storage module may include a diode having a cathode connected to a positive discharge terminal and an anode connected to a negative discharge terminal.
また、上記課題を解決する一つの蓄電システムは、上記の蓄電モジュールが正負の放電端子の相互接続により複数モジュール直列接続され、各蓄電モジュールの信号出力端子および信号入力端子が共通のリモート制御回路に接続され、リモート制御回路は、各蓄電モジュールの信号出力端子のいずれかから前記異常通知信号を受信した際、各蓄電モジュールの信号入力端子に前記オフ指令信号を供給する。  Further, in one power storage system that solves the above-described problem, a plurality of modules are connected in series by interconnecting positive and negative discharge terminals, and a signal output terminal and a signal input terminal of each power storage module are connected to a common remote control circuit. When connected and the remote control circuit receives the abnormality notification signal from one of the signal output terminals of each power storage module, the remote control circuit supplies the off command signal to the signal input terminal of each power storage module.

大きな発熱や電力損失をともなうことなく、低コスト化が可能な構成でもって、多直列接続された蓄電セルを保護するための半導体スイッチの電圧破壊を防止できるモジュールおよび蓄電システムを提供することができる。   It is possible to provide a module and a power storage system that can prevent voltage breakdown of semiconductor switches for protecting multi-series connected power storage cells with a configuration capable of reducing costs without causing significant heat generation or power loss. .

上記以外の作用／効果については、本明細書の記述および添付図面にてあきらかにする。   The operations / effects other than the above will be clarified in the description of the present specification and the accompanying drawings.

図１は、本発明の第１実施形態による蓄電モジュールおよび蓄電システムの回路図を示す。同図において、（ａ）は蓄電モジュールＭ１を示し、（ｂ）は蓄電システム１００を示す。   FIG. 1 shows a circuit diagram of a power storage module and a power storage system according to the first embodiment of the present invention. In the figure, (a) shows the power storage module M1, and (b) shows the power storage system 100.

同図（ａ）に示す蓄電モジュールＭ１は、直列接続された１０個の蓄電セルＢ１〜Ｂ１０、半導体スイッチＳｃ１、外部端子ｐ１，ｐ２、および過充電保護回路２１などによって構成されている。   The power storage module M1 shown in FIG. 1A includes 10 power storage cells B1 to B10 connected in series, a semiconductor switch Sc1, external terminals p1 and p2, an overcharge protection circuit 21 and the like.

蓄電セルＢ１〜Ｂ１０の直列接続端は半導体スイッチＳｃ１を直列に介して外部端子ｐ１，ｐ２に接続されている。過充電保護回路２１は各蓄電セルＢ１〜Ｂ１０の電圧を個別に監視し、いずれかのセル電圧が所定値以上（たとえば４．５Ｖ以上）になったときに上記半導体スイッチＳｃ１をオン状態からオフ状態に設定する。これにより、いずれかのセルが過充電状態になったときに、モジュールＭ１内の全セルＢ１〜Ｂ１０が外部端子ｐ１，ｐ２から遮断されて過充電の進行が阻止される。   The series connection ends of the storage cells B1 to B10 are connected to the external terminals p1 and p2 through the semiconductor switch Sc1 in series. The overcharge protection circuit 21 individually monitors the voltage of each of the storage cells B1 to B10, and turns off the semiconductor switch Sc1 from the on state when any one of the cell voltages exceeds a predetermined value (for example, 4.5 V or more). Set to state. As a result, when any of the cells is overcharged, all the cells B1 to B10 in the module M1 are blocked from the external terminals p1 and p2, and the progress of overcharge is prevented.

スイッチＳｃ１にはパワーＭＯＳトランジスタＱ１が使用されている。このＭＯＳトランジスタＱ１は、前述したように、耐電圧はそれほど高くないが、大電流のスイッチングに適しているとともに、低オン抵抗（オン時の抵抗が低い）で電圧損が小さく、発熱および電力損失を少なくできるという利点があるため、蓄電モジュールＭ１内のセル保護にはとくに適している。   A power MOS transistor Q1 is used for the switch Sc1. As described above, the MOS transistor Q1 does not have a high withstand voltage, but is suitable for large-current switching, and has low on-resistance (low on-resistance), low voltage loss, heat generation and power loss. This is particularly suitable for cell protection in the power storage module M1.

パワーＭＯＳトランジスタＱ１にはボディダイオードＤ１が並列接続状態で内蔵されているが、このダイオードＤ１は充電電流に対して逆極性となる向きで並列接続されている。   A body diode D1 is built in the power MOS transistor Q1 in a parallel connection state, and the diode D1 is connected in parallel in a direction having a reverse polarity with respect to the charging current.

また、同図（ｂ）に示す蓄電システム１００は、上記モジュールＭ１と同一構成の蓄電モジュールＭ１〜Ｍ１０を１０個直列接続して構成されている。その直列接続端は充電機能を有する蓄電利用機器４１に接続されている。各モジュールＭ１〜Ｍ１０はそれぞれ、過充電保護回路２１によってオフ設定されるスイッチＳｃ１〜Ｓｃ１０を備えている。   Further, the power storage system 100 shown in FIG. 5B is configured by connecting ten power storage modules M1 to M10 having the same configuration as the module M1 in series. The serial connection end is connected to a power storage device 41 having a charging function. Each of the modules M1 to M10 includes switches Sc1 to Sc10 that are turned off by the overcharge protection circuit 21.

上記に加えて、この第１実施形態では、上記モジュールＭ１内に演算増幅器２３が設置されている。この演算増幅器２３は、ＭＯＳトランジスタＱ１のドレイン・ソース間の電圧を所定の基準電圧Ｖｒ１と比較し、その比較出力をＭＯＳトランジスタＱ１のゲートに印加するように接続されている。   In addition to the above, in the first embodiment, an operational amplifier 23 is installed in the module M1. The operational amplifier 23 is connected to compare the voltage between the drain and source of the MOS transistor Q1 with a predetermined reference voltage Vr1, and apply the comparison output to the gate of the MOS transistor Q1.

ＭＯＳトランジスタＱ１は、モジュールＭ１内のいずれかの蓄電セルが過充電状態になったときに、過充電保護回路２１から与えられるゲート制御電圧ｇｃにより、オン状態からオフ状態に設定制御される。このオフ設定によってＭＯＳトランジスタＱ１への印加電圧が上記基準電圧Ｖｒ１を超えると、演算増幅器２３がＭＯＳトランジスタＱ１のゲート制御電圧ｇｃに干渉してＭＯＳトランジスタＱ１を半導通化する。   The MOS transistor Q1 is set and controlled from the on state to the off state by the gate control voltage gc supplied from the overcharge protection circuit 21 when any one of the storage cells in the module M1 enters the overcharge state. If the applied voltage to the MOS transistor Q1 exceeds the reference voltage Vr1 due to this OFF setting, the operational amplifier 23 interferes with the gate control voltage gc of the MOS transistor Q1 and makes the MOS transistor Q1 semiconductive.

この半導通化とは、ＭＯＳトランジスタＱ１を完全にオン状態にするのではなく、ＭＯＳトランジスタＱ１の印加電圧を耐電圧以下に並列制御するのに必要なだけの電流が通電される状態を意味する。つまり、ＭＯＳトランジスタＱ１の印加電圧を、そのＭＯＳトランジスタＱ１自身の導通による並列電圧制御によって抑制する。これにより、ＭＯＳトランジスタＱ１の電圧破壊を防止する効果を得ることができる。   This semi-conducting means that the MOS transistor Q1 is not completely turned on, but a current necessary for parallel control of the applied voltage of the MOS transistor Q1 below the withstand voltage is applied. . That is, the voltage applied to the MOS transistor Q1 is suppressed by parallel voltage control by the conduction of the MOS transistor Q1 itself. Thereby, the effect of preventing voltage breakdown of the MOS transistor Q1 can be obtained.

さらに、この第１実施形態では、ＭＯＳトランジスタＱ１の電圧破壊を一層確実に防止するために、次のような構成手段を備えている。   Furthermore, in the first embodiment, the following configuration means is provided in order to more reliably prevent the voltage breakdown of the MOS transistor Q1.

すなわち、上記モジュールＭ１内には、過充電保護回路２１によってスイッチＳｃ１がオフ状態に設定されたときにその状態を外部へ通知する送信手段と、外部からの制御信号を受信して上記スイッチをオフ状態に強制設定する受信手段とを備えている。   That is, in the module M1, when the switch Sc1 is set to the off state by the overcharge protection circuit 21, the transmitting means for notifying the state to the outside and the control signal from the outside are received and the switch is turned off. Receiving means for forcibly setting the status.

この送信手段および受信手段はそれぞれ、過充電保護回路２１の機能にフォトカプラー２５を付加して構成することができる。フォトカプラー２５は、信号の送信先および受信先に対してモジュールＭ１内を直流的に分離する。   Each of the transmission means and the reception means can be configured by adding a photocoupler 25 to the function of the overcharge protection circuit 21. The photocoupler 25 separates the inside of the module M1 in a DC manner from the signal transmission destination and the reception destination.

過充電保護回路２１は、モジュールＭ１内のいずれかのセルの過充電（あるいは満充電）を検出すると、その結果をスイッチＳｃ１のオフ設定制御信号ｇｃとして出力するが、この出力動作に連動して生成される信号ｘｃがフォトカプラー２５を介して外部へ送信される。   When the overcharge protection circuit 21 detects an overcharge (or full charge) of any cell in the module M1, the overcharge protection circuit 21 outputs the result as an off setting control signal gc of the switch Sc1. The generated signal xc is transmitted to the outside through the photocoupler 25.

一方、外部からの制御信号ｒｃは上記フォトカプラー２５を介して過充電保護回路２１に入力される。過充電保護回路２１はその制御信号ｒｃを受けてスイッチＳｃ１をオフ状態に設定する制御信号ｇｃを発生する。つまり、制御信号ｇｃは、いずれかのセルにおける過充電状態の発生と、受信信号ｒｃの受信という２つのイベントの論理和によって生成されるようになっている。   On the other hand, an external control signal rc is input to the overcharge protection circuit 21 through the photocoupler 25. The overcharge protection circuit 21 receives the control signal rc and generates a control signal gc for setting the switch Sc1 to an off state. That is, the control signal gc is generated by the logical sum of two events, that is, the occurrence of an overcharge state in any cell and the reception of the reception signal rc.

図１の（ｂ）に示す蓄電システム１００には、上記構成に加えて、充電スイッチＳｃ１〜Ｓｃ１０のリモート制御回路３１が設けられている。このリモート制御回路３１は、各蓄電モジュールからの送信信号ｘｃを受信する。そして、いずれかの蓄電モジュールからの信号ｘｃを受信すると、全蓄電モジュールＭ１〜Ｍ１０に対してスイッチＳｃ１〜Ｓｃ１０をオフ状態に強制設定するための制御信号ｒｃを送信する。   In addition to the above configuration, the power storage system 100 shown in FIG. 1B is provided with a remote control circuit 31 for the charge switches Sc1 to Sc10. The remote control circuit 31 receives a transmission signal xc from each power storage module. When a signal xc from any one of the power storage modules is received, a control signal rc for forcibly setting the switches Sc1 to Sc10 to the off state is transmitted to all the power storage modules M1 to M10.

これにより、たとえば蓄電モジュールＭ１０内のいずれかの蓄電セルが過充電状態になると、そのモジュールＭ１０内のスイッチＳｃ１０が過充電保護回路２１によってオフ設定されるとともに、他のモジュールＭ１〜Ｍ９内のスイッチＳｃ１〜Ｓｃ９もリモート制御回路３１によって一斉にオフ設定される。   As a result, for example, when any one of the storage cells in the storage module M10 is overcharged, the switch Sc10 in the module M10 is turned off by the overcharge protection circuit 21 and the switches in the other modules M1 to M9. Sc1 to Sc9 are also simultaneously turned off by the remote control circuit 31.

この結果、各スイッチＳｃ１〜Ｓｃ１０の耐電圧負担が分担され、個々の耐電圧が低くても、スイッチＳｃ１〜Ｓｃ１０の電圧破壊を一層確実に防止することができる。そして、このときは充電電流も完全に遮断することができる。   As a result, the withstand voltage burden of each of the switches Sc1 to Sc10 is shared, and even if the individual withstand voltage is low, the voltage breakdown of the switches Sc1 to Sc10 can be more reliably prevented. At this time, the charging current can be completely cut off.

図２は、本発明の第２実施形態による蓄電モジュールおよび蓄電システムの回路図を示す。同図において、（ａ）は蓄電モジュールＭ１を示し、（ｂ）は蓄電システム１００を示す。   FIG. 2 shows a circuit diagram of a power storage module and a power storage system according to the second embodiment of the present invention. In the figure, (a) shows the power storage module M1, and (b) shows the power storage system 100.

同図（ａ）に示す蓄電モジュールＭ１は、図１に示したものと同様、直列接続された１０個の蓄電セルＢ１〜Ｂ１０、半導体スイッチＳｄ１、外部端子ｐ１，ｐ２などを備えるが、この第２実施形態では、セル保護回路として過放電保護回路２２が設置されている。   The power storage module M1 shown in FIG. 6A includes ten power storage cells B1 to B10 connected in series, the semiconductor switch Sd1, the external terminals p1 and p2, and the like as shown in FIG. In the second embodiment, an overdischarge protection circuit 22 is installed as a cell protection circuit.

過放電保護回路２２は各蓄電セルＢ１〜Ｂ１０の電圧を個別に監視し、いずれかのセル電圧が所定値以下（たとえば２．５Ｖ以下）になったときに上記半導体スイッチＳｄ１をオン状態からオフ状態に設定する。これにより、いずれかのセルが過放電状態になったときに、モジュールＭ１内の全セルＢ１〜Ｂ１０が外部端子ｐ１，ｐ２から遮断されて過放電の進行が阻止される。   The overdischarge protection circuit 22 individually monitors the voltages of the storage cells B1 to B10, and when any of the cell voltages becomes a predetermined value or less (for example, 2.5 V or less), the semiconductor switch Sd1 is turned off from the on state. Set to state. As a result, when any of the cells is in an overdischarged state, all the cells B1 to B10 in the module M1 are blocked from the external terminals p1 and p2, and the progress of the overdischarge is prevented.

スイッチＳｄ１には上記と同様、パワーＭＯＳトランジスタＱ２が使用されている。このパワーＭＯＳトランジスタＱ２に並列接続状態で内蔵されているボディダイオードＤ１は、放電電流に対して逆極性となる向きで並列接続されている。   Similarly to the above, the power MOS transistor Q2 is used for the switch Sd1. The body diode D1 incorporated in the power MOS transistor Q2 in a parallel connection state is connected in parallel in a direction having a reverse polarity with respect to the discharge current.

同図（ｂ）に示す蓄電システム１００は、これも図１に示したものと同様、上記モジュールＭ１と同一構成の蓄電モジュールＭ１〜Ｍ１０を１０個直列接続して構成されている。その直列接続端は高電圧で動作する蓄電利用機器４２に接続されている。各モジュールＭ１〜Ｍ１０はそれぞれ、過放電保護回路２２によってオフ設定されるスイッチＳｄ１〜Ｓｄ１０を備えている。   The power storage system 100 shown in FIG. 5B is configured by connecting ten power storage modules M1 to M10 having the same configuration as the module M1 in series as in the case shown in FIG. The serial connection end is connected to a power storage device 42 that operates at a high voltage. Each of the modules M1 to M10 includes switches Sd1 to Sd10 that are turned off by the overdischarge protection circuit 22.

上記モジュールＭ１内には演算増幅器２４が設置されているが、この演算増幅器２４は、ＭＯＳトランジスタＱ２のドレイン・ソース間の電圧を所定の基準電圧Ｖｒ２と比較し、その比較出力をＭＯＳトランジスタＱ２のゲートに印加するように接続されている。   An operational amplifier 24 is installed in the module M1. The operational amplifier 24 compares the voltage between the drain and source of the MOS transistor Q2 with a predetermined reference voltage Vr2, and outputs the comparison output of the MOS transistor Q2. It is connected to be applied to the gate.

ＭＯＳトランジスタＱ２は、モジュールＭ１内のいずれかの蓄電セルが過放電状態になったときに、過放電保護回路２２から与えられるゲート制御電圧ｇｄにより、オン状態からオフ状態に設定制御される。このオフ設定によってＭＯＳトランジスタＱ２への印加電圧が上記基準電圧Ｖｒ２を下回ると、演算増幅器２４がＭＯＳトランジスタＱ２のゲート制御電圧ｇｄに干渉してＭＯＳトランジスタＱ２を半導通化する。   The MOS transistor Q2 is set and controlled from the on state to the off state by the gate control voltage gd supplied from the overdischarge protection circuit 22 when any of the storage cells in the module M1 is in the overdischarge state. If the applied voltage to the MOS transistor Q2 falls below the reference voltage Vr2 due to this OFF setting, the operational amplifier 24 interferes with the gate control voltage gd of the MOS transistor Q2 and makes the MOS transistor Q2 semiconductive.

この半導通化は、上記と同様、ＭＯＳトランジスタＱ２を完全にオン状態にするのではなく、ＭＯＳトランジスタＱ２の印加電圧を耐電圧以下に並列制御するのに必要なだけの電流が通電される状態を意味する。つまり、ＭＯＳトランジスタＱ２の印加電圧を、そのＭＯＳトランジスタＱ２自身の導通による並列電圧制御によって抑制する。これにより、ＭＯＳトランジスタＱ２の電圧破壊を防止する効果を得ることができる。   This semi-conducting is not the state in which the MOS transistor Q2 is completely turned on, as in the above, but the state in which only the current necessary for controlling the applied voltage of the MOS transistor Q2 below the withstand voltage is supplied. Means. That is, the voltage applied to the MOS transistor Q2 is suppressed by the parallel voltage control by the conduction of the MOS transistor Q2. Thereby, the effect of preventing the voltage breakdown of the MOS transistor Q2 can be obtained.

そして、この第２実施形態でも、ＭＯＳトランジスタＱ２の電圧破壊を一層確実に防止するために、次のような構成手段を備えている。   Also in the second embodiment, the following means are provided in order to more reliably prevent the voltage breakdown of the MOS transistor Q2.

すなわち、上記モジュールＭ１内には、過放電保護回路２２によってスイッチＳｄ１がオフ状態に設定されたときにその状態を外部へ通知する送信手段と、外部からの制御信号を受信して上記スイッチをオフ状態に強制設定する受信手段とを備えている。   In other words, in the module M1, when the switch Sd1 is set to the off state by the overdischarge protection circuit 22, the transmission means for notifying the state to the outside, and receiving the control signal from the outside, the switch is turned off. Receiving means for forcibly setting the status.

この送信手段および受信手段はそれぞれ、過放電保護回路２２の機能にフォトカプラー２６を付加して構成される。フォトカプラー２６は、信号の送信先および受信先に対してモジュールＭ１内を直流的に分離する。   Each of the transmitting means and the receiving means is configured by adding a photocoupler 26 to the function of the overdischarge protection circuit 22. The photocoupler 26 separates the inside of the module M1 in a DC manner from a signal transmission destination and a reception destination.

過放電保護回路２２は、モジュールＭ１内のいずれかのセルの過放電を検出すると、その結果をスイッチＳｄ１のオフ設定制御信号ｇｄとして出力する。この出力動作に連動して生成される信号ｘｄがフォトカプラー２６を介して外部へ送信される。   When the overdischarge protection circuit 22 detects an overdischarge of any cell in the module M1, the overdischarge protection circuit 22 outputs the result as an off setting control signal gd of the switch Sd1. A signal xd generated in conjunction with this output operation is transmitted to the outside via the photocoupler 26.

一方、外部からの制御信号ｒｄは上記フォトカプラー２６を介して過放電保護回路２２に入力される。過放電保護回路２２はその制御信号ｒｄを受けてスイッチＳｄ１をオフ状態に設定する制御信号ｇｄを発生する。つまり、制御信号ｇｄは、いずれかのセルにおける過放電状態の発生と、受信信号ｒｄの受信という２つのイベントの論理和によって生成されるようになっている。   On the other hand, an external control signal rd is input to the overdischarge protection circuit 22 via the photocoupler 26. The overdischarge protection circuit 22 receives the control signal rd and generates a control signal gd for setting the switch Sd1 to the OFF state. That is, the control signal gd is generated by the logical sum of two events, that is, the occurrence of an overdischarge state in any cell and the reception of the reception signal rd.

図２の（ｂ）に示す蓄電システム１００には、上記構成に加えて、放電スイッチＳｄ１〜Ｓｄ１０のリモート制御回路３２が設けられている。このリモート制御回路３２は、各蓄電モジュールＭ１〜Ｍ１０からの送信信号ｘｄを受信し、いずれかの蓄電モジュールからの信号ｘｄを受信すると、全蓄電モジュールＭ１〜Ｍ１０に対してスイッチＳｄ１〜Ｓｄ１０をオフ状態に強制設定するための制御信号ｒｄを送信する。   In addition to the above configuration, the power storage system 100 shown in FIG. 2B is provided with a remote control circuit 32 for the discharge switches Sd1 to Sd10. When the remote control circuit 32 receives the transmission signal xd from each of the power storage modules M1 to M10 and receives the signal xd from any of the power storage modules, the remote control circuit 32 turns off the switches Sd1 to Sd10 for all the power storage modules M1 to M10. A control signal rd for forcibly setting the state is transmitted.

これにより、たとえば蓄電モジュールＭ１０内のいずれかの蓄電セルが過放電状態になると、そのモジュールＭ１０内のスイッチＳｄ１０が過放電保護回路２２によってオフ設定されるとともに、他のモジュールＭ１〜Ｍ９内のスイッチＳｄ１〜Ｓｄ９もリモート制御回路３２によって一斉にオフ設定される。ここでリモート制御回路３２は、送信信号ｘｄと制御信号ｒｄで個別の制御が不要の場合は、１本の送受信共用とすることもできる。   Accordingly, for example, when any one of the storage cells in the storage module M10 is in an overdischarge state, the switch Sd10 in the module M10 is turned off by the overdischarge protection circuit 22, and the switches in the other modules M1 to M9 are set. Sd1 to Sd9 are also turned off all at once by the remote control circuit 32. Here, the remote control circuit 32 can share one transmission / reception when individual control is not required for the transmission signal xd and the control signal rd.

この結果、各スイッチＳｄ１〜Ｓｄ１０の耐電圧負担が分担され、個々の耐電圧が低くても、スイッチＳｄ１〜Ｓｄ１０の電圧破壊を一層確実に防止することができる。そして、放電電流も完全に遮断することができる。   As a result, the withstand voltage burden of each of the switches Sd1 to Sd10 is shared, and even if the individual withstand voltage is low, the voltage breakdown of the switches Sd1 to Sd10 can be more reliably prevented. And the discharge current can also be completely cut off.

以上のように、上述した第１および第２の実施形態では、所定数の蓄電セルＢ１〜Ｂ１０を直列接続し、その直列接続端を半導体スイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０を直列に介して外部端子ｐ１，ｐ２に導出するとともに、各蓄電セルＢ１〜Ｂ１０の電圧を個別に監視し、いずれかのセル電圧に異常が生じたときに上記スイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０をオン状態からオフ状態に制御するセル保護回路２１／２２を備えた蓄電モジュールＭ１〜Ｍ１０において、上記スイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０への印加電圧を所定以下に制御する電圧制御手段を備えたことにより、上記半導体スイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０の電圧破壊を簡単に防止する効果を得ることができる。   As described above, in the first and second embodiments described above, a predetermined number of power storage cells B1 to B10 are connected in series, and the serial connection ends are connected to the outside via the semiconductor switches Sc1 to Sc10 / Sd1 to Sd10 in series. In addition to deriving to terminals p1 and p2, the voltages of the storage cells B1 to B10 are individually monitored, and when any of the cell voltages is abnormal, the switches Sc1 to Sc10 / Sd1 to Sd10 are switched from the on state to the off state. In the power storage modules M1 to M10 provided with the cell protection circuits 21 and 22 to be controlled, voltage control means for controlling the voltage applied to the switches Sc1 to Sc10 / Sd1 to Sd10 to a predetermined value or less is provided. The effect of easily preventing voltage breakdown of Sc1 to Sc10 / Sd1 to Sd10 can be obtained.

これにより、耐電圧はそれほど高くないが、大電流のスイッチングに適しているとともに、低オン抵抗で電圧損が小さいＭＯＳトランジスタＱ１／Ｑ２を使用し、大きな発熱や電力損失をともなうことなく、多数の蓄電セルＢ１〜Ｂ１０が直列接続された蓄電モジュールＭ１〜Ｍ１０および多数のモジュールＭ１〜Ｍ１０が直列接続された蓄電システム１００を低コストで構成することができる。   As a result, the withstand voltage is not so high, but it is suitable for switching of a large current, and uses a MOS transistor Q1 / Q2 having a low on-resistance and a small voltage loss. The power storage modules M1 to M10 in which the power storage cells B1 to B10 are connected in series and the power storage system 100 in which a large number of modules M1 to M10 are connected in series can be configured at low cost.

さらに、上記セル保護回路２１／２２によって上記スイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０がオフ状態に設定されたときにその状態を外部へ通知する送信手段と、外部からの制御信号を受信して上記スイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０をオフ状態に強制設定する受信手段とを備えたことにより、各スイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０の個々の耐電圧が低くても、スイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０の電圧破壊を一層確実に防止することができるとともに、充電／放電電流を完全に遮断することができる。   Further, when the switches Sc1 to Sc10 / Sd1 to Sd10 are set to an off state by the cell protection circuit 21/22, a transmission means for notifying the state to the outside, and a control signal from the outside for receiving the control signal Even if the individual withstand voltages of the switches Sc1 to Sc10 / Sd1 to Sd10 are low, the switches Sc1 to Sc10 / Sd1 to Sd10 are provided. Can be prevented more reliably, and the charge / discharge current can be completely cut off.

上記送信手段および上記受信手段にそれぞれ、信号の送信先および受信先に対してモジュール内を外部から直流的に分離するフォトカプラー２５／２６を用いれば、モジュールＭ１〜Ｍ１０とリモート制御回路３１／３２間の通信接続も非常に簡潔かつ簡単に行うことができる。   If the photocoupler 25/26 that separates the inside of the module from the outside with respect to the signal transmission destination and reception destination is used for the transmission means and the reception means, respectively, the modules M1 to M10 and the remote control circuit 31/32 Communication connections between them can also be made very simply and easily.

上述した第１実施形態と第２実施形態は、蓄電利用機器４１／４２の種類に応じていずれか一方だけ設置してもよいが、両方を同時に設置することも可能である。後者の場合は過充電保護用のスイッチＳｃ１〜Ｓｃ１０と過放電保護用のスイッチＳｄ１〜Ｓｄ１０を直列接続すればよい。   In the first embodiment and the second embodiment described above, only one of them may be installed according to the type of power storage device 41/42, but both may be installed at the same time. In the latter case, the overcharge protection switches Sc1 to Sc10 and the overdischarge protection switches Sd1 to Sd10 may be connected in series.

また、演算増幅器２３／２４を用いてスイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０の印加電圧をモジュールＭ１〜Ｍ１０ごとに並列制御する回路手段と、リモート制御回路３１／３２を用いて全モジュールＭ１〜Ｍ１０内のスイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０を一斉にオフ状態に制御する回路手段は、それぞれに独立のスイッチ保護機能を呈するが、両手段を共に備えることで、次のような効果が得られる。   Further, circuit means for controlling the applied voltages of the switches Sc1 to Sc10 / Sd1 to Sd10 in parallel for each of the modules M1 to M10 using the operational amplifier 23/24, and all the modules M1 to M10 using the remote control circuit 31/32 The circuit means for controlling all the switches Sc1 to Sc10 / Sd1 to Sd10 simultaneously to the off state exhibit independent switch protection functions, but by providing both means, the following effects can be obtained.

すなわち、どこかのモジュール内にていずれかのセルに過充電または過放電の異常が生じた場合、その異常に基づいて全モジュールＭ１〜Ｍ１０内のスイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０が一斉にオフ状態にリモート制御されるまでの間に、通信時間による若干の遅延が生じる場合がある。   That is, when an overcharge or overdischarge abnormality occurs in any cell in any module, the switches Sc1 to Sc10 / Sd1 to Sd10 in all the modules M1 to M10 are turned off all at once based on the abnormality. There may be a slight delay due to the communication time until the state is remotely controlled.

この場合、セルの異常が検出されてから全スイッチＳｃ１〜Ｓｃ１０／Ｓｄ１〜Ｓｄ１０がオフ状態になるまでの間、非常に短時間ではあるが、セルの異常が発生したモジュール内のスイッチに耐電圧を越える高電圧が印加される瞬間が生じる。この瞬間的な高電圧印加によるスイッチの電圧破壊までも確実に防止するためには、上記２種類の回路手段を兼ね備えることが望ましい。   In this case, withstand voltage is applied to the switches in the module in which the cell abnormality occurs, although it is a very short time from when the cell abnormality is detected until all the switches Sc1 to Sc10 / Sd1 to Sd10 are turned off. A moment occurs when a high voltage exceeding is applied. In order to surely prevent even the voltage breakdown of the switch due to this momentary application of a high voltage, it is desirable to combine the above two types of circuit means.

図３は本発明の第３実施形態を示す。この第３実施形態は、蓄電セルＢ１〜Ｂ１０の直列接続端が半導体スイッチＳｄ１を直列に介して導出される外部端子ｐ１，ｐ２間に、モジュールＭ１の入出力電圧に対して逆方向となるようにダイオードＤ３を並列接続したことを特徴とする。   FIG. 3 shows a third embodiment of the present invention. In the third embodiment, the series connection ends of the storage cells B1 to B10 are opposite to the input / output voltage of the module M1 between the external terminals p1 and p2 led out in series through the semiconductor switch Sd1. The diode D3 is connected in parallel.

この実施形態は、蓄電システム１００が放電モードで動作する際に有効である。たとえば、図４に示すように、モジュールＭ１０内のいずれかのセルが過放電状態になった場合、そのセルを保護するためにスイッチＳｄ１０がオフ状態に設定されるが、このとき、他のモジュールＭ１〜Ｍ９の放電電流はそれぞれ、モジュールＭ１０に並列接続されたダイオードＤ３でバイパスされて流れる。つまり、モジュールＭ１０を迂回して放電電流が流れる。   This embodiment is effective when the power storage system 100 operates in the discharge mode. For example, as shown in FIG. 4, when any cell in the module M10 is in an overdischarged state, the switch Sd10 is set to an off state in order to protect that cell. The discharge currents of M1 to M9 each flow by being bypassed by the diode D3 connected in parallel to the module M10. That is, a discharge current flows around the module M10.

これにより、モジュールＭ１０内のスイッチＳｄ１０に印加される電圧は、モジュールＭ１０の電圧だけとなる。したがって、スイッチＳｄ１０の電圧破壊は生じ得ない。   Thereby, the voltage applied to the switch Sd10 in the module M10 is only the voltage of the module M10. Therefore, the voltage breakdown of the switch Sd10 cannot occur.

図４に示す蓄電システム１００では、図５に示すように、スイッチＳｄ１０のオフによって出力電圧が他のモジュールＭ１〜Ｍ９の直列電圧（３７７Ｖ）に低下する。この低下の後の処理は、蓄電利用機器４２側の都合に応じて適宜設定ることができる。たとえば、図５のグラフでは、セルバランスを考慮し、スイッチＳｄ１０のオフ後、所定の猶予時間をおいて他のスイッチＳｄ１〜Ｓｄ９をリモート制御でオフ状態にしている。   In the power storage system 100 illustrated in FIG. 4, as illustrated in FIG. 5, the output voltage is reduced to the series voltage (377 V) of the other modules M1 to M9 by turning off the switch Sd10. The processing after the decrease can be appropriately set according to the convenience of the power storage device 42 side. For example, in the graph of FIG. 5, considering the cell balance, after the switch Sd10 is turned off, the other switches Sd1 to Sd9 are turned off by remote control after a predetermined delay time.

図６は本発明の第４実施形態を示す。この第４実施形態では、過充電保護回路２１を備えた蓄電モジュールＭ１内に、各セルＢ１〜Ｂ１０の電圧をそれぞれ所定値以下に並列制御する定電圧回路Ｈ１〜Ｈ１０を並列接続している。   FIG. 6 shows a fourth embodiment of the present invention. In the fourth embodiment, constant voltage circuits H1 to H10 that control the voltages of the cells B1 to B10 in parallel to a predetermined value or less are connected in parallel in the power storage module M1 including the overcharge protection circuit 21.

この第４実施形態によれば、たとえばセルＢ１が満充電状態（あるいは過充電状態）になったときに、過充電保護回路２１がその満充電状態を検出してスイッチＳｃ１がオフ状態になるまでの間、および他のモジュールＭ２〜Ｍ１０のスイッチＳｃ２〜Ｓｃ１０がリモート制御によってオフ状態になるまでの間、各セルＢ１〜Ｂ１０の充電電圧を所定以下に抑制することができる。これにより、一瞬の過充電も確実に防止できるようになる。   According to the fourth embodiment, for example, when the cell B1 is fully charged (or overcharged), until the overcharge protection circuit 21 detects the full charge state and the switch Sc1 is turned off. And until the switches Sc2 to Sc10 of the other modules M2 to M10 are turned off by remote control, the charging voltage of each of the cells B1 to B10 can be suppressed to a predetermined value or less. As a result, instantaneous overcharge can be reliably prevented.

図７は上記定電圧回路Ｈｎの構成例を示す。同図に示す定電圧回路Ｈｎは、演算増幅器２７と充電最大許容電圧に設定された基準電圧Ｖｒ３を用い、セルＢｎの電圧がその基準電圧Ｖｒ３以下となるような負帰還動作を行わせることにより、セルＢｎの電圧をその基準電圧Ｖｒ３以下に抑制するようにしている。   FIG. 7 shows a configuration example of the constant voltage circuit Hn. The constant voltage circuit Hn shown in the figure uses the operational amplifier 27 and the reference voltage Vr3 set to the maximum allowable charge voltage, and performs a negative feedback operation such that the voltage of the cell Bn is equal to or lower than the reference voltage Vr3. The voltage of the cell Bn is suppressed to the reference voltage Vr3 or lower.

上記定電圧回路Ｈｎは、演算増幅器２７を用いた能動回路でなく、ダイオードなどの定電圧素子を用いた受動回路で構成することも可能である。   The constant voltage circuit Hn can be configured not by an active circuit using the operational amplifier 27 but by a passive circuit using a constant voltage element such as a diode.

図８は本発明の第５実施形態を示す。この第５実施形態では、過充電保護回路２１を備えた蓄電モジュールＭ１内に、各セルＢ１〜Ｂ１０の電圧を互いに均等化するセルバランス回路５０が設置されている。このセルバランス回路５０はセル間の電圧バラツキを補償する動作により、図７に示した第４実施形態と同様、各セルＢ１〜Ｂ１０の電圧をそれぞれ所定以下に抑制する定電圧回路と同じような効果をもたらすことができる。   FIG. 8 shows a fifth embodiment of the present invention. In the fifth embodiment, a cell balance circuit 50 that equalizes the voltages of the cells B1 to B10 is installed in the power storage module M1 including the overcharge protection circuit 21. This cell balance circuit 50 is similar to a constant voltage circuit that suppresses the voltages of the cells B1 to B10 to a predetermined level or less, as in the fourth embodiment shown in FIG. Can have an effect.

以上、本発明をその代表的な実施例に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。たとえば、蓄電モジュールにおける蓄電セルの直列接続数、蓄電システムにおける蓄電モジュールの直列接続数についてはそれぞれ任意に選択することができる。また、複数の蓄電モジュールを直列接続して上位の蓄電モジュールを構成し、この上位蓄電モジュールをさらに複数直列接続して蓄電システムを構成するようにしてもよい。
また、半導体スイッチに用いるＭＯＳトランジスタは、バイポーラトランジスタとしてもよい。 As mentioned above, although this invention was demonstrated based on the typical Example, this invention can have various aspects other than having mentioned above. For example, the number of power storage cells connected in series in the power storage module and the number of power storage modules connected in series in the power storage system can be arbitrarily selected. Alternatively, a plurality of power storage modules may be connected in series to configure a higher power storage module, and a plurality of higher power storage modules may be connected in series to configure a power storage system.
The MOS transistor used for the semiconductor switch may be a bipolar transistor.

大きな発熱や電力損失をともなうことなく、低コスト化が可能な構成でもって、多直列接続された蓄電セルを保護するための半導体スイッチの電圧破壊を防止できるモジュールおよび蓄電システムを提供することができる。   It is possible to provide a module and a power storage system that can prevent voltage breakdown of semiconductor switches for protecting multi-series connected power storage cells with a configuration capable of reducing costs without causing significant heat generation or power loss. .

本発明の第１実施形態による蓄電モジュールおよび蓄電システムの回路図である。1 is a circuit diagram of a power storage module and a power storage system according to a first embodiment of the present invention. 本発明の第２実施形態による蓄電モジュールおよび蓄電システムの回路図である。It is a circuit diagram of the electrical storage module and electrical storage system by 2nd Embodiment of this invention. 本発明の第３実施形態による蓄電モジュールの回路図である。It is a circuit diagram of the electrical storage module by 3rd Embodiment of this invention. 本発明の第３実施形態による蓄電モジュールを用いた蓄電システムの回路図である。It is a circuit diagram of the electrical storage system using the electrical storage module by 3rd Embodiment of this invention. 本発明の第３実施形態による蓄電システムにおける出力電圧の時間推移を示すグラフである。It is a graph which shows the time transition of the output voltage in the electrical storage system by 3rd Embodiment of this invention. 本発明の第４実施形態による蓄電モジュールの回路図である。It is a circuit diagram of the electrical storage module by 4th Embodiment of this invention. 本発明の第４実施形態で用いる定電圧回路の一例を示す回路図である。It is a circuit diagram which shows an example of the constant voltage circuit used in 4th Embodiment of this invention. 本発明の第５実施形態による蓄電モジュールの回路図である。It is a circuit diagram of the electrical storage module by 5th Embodiment of this invention. 従来技術に基づく蓄電モジュールおよび蓄電システムの第１例を示す回路図である。It is a circuit diagram which shows the 1st example of the electrical storage module and electrical storage system based on a prior art. 従来技術に基づく蓄電モジュールおよび蓄電システムの第２例を示す回路図である。It is a circuit diagram which shows the 2nd example of the electrical storage module and electrical storage system based on a prior art.

符号の説明Explanation of symbols

１００ 蓄電システム、
２１ 過充電保護回路、
２２ 過放電保護回路、
２３，２４ 演算増幅器、
２５，２６ フォトカプラー、
２７ 演算増幅器、
３１，３２ リモート制御回路、
４１，４２ 蓄電利用機器、
Ｂ１〜Ｂ１０，Ｂｎ 蓄電セル、
Ｈ１〜Ｈ１０，Ｈｎ 定電圧回路、
Ｍ１〜Ｍ１０ 蓄電モジュール、
Ｓｃ１〜Ｓｃ１０ 半導体スイッチ、
Ｓｄ１〜Ｓｄ１０ 半導体スイッチ、
ｐ１，ｐ２ 外部端子、
Ｑ１，Ｑ２ パワーＭＯＳトランジスタ、
Ｄ１，Ｄ２ ボディダイオード、
Ｄ３ バイパス用ダイオード、
ｇｃ，ｇｄ スイッチ制御信号、
ｘｃ 過充電通知信号、
ｘｄ 過放電通知信号、
ｒｃ，ｒｄ リモート制御信号 100 power storage system,
21 Overcharge protection circuit,
22 Overdischarge protection circuit,
23, 24 operational amplifiers,
25, 26 Photocoupler,
27 operational amplifiers,
31, 32 Remote control circuit,
41, 42 power storage equipment,
B1-B10, Bn storage cell,
H1-H10, Hn constant voltage circuit,
M1-M10 power storage module,
Sc1-Sc10 semiconductor switch,
Sd1-Sd10 semiconductor switch,
p1, p2 external terminals,
Q1, Q2 power MOS transistors,
D1, D2 body diode,
D3 Bypass diode,
gc, gd switch control signal,
xc overcharge notification signal,
xd overdischarge notification signal,
rc, rd Remote control signal

Claims (5)

所定個数の蓄電セルと、ＭＯＳトランジスタと、正および負の充電端子と、主制御手段と、信号出力端子と、信号入力端子と、ＭＯＳトランジスタに付帯したスイッチ電圧制御手段とを備えた蓄電モジュールであって、
蓄電セルとＭＯＳトランジスタは、モジュール内において正および負の充電端子間に直列接続され、
主制御手段は、蓄電セルの電圧を監視して電圧が過大になった際、ＭＯＳトランジスタをオンからオフに切り替えるとともに、当該モジュール内のＭＯＳトランジスタをオフにしたことを外部に通知する異常通知信号を生成して信号出力端子から出力し、
主制御手段は、外部から信号入力端子にオフ指令信号が入力された際、ＭＯＳトランジスタがオンであればオフに切り替え、
スイッチ電圧制御手段は、オフ状態のＭＯＳトランジスタのドレイン・ソース間の両端電圧を基準電圧と比較して、電圧が過大になった際、比較出力をＭＯＳトランジスタのゲートに印加することによりＭＯＳトランジスタのドレイン・ソース間に適宜な電流を流すことでＭＯＳトランジスタのドレイン・ソース間の両端電圧を規定値以下に保つ
蓄電モジュール。 A power storage module comprising a predetermined number of power storage cells, MOS transistors , positive and negative charging terminals, main control means, signal output terminals, signal input terminals, and switch voltage control means attached to the MOS transistors. There,
The storage cell and the MOS transistor are connected in series between the positive and negative charging terminals in the module,
The main control means monitors the voltage of the storage cell, and when the voltage becomes excessive, switches the MOS transistor from on to off and notifies the outside that the MOS transistor in the module has been turned off. Is output from the signal output terminal,
When an off command signal is input to the signal input terminal from the outside, the main control means switches off if the MOS transistor is on .
The switch voltage control means compares the voltage between the drain and source of the off-state MOS transistor with the reference voltage, and when the voltage becomes excessive, applies the comparison output to the gate of the MOS transistor by applying the comparison output to the gate of the MOS transistor. A power storage module that keeps the voltage between the drain and source of a MOS transistor below a specified value by passing an appropriate current between the drain and source . 請求項１に記載の蓄電モジュールが正負の充電端子の相互接続により複数モジュール直列接続され、各蓄電モジュールの信号出力端子および信号入力端子が共通のリモート制御回路に接続された蓄電システムであって、
リモート制御回路は、各蓄電モジュールの信号出力端子のいずれかから前記異常通知信号を受信した際、各蓄電モジュールの信号入力端子に前記オフ指令信号を供給する
蓄電システム。 Power storage module according to claim 1 is more modules connected in series by interconnection of the positive and negative charging terminals, a power storage system signal output terminal and the signal input terminal of each power storage modules are connected to a common remote control circuit,
When the remote control circuit receives the abnormality notification signal from one of the signal output terminals of each power storage module, the remote control circuit supplies the off command signal to the signal input terminal of each power storage module. 所定個数の蓄電セルと、ＭＯＳトランジスタと、正および負の放電端子と、主制御手段と、信号出力端子と、信号入力端子と、ＭＯＳトランジスタに付帯したスイッチ電圧制御手段とを備えた蓄電モジュールであって、
蓄電セルとＭＯＳトランジスタは、モジュール内において正および負の放電端子間に直列接続され、
主制御手段は、蓄電セルの電圧を監視して電圧が過小になった際、ＭＯＳトランジスタをオンからオフに切り替えるとともに、当該モジュール内のＭＯＳトランジスタをオフにしたことを外部に通知する異常通知信号を生成して信号出力端子から出力し、
主制御手段は、外部から信号入力端子にオフ指令信号が入力された際、ＭＯＳトランジスタがオンであればオフに切り替え、
スイッチ電圧制御手段は、オフ状態のＭＯＳトランジスタのドレイン・ソース間の両端電圧を基準電圧と比較して、電圧が過大になった際、比較出力をＭＯＳトランジスタのゲートに印加することによりＭＯＳトランジスタのドレイン・ソース間に適宜な電流を流すことでＭＯＳトランジスタのドレイン・ソース間の両端電圧を規定値以下に保つ
蓄電モジュール。 A power storage module comprising a predetermined number of power storage cells, MOS transistors , positive and negative discharge terminals, main control means, signal output terminals, signal input terminals, and switch voltage control means attached to the MOS transistors. There,
The storage cell and the MOS transistor are connected in series between the positive and negative discharge terminals in the module,
The main control means monitors the voltage of the storage cell, and when the voltage becomes too low, switches the MOS transistor from on to off and notifies the outside that the MOS transistor in the module has been turned off. Is output from the signal output terminal,
When an off command signal is input to the signal input terminal from the outside, the main control means switches off if the MOS transistor is on .
The switch voltage control means compares the voltage between the drain and source of the off-state MOS transistor with the reference voltage, and when the voltage becomes excessive, applies the comparison output to the gate of the MOS transistor by applying the comparison output to the gate of the MOS transistor. A power storage module that keeps the voltage between the drain and source of a MOS transistor below a specified value by passing an appropriate current between the drain and source . 正の放電端子にカソードが接続され負の放電端子にアノードが接続されたダイオードを備えた請求項３に記載の蓄電モジュール。 The power storage module according to claim 3 , further comprising a diode having a cathode connected to a positive discharge terminal and an anode connected to a negative discharge terminal. 請求項３〜４のいずれかに記載の蓄電モジュールが正負の放電端子の相互接続により複数モジュール直列接続され、各蓄電モジュールの信号出力端子および信号入力端子が共通のリモート制御回路に接続された蓄電システムであって、
リモート制御回路は、各蓄電モジュールの信号出力端子のいずれかから前記異常通知信号を受信した際、各蓄電モジュールの信号入力端子に前記オフ指令信号を供給する
蓄電システム。 Energy storage power storage module according to any one of claims 3-4 is more modules connected in series by interconnection of the positive and negative discharge terminal, a signal output terminal and the signal input terminal of each power storage modules are connected to a common remote control circuit A system,
When the remote control circuit receives the abnormality notification signal from one of the signal output terminals of each power storage module, the remote control circuit supplies the off command signal to the signal input terminal of each power storage module.
JP2006350306A 2006-12-26 2006-12-26 Power storage module and power storage system Active JP4848265B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006350306A JP4848265B2 (en) 2006-12-26 2006-12-26 Power storage module and power storage system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006350306A JP4848265B2 (en) 2006-12-26 2006-12-26 Power storage module and power storage system

Publications (2)

Publication Number Publication Date
JP2008161029A JP2008161029A (en) 2008-07-10
JP4848265B2 true JP4848265B2 (en) 2011-12-28

Family

ID=39661286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006350306A Active JP4848265B2 (en) 2006-12-26 2006-12-26 Power storage module and power storage system

Country Status (1)

Country Link
JP (1) JP4848265B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4104648B1 (en) * 2007-09-13 2008-06-18 和征 榊原 Battery pack
JP5366482B2 (en) * 2008-09-03 2013-12-11 Ｆｄｋ株式会社 Voltage balance correction circuit for series storage cells
JP2010104216A (en) * 2008-10-21 2010-05-06 Kazumasa Sakakibara Battery pack system
JP5126043B2 (en) * 2008-12-16 2013-01-23 株式会社デンソー Battery monitoring device
JP4829999B2 (en) * 2009-05-08 2011-12-07 パナソニック株式会社 Power supply device and battery pack
JP5582898B2 (en) * 2010-07-13 2014-09-03 株式会社Ｎｔｔファシリティーズ Lithium ion battery system
JP5758234B2 (en) * 2011-08-31 2015-08-05 Ｅｖｔｄ株式会社 Power storage system
JP5980132B2 (en) * 2013-01-17 2016-08-31 三菱重工業株式会社 Power storage device control device and method, and power storage system including the same
JP6647839B2 (en) * 2015-11-12 2020-02-14 三洋電機株式会社 Energy storage system
JP6949886B2 (en) * 2017-02-14 2021-10-13 ヤマハ発動機株式会社 Power supply circuit
JP7159042B2 (en) * 2018-12-27 2022-10-24 株式会社マキタ battery system
JP7412055B2 (en) 2021-06-23 2024-01-12 和征 榊原 Charging control circuit
WO2023073978A1 (en) * 2021-11-01 2023-05-04 株式会社EViP Battery module and battery power supply circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3013136B2 (en) * 1993-12-17 2000-02-28 富士通電装株式会社 Charge / discharge device
JP2002238179A (en) * 2001-02-13 2002-08-23 Hitachi Ltd Charging device and method of secondary battery
JP2003111284A (en) * 2001-09-27 2003-04-11 Nec Mobile Energy Kk Power saving battery pack
JP4353050B2 (en) * 2004-09-30 2009-10-28 ソニー株式会社 battery pack
JP4584758B2 (en) * 2005-04-07 2010-11-24 新神戸電機株式会社 Battery module control system

Also Published As

Publication number Publication date
JP2008161029A (en) 2008-07-10

Similar Documents

Publication Publication Date Title
JP4848265B2 (en) Power storage module and power storage system
US10658835B2 (en) Power supply device
EP2757647B1 (en) Reconfigurable matrix-based power distribution architecture
US7719235B2 (en) Charge/discharge protection circuit and power-supply unit
US9893343B2 (en) Battery pack and electric device
US20120169124A1 (en) Output circuit for power supply system
US10059216B2 (en) Accumulator battery protected against internal short circuits
US9831715B2 (en) Energy supply module as a two-port network, use of a separating device in such an energy supply module, and method for operating such an energy supply module
JP6915430B2 (en) Power system
US5883495A (en) Bidirectional current control circuit suitable for controlling the charging and discharging of rechargeable battery cells
WO2007145268A1 (en) Charging/discharging circuit for secondary battery, and battery pack
US9487089B2 (en) On-board system for a vehicle and device for controlling a current flow in an on-board system of a vehicle
US8847664B2 (en) Gate control circuit, power module and associated method
US7629710B2 (en) Control device for power supply bus voltage regulation
JP4126167B2 (en) Charge / discharge circuit for series connected battery group
CN101034816B (en) Protection device for non-common ground buses
KR20020067667A (en) Battery state monitoring circuit
TW201916537A (en) Control device, balance correcting system, electric storage system and device
JP2019195249A (en) Vehicle power supply system
JP2006060883A (en) Two-battery type power supply device for vehicle
JP6811019B2 (en) Rechargeable battery system
US11139662B2 (en) Balance circuits for battery cells
CN109075595B (en) Battery reverse voltage prevention system and method
US11721970B2 (en) On-board electrical system for a vehicle and process for operating an on-board electrical system
CN114944694A (en) Power supply apparatus and control method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4848265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250