JP4844392B2 - 半導体装置及び配線基板 - Google Patents
半導体装置及び配線基板 Download PDFInfo
- Publication number
- JP4844392B2 JP4844392B2 JP2006513704A JP2006513704A JP4844392B2 JP 4844392 B2 JP4844392 B2 JP 4844392B2 JP 2006513704 A JP2006513704 A JP 2006513704A JP 2006513704 A JP2006513704 A JP 2006513704A JP 4844392 B2 JP4844392 B2 JP 4844392B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring portion
- semiconductor chip
- semiconductor device
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
また、特定の小基板を介在させるだけでは、高性能化に伴って微細かつ多ピン化している半導体チップの配線基板(大基板)の設計が困難になることや、チップを実装することが困難を極める。
図1に示す半導体装置50では、配線基板20Aに半導体チップ30が複数、フリップチップボンディングされている。ただし、同図においては、1つの半導体チップ30のみが現れている。配線基板20Aには、厚さ方向の一方の面に複数の接続端子14が配置されると共に、厚さ方向の他方の面に複数の外部接続バンプ5が配置されている。
図2に示す半導体装置60は、個々の第2配線部15Bと当該第2配線部15Bに実装されている半導体チップ30との平面視上の大きさとが同じである。すなわち、第2配線部15Bにおいて半導体チップ30が実装される面の大きさが、この面に対向する半導体チップ30の面の大きさと同じである。この点を除いて、半導体装置60は、図1に示した第1実施例の半導体装置50と同様の構成を有している。図2に示した構成部材のうち、図1に示した構成部材と共通するものには図1で用いた参照符号と同じ参照符号を付してその説明を省略する。同図中の参照符号「12B」は、第2配線部15Bを構成する基材を示しており、参照符号「20B」は、第2配線部15Bを備えた配線基板を示している。
図3に示す半導体装置70は、個々の第2配線部15Cの平面視上の大きさが当該第2配線部15Cに実装されている半導体チップ30の平面視上の大きさよりも小さい。すなわち、第2配線部15Cにおいて半導体チップ30が実装される面の大きさが、この面に対向する半導体チップ30の面の大きさよりも小さい。この点を除いて、半導体装置70は、図1に示した第1実施例の半導体装置50と同様の構成を有している。図3に示した構成部材のうち、図1に示した構成部材と共通するものには図1で用いた参照符号と同じ参照符号を付してその説明を省略する。同図中の参照符号「12C」は、第2配線部15Cを構成する基材を示しており、参照符号「20C」は、第2配線部15Cを備えた配線基板を示している。この半導体装置70は、図2に示した第2実施例の半導体装置60と同様の技術的効果を奏する。
図4に示す半導体装置80は、個々の第2配線部15Aがコンタクトプラグ14それぞれの上端(ランド部14aが形成された一端と反対側の他端であり、半導体チップ30と直接接する端である。)を露出させた状態で第1配線部10Bに埋設されているという点を除いて、図1に示した第1実施例の半導体装置50と同様の構成を有している。図4に示した構成部材のうち、図1に示した構成部材と共通するものには図1で用いた参照符号と同じ参照符号を付してその説明を省略する。
図5に示す半導体装置90は、図2に示した第2実施例の半導体装置60における配線基板20B上の半導体チップ30と隣接する領域に、2つの補強枠材(スティフナ)85a、85bを接合させた構造を有している。より具体的には、補強枠材85a、85bは、配線基板20Bの第1配線部10A上における第2配線部15Bの周囲に配置されている。図5に示した構成部材のうち、図2に示した構成部材と共通するものには図2で用いた参照符号と同じ参照符号を付してその説明を省略する。
図6に示す半導体装置100は、図4に示した第4実施例の半導体装置80における配線基板20D上に2つの補強枠材(スティフナ)95a、95bを特定の形態、すなわち、各補強枠材95a、95bが第1配線部10Bと第2配線部15Aとをそれぞれ部分的に覆った状態の下に接合させた構造を有している。図6に示した構成部材のうち、図4に示した構成部材と共通するものには図4で用いた参照符号と同じ参照符号を付してその説明を省略する。
図7に示す半導体装置110は、図5に示した第5実施例の半導体装置90に放熱板105を設けた構造を有している。この放熱板105は、2つの補強枠材85a、85bを覆うようにして、かつ、半導体チップ30と面接触するようにして、これら2つの補強枠材85a、85b上に架け渡されている。図7に示した構成部材のうち、図5に示した構成部材と共通するものには図5で用いた参照符号と同じ参照符号を付してその説明を省略する。
図8に示す半導体装置150は、(1)受動素子120及び第2半導体チップ130を更に備えているという点、及び、(2)第1配線部10C内に受動素子120及び第2半導体チップ130それぞれに対応した回路が形成されているという点で、図2に示した半導体装置60と異なる。半導体装置150における他の構成は半導体装置60の構成と同様であるので、図8に示した構成部材のうちで図2に示した構成部材と共通するものには図2で用いた参照符号と同じ参照符号を付して、その説明を省略する。
上述した半導体装置は、上述した配線基板上に複数の半導体チップがフリップチップボンディングされているものであればよい。1つの第2配線部にフリップチップボンディングする半導体チップの数は、1以上の所望数とすることができる。また、これら複数の半導体チップ以外の素子を配線基板上に実装するか否かは適宜選択可能である。上記複数の半導体チップ以外の素子を配線基板上に実装する場合、どのような素子を実装するかは、製造しようとする半導体装置に求められる機能、性能等に応じて適宜選定される。
第1配線部と第2配線部との一体化は、例えば第1配線部における層間絶縁膜が樹脂製である場合には、第1配線部及び第2配線部を互いに別個に作製した後に、第1配線部における所定の層間絶縁膜を軟化させて第2配線部と熱融着させることにより行うことができるが、第2配線部又はその基材の所定の面上にいわゆるビルドアップ法によって第1配線部を形成することで両者を一体化させた方が好ましい。第2配線部の基材の所定の面上にビルドアップ法によって第1配線部を形成した場合には、その後に前記基材にコンタクトプラグを形成して、第2配線部を得る。
内部応力の緩和を実現するために、上述した実施例では、緩和層として第2配線部を付加する。この場合に、上述したようにしてコンタクトプラグを形成することにより、少なくとも上記の半導体チップに対しては、第2配線部内での配線の引き回しが不要となる。その結果、当該半導体チップの特性を設計通り又は設計値に近い特性に保ちつつ、内部応力を抑えることが容易になる。
また、デカップリングコンデンサ等の機能素子を設ける場合、半導体チップの電極にできるだけ近い位置に機能素子を設置することが望ましい。上述したように第2配線部内での配線の引き回しが不要であれば、半導体チップの電極に近い位置に機能素子を配置することが容易になる。
第1配線部は、いわゆるビルドアップ法により、第2配線部の所定の面上、コンタクトプラグ形成用の貫通孔まで形成した第2配線部用基材の所定の面上、又は前記貫通孔が未形成の第2配線部用基材の所望の面上に形成することが好ましい。このビルドアップ法では、例えば、(1)層間絶縁膜となる電気絶縁膜を形成する第1サブ工程、(2)前記電気絶縁膜に所定数のビアホールを形成し、レーザ加工によりビアホールを形成したときには必要に応じてデスミア処理を施す第2サブ工程、及び(3)配線層となる導電膜を形成する第3サブ工程、(4)前記導電膜をパターニングして配線層を形成する第4サブ工程がこの順番で所望回数繰り返し行われ、その後、最上層として位置する配線層における所望の領域、すなわち、ランド部として利用しようとする領域を除いた領域をポリイミド等のソルダーレジストで被覆してから前記の領域上に外部接続バンプを形成することによって、第1配線部を得ることができる。ただし、外部接続バンプの形成は、外部接続バンプが未形成の第1配線部を一旦形成した後に第2配線部を形成し、その後に行うこともできる。
第2配線部は、例えば、(a)第2配線部用基材の母材に凹部を形成する第1サブ工程、(b)前記の凹部を導電性材料で埋める第2サブ工程、及び(c)前記母材を薄肉化して、前記凹部を埋めている導電性材料を露出させる第3サブ工程を、この順番で行うことによって得られる。第3サブ工程後に、必要に応じて、第3サブ工程で薄肉化した母材の平面形状を所定形状にパターニングすることができる。
Claims (22)
- 厚さ方向の一方の面に複数の接続端子が配置されると共に前記厚さ方向の他方の面に複数の外部接続バンプが配置された配線基板と、
前記配線基板上にフリップチップボンディングされることにより前記接続端子に接続された複数の半導体チップとを備え、
前記配線基板は、
複数の配線層と前記外部接続バンプとを備える第1配線部と、
前記第1配線部上で前記第1配線部と一体化された少なくとも1つの第2配線部とを備え、
前記接続端子は、前記第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなり、
前記コンタクトプラグの一端は、前記配線層のいずれかと直接接し、
前記第2配線部における前記第1配線部側の面の大きさは、前記第1配線部における前記第2配線部側の面の大きさよりも小さく、
前記第2配線部の熱膨張率は、前記第1配線部の熱膨張率よりも小さく、前記半導体チップの熱膨張率と同等であることを特徴とする半導体装置。 - 前記半導体チップは、前記第2配線部上に実装され、
前記第2配線部における前記半導体チップが実装される面の大きさは、この面に対向する前記半導体チップの面の大きさよりも大きいことを特徴とする請求項1に記載の半導体装置。 - 前記第2配線部は、前記第2配線部を前記半導体チップと共に平面視したときに、前記半導体チップの全周に亘って1mm以上はみ出していることを特徴とする請求項2に記載の半導体装置。
- 前記半導体チップは、前記第2配線部上に実装され、
前記第2配線部における前記半導体チップが実装される面の大きさは、この面に対向する前記半導体チップの面の大きさ以下であることを特徴とする請求項1に記載の半導体装置。 - 前記第2配線部は、前記コンタクトプラグの他端を露出させた状態で前記第1配線部に埋設されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップは、少なくとも1つの電極端子を備え、
前記電極端子は、それぞれ別個のコンタクトプラグに電気的に接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記半導体チップは、シリコンチップであり、
前記第2配線部は、シリコン、セラミック、及び感光性ガラスのいずれかからなる基材を有し、
前記コンタクトプラグは、前記基材に形成されていることを特徴とする請求項1に記載の半導体装置。 - 前記配線基板上に接合された少なくとも1つの補強枠材をさらに備えることを特徴とする請求項1に記載の半導体装置。
- 前記補強枠材の熱膨張率は、前記半導体チップの熱膨張率以下であることを特徴とする請求項8に記載の半導体装置。
- 前記補強枠材は、前記第1配線部と少なくとも1つの前記第2配線部とをそれぞれ部分的に覆っていることを特徴とする請求項8に記載の半導体装置。
- 前記補強部材を覆うと共に前記半導体チップと接触した放熱板をさらに備えることを特徴とする請求項8に記載の半導体装置。
- 前記第2配線部における前記第1配線部側の面及び前記第1配線部の少なくとも一方に形成された少なくとも1つの機能素子をさらに備えることを特徴とする請求項1に記載の半導体装置。
- 複数の配線層と複数の外部接続バンプとを備える第1配線部と、
半導体チップをフリップチップボンディングすることが可能な状態で複数の接続端子が配置された少なくとも1つの第2配線部とを備え、
前記第2配線部は、前記第1配線部上で前記第1配線部と一体化され、
前記接続端子は、前記第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなり、
前記コンタクトプラグの一端は、前記配線層のいずれかと直接接し、
前記第2配線部における前記第1配線部側の面の大きさは、前記第1配線部における前記第2配線部側の面の大きさよりも小さく、
前記第2配線部の熱膨張率は、前記第1配線部の熱膨張率よりも小さく、前記半導体チップの熱膨張率と同等であり、
前記第2配線部における前記半導体チップが実装される面の大きさは、この面に対向する前記半導体チップの面の大きさ以下であることを特徴とする配線基板。 - 複数の配線層と複数の外部接続バンプとを備える第1配線部と、
半導体チップをフリップチップボンディングすることが可能な状態で複数の接続端子が配置された少なくとも1つの第2配線部とを備え、
前記第2配線部は、前記第1配線部上で前記第1配線部と一体化され、
前記接続端子は、前記第2配線部を厚さ方向に貫く貫通孔に設けられたコンタクトプラグからなり、
前記コンタクトプラグの一端は、前記配線層のいずれかと直接接し、
前記第2配線部における前記第1配線部側の面の大きさは、前記第1配線部における前記第2配線部側の面の大きさよりも小さく、
前記第2配線部の熱膨張率は、前記第1配線部の熱膨張率よりも小さく、前記半導体チップの熱膨張率と同等であり、
前記第2配線部は、前記コンタクトプラグの他端を露出させた状態で前記第1配線部に埋設されていることを特徴とする配線基板。 - 前記第2配線部における前記半導体チップが実装される面の大きさは、この面に対向する前記半導体チップの面の大きさよりも大きいことを特徴とする請求項14に記載の配線基板。
- 前記第2配線部は、前記第2配線部をこの第2配線部に前記半導体チップが実装された状態で平面視したときに、前記半導体チップの全周に亘って1mm以上はみ出すことを特徴とする請求項14に記載の配線基板。
- 前記半導体チップは、少なくとも1つの電極端子を備え、
前記第2配線部における前記接続端子の個数は、前記第2配線部に実装される前記半導体チップの前記電極端子の総数と等しいことを特徴とする請求項13または14に記載の配線基板。 - 前記第2配線部は、シリコン、セラミック、及び感光性ガラスのいずれかからなる基材を有し、
前記コンタクトプラグは、前記基材に形成されていることを特徴とする請求項13または14に記載の配線基板。 - 前記第1配線部上における少なくとも前記第2配線部の周囲に接合された少なくとも1つの補強枠材をさらに備えることを特徴とする請求項13または14に記載の配線基板。
- 前記補強枠材の熱膨張率は、前記半導体チップの熱膨張率以下であることを特徴とする請求項19に記載の配線基板。
- 前記補強枠材は、前記第1配線部と少なくとも1つの前記第2配線部とをそれぞれ部分的に覆っていることを特徴とする請求項19に記載の配線基板。
- 前記第2配線部における前記第1配線部側の面及び前記第1配線部の少なくとも一方に形成された少なくとも1つの機能素子をさらに備えることを特徴とする請求項13または14に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006513704A JP4844392B2 (ja) | 2004-05-21 | 2005-05-18 | 半導体装置及び配線基板 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004152629 | 2004-05-21 | ||
JP2004152629 | 2004-05-21 | ||
JP2006513704A JP4844392B2 (ja) | 2004-05-21 | 2005-05-18 | 半導体装置及び配線基板 |
PCT/JP2005/009062 WO2005114729A1 (ja) | 2004-05-21 | 2005-05-18 | 半導体装置及び配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005114729A1 JPWO2005114729A1 (ja) | 2008-03-27 |
JP4844392B2 true JP4844392B2 (ja) | 2011-12-28 |
Family
ID=35428619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006513704A Active JP4844392B2 (ja) | 2004-05-21 | 2005-05-18 | 半導体装置及び配線基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7692287B2 (ja) |
JP (1) | JP4844392B2 (ja) |
CN (1) | CN1957465B (ja) |
WO (1) | WO2005114729A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4844391B2 (ja) * | 2004-05-21 | 2011-12-28 | 日本電気株式会社 | 半導体装置並びに配線基板及びその製造方法 |
JP4844216B2 (ja) * | 2006-04-26 | 2011-12-28 | 凸版印刷株式会社 | 多層回路配線基板及び半導体装置 |
DE102006022748B4 (de) * | 2006-05-12 | 2019-01-17 | Infineon Technologies Ag | Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung |
JP2009231635A (ja) * | 2008-03-24 | 2009-10-08 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、及び半導体装置及びその製造方法 |
US10037941B2 (en) | 2014-12-12 | 2018-07-31 | Qualcomm Incorporated | Integrated device package comprising photo sensitive fill between a substrate and a die |
US10396044B2 (en) | 2015-10-15 | 2019-08-27 | Renesas Electronics Corporation | Semiconductor device |
JP2018006724A (ja) * | 2016-06-23 | 2018-01-11 | 京セラ株式会社 | 配線基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330506A (ja) * | 1995-06-02 | 1996-12-13 | Tokuyama Corp | 回路基板構造 |
JP2001007248A (ja) * | 1999-06-25 | 2001-01-12 | Ibiden Co Ltd | パッケージ基板 |
JP2001196521A (ja) * | 2000-01-11 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
JP2003309209A (ja) * | 2002-04-16 | 2003-10-31 | Ngk Spark Plug Co Ltd | 配線基板 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6432662U (ja) | 1987-08-25 | 1989-03-01 | ||
JP2574902B2 (ja) | 1989-09-20 | 1997-01-22 | 株式会社日立製作所 | 半導体装置 |
US5258648A (en) * | 1991-06-27 | 1993-11-02 | Motorola, Inc. | Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery |
US6028364A (en) * | 1994-09-20 | 2000-02-22 | Hitachi, Ltd. | Semiconductor device having a stress relieving mechanism |
JPH08167630A (ja) | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
JPH08335653A (ja) * | 1995-04-07 | 1996-12-17 | Nitto Denko Corp | 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア |
JPH09306954A (ja) * | 1996-05-20 | 1997-11-28 | Hitachi Ltd | 半導体装置及びその実装方法並びに実装構造体 |
US5790384A (en) * | 1997-06-26 | 1998-08-04 | International Business Machines Corporation | Bare die multiple dies for direct attach |
US6175160B1 (en) * | 1999-01-08 | 2001-01-16 | Intel Corporation | Flip-chip having an on-chip cache memory |
US6617681B1 (en) * | 1999-06-28 | 2003-09-09 | Intel Corporation | Interposer and method of making same |
US6900534B2 (en) * | 2000-03-16 | 2005-05-31 | Texas Instruments Incorporated | Direct attach chip scale package |
US6404043B1 (en) * | 2000-06-21 | 2002-06-11 | Dense-Pac Microsystems, Inc. | Panel stacking of BGA devices to form three-dimensional modules |
JP2003007921A (ja) * | 2001-06-19 | 2003-01-10 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2003258189A (ja) * | 2002-03-01 | 2003-09-12 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004356618A (ja) * | 2003-03-19 | 2004-12-16 | Ngk Spark Plug Co Ltd | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法 |
US7390700B2 (en) * | 2006-04-07 | 2008-06-24 | Texas Instruments Incorporated | Packaged system of semiconductor chips having a semiconductor interposer |
-
2005
- 2005-05-18 US US11/569,402 patent/US7692287B2/en active Active
- 2005-05-18 JP JP2006513704A patent/JP4844392B2/ja active Active
- 2005-05-18 WO PCT/JP2005/009062 patent/WO2005114729A1/ja active Application Filing
- 2005-05-18 CN CN2005800163898A patent/CN1957465B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330506A (ja) * | 1995-06-02 | 1996-12-13 | Tokuyama Corp | 回路基板構造 |
JP2001007248A (ja) * | 1999-06-25 | 2001-01-12 | Ibiden Co Ltd | パッケージ基板 |
JP2001196521A (ja) * | 2000-01-11 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
JP2003309209A (ja) * | 2002-04-16 | 2003-10-31 | Ngk Spark Plug Co Ltd | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
CN1957465B (zh) | 2011-04-06 |
WO2005114729A1 (ja) | 2005-12-01 |
CN1957465A (zh) | 2007-05-02 |
US20080237890A1 (en) | 2008-10-02 |
US7692287B2 (en) | 2010-04-06 |
JPWO2005114729A1 (ja) | 2008-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4844391B2 (ja) | 半導体装置並びに配線基板及びその製造方法 | |
US7839649B2 (en) | Circuit board structure having embedded semiconductor element and fabrication method thereof | |
JP5099377B2 (ja) | 配線基板製造方法 | |
JP4581768B2 (ja) | 半導体装置の製造方法 | |
CN100593843C (zh) | 电子设备和制造电子设备的方法 | |
US5521435A (en) | Semiconductor device and a fabrication process thereof | |
EP2647046B1 (en) | Stacked microelectronic assembly having interposer connecting active chips | |
US6596560B1 (en) | Method of making wafer level packaging and chip structure | |
JP5091221B2 (ja) | 半導体装置 | |
JP5826029B2 (ja) | 電子デバイス実装方法 | |
JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
JP4844392B2 (ja) | 半導体装置及び配線基板 | |
KR100969441B1 (ko) | 반도체칩이 실장된 인쇄회로기판 및 그 제조방법 | |
KR20120061309A (ko) | 반도체 장치의 제조 방법 | |
JP2008532292A (ja) | フリップ・チップ・デバイスを形成するための構造および方法 | |
JP2012501077A (ja) | チップ・パッケージ相互作用安定性を高めるための応力緩和ギャップを含む半導体デバイス。 | |
TWI651741B (zh) | 附電容器之半導體裝置 | |
JP4061506B2 (ja) | 半導体装置の製造方法 | |
JP2007142026A (ja) | インターポーザとその製造方法及び半導体装置 | |
US20040256715A1 (en) | Wiring board, semiconductor device and process of fabricating wiring board | |
JP6712051B2 (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
JP2006339293A (ja) | 回路モジュール | |
JP2005317704A (ja) | 半導体装置、配線基板および配線基板製造方法 | |
JP2005317705A (ja) | 半導体装置、配線基板および配線基板の製造方法 | |
JP4356196B2 (ja) | 半導体装置組立体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4844392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |