JP4840078B2 - FSK receiver - Google Patents

FSK receiver Download PDF

Info

Publication number
JP4840078B2
JP4840078B2 JP2006291771A JP2006291771A JP4840078B2 JP 4840078 B2 JP4840078 B2 JP 4840078B2 JP 2006291771 A JP2006291771 A JP 2006291771A JP 2006291771 A JP2006291771 A JP 2006291771A JP 4840078 B2 JP4840078 B2 JP 4840078B2
Authority
JP
Japan
Prior art keywords
pulses
value
determination range
limit value
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006291771A
Other languages
Japanese (ja)
Other versions
JP2008109513A (en
Inventor
一彦 五所野尾
直樹 梅田
智英 古屋
耕司 山下
享 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Corp
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Priority to JP2006291771A priority Critical patent/JP4840078B2/en
Publication of JP2008109513A publication Critical patent/JP2008109513A/en
Application granted granted Critical
Publication of JP4840078B2 publication Critical patent/JP4840078B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、２値の論理値からなる伝送データに従って周波数変調された搬送波を受信し、当該搬送波を復調して伝送データを得るＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）受信装置に関するものである。   The present invention relates to an FSK (Frequency Shift Keying) receiving apparatus that receives a carrier wave that is frequency-modulated according to transmission data composed of binary logical values, and demodulates the carrier wave to obtain transmission data.

従来から、２値の論理値「０」、「１」からなる伝送データを伝送路（無線も含む）を通して伝送する方式として、互いに異なる２種類の周波数に周波数変調した搬送波を伝送するＦＳＫ伝送方式が知られている。ＦＳＫ伝送方式では、搬送波は等時間長で区切られた各区間が２値の論理値のいずれかを表すように、論理値「０」を表す区間を第１の周波数とし、論理値「１」を表す区間を第２の周波数として伝送され、当該搬送波を受信するＦＳＫ受信装置において搬送波を復調し元の伝送データを得る。   Conventionally, as a method of transmitting transmission data composed of binary logical values “0” and “1” through a transmission path (including wireless), an FSK transmission method of transmitting a carrier wave frequency-modulated to two different frequencies. It has been known. In the FSK transmission system, the interval representing the logical value “0” is set to the first frequency, and the logical value “1” is set so that each interval divided by equal time lengths represents one of the binary logical values. Is transmitted as the second frequency, and the carrier wave is demodulated in the FSK receiver that receives the carrier wave to obtain the original transmission data.

ところで、搬送波の周波数は、単位時間における搬送波の１周期の繰り返し数に一対一に対応するので、このことに着目したＦＳＫ受信装置として、搬送波の振幅が所定の閾値を超えるごとにパルスを出力することにより搬送波の１周期に１個の割合でパルスを出力する波形整形回路を備えたものが提案されている（たとえば特許文献１参照）。特許文献１のＦＳＫ受信装置は、所定周期ごとに波形整形回路から出力されたパルス数をカウンタで計数し、カウンタで計数したパルス数と既定の基準値とを比較し、パルス数が基準値よりも小さいか否かによって論理値「０」、「１」を判定する。   By the way, the frequency of the carrier wave has a one-to-one correspondence with the number of repetitions of one cycle of the carrier wave in a unit time. Thus, a device having a waveform shaping circuit that outputs a pulse at a rate of one per carrier cycle has been proposed (see, for example, Patent Document 1). The FSK receiver of Patent Document 1 counts the number of pulses output from the waveform shaping circuit at a predetermined cycle by a counter, compares the number of pulses counted by the counter with a predetermined reference value, and the number of pulses is greater than the reference value. The logical values “0” and “1” are determined depending on whether the value is smaller.

また、特許文献１に記載のＦＳＫ送受信装置は、搬送波における前記１区間よりも十分に短い周期でパルス数を計数しており、この周期を変更することによって復調条件の設定変更を行うことができる。
特開平８−３３１１８６号公報（第３−４頁） Further, the FSK transmitting / receiving apparatus described in Patent Document 1 counts the number of pulses with a period sufficiently shorter than the one section in the carrier wave, and can change the setting of the demodulation condition by changing this period. .
JP-A-8-331186 (page 3-4)

ところで、上述したＦＳＫ伝送方式による伝送データの伝送では、伝送路などにおいて搬送波にノイズが重畳することがある。伝送路にＳＴＰ（シールドツイストペア）ケーブルなどのノイズシールド線を採用したりノイズ対策部品を追加したりすることにより搬送波へのノイズの重畳を防止することも考えられるが、これらの対策では対応できないノイズもあり、しかも、これらの対策にはコストがかかるので好ましくない。   By the way, in transmission of transmission data by the above-described FSK transmission method, noise may be superimposed on a carrier wave in a transmission path or the like. It may be possible to prevent noise from being superimposed on the carrier wave by adopting a noise shielded wire such as an STP (shielded twisted pair) cable in the transmission line or by adding noise countermeasure parts, but noise that cannot be handled by these countermeasures In addition, these measures are not preferable because they are costly.

搬送波にノイズが重畳すると、波形整形回路においては、ノイズを搬送波と誤認することにより実際よりも多くのパルスを出力したり、逆に、ノイズによって搬送波が欠損することにより実際よりも少ないパルス数を出力したりする可能性がある。この種のノイズは、搬送波において第１および第２の論理値を表す前記各区間よりも短く、搬送波の各区間の一部分にのみ重畳することが多い。ここにおいて、特許文献１に記載のＦＳＫ受信装置（周波数復調回路）は、前記１区間よりも十分に短い周期でパルス数を計数しているので、搬送波のうち各区間の一部分にのみノイズが重畳した際に、ノイズによるパルス数の変化率が大きく、論理値を誤って判定してしまう可能性が高い。   When noise is superimposed on the carrier wave, the waveform shaping circuit outputs more pulses than it actually is by misinterpreting the noise as a carrier wave, or conversely, if the carrier wave is lost due to noise, the number of pulses is less than actual. There is a possibility of output. This type of noise is shorter than the sections representing the first and second logical values in the carrier wave, and is often superimposed only on a part of each section of the carrier wave. Here, since the FSK receiver (frequency demodulation circuit) described in Patent Document 1 counts the number of pulses at a period sufficiently shorter than the one interval, noise is superimposed only on a part of each interval of the carrier wave. In this case, the rate of change in the number of pulses due to noise is large, and there is a high possibility that the logical value is erroneously determined.

本発明は上記事由に鑑みて為されたものであって、搬送波のうち第１および第２の論理値を表す各区間の一部分にのみノイズが重畳した際に論理値を誤って判定する可能性の低いＦＳＫ受信装置を提供することを目的とする。   The present invention has been made in view of the above reasons, and it is possible to erroneously determine a logical value when noise is superimposed only on a part of each section representing the first and second logical values of a carrier wave. An object of the present invention is to provide a low FSK receiver.

請求項１の発明では、等時間長で区切られた各区間が２値の論理値のいずれかを表しており第１の論理値を表す区間を第１の周波数とし第２の論理値を表す区間を第２の周波数とした搬送波を伝送することにより、第１および第２の論理値からなる伝送データを伝送するＦＳＫ伝送方式に用いられ、前記搬送波を受信し復調することにより伝送データを得るＦＳＫ受信装置であって、受信した搬送波について振幅が所定の閾値を超える度にパルスを出力するレシーバ手段と、レシーバ手段から出力されるパルスのパルス数を前記区間ごとに計数するパルスカウント手段と、パルスカウント手段で計数されるパルス数に従って各区間が表す論理値を判定する復号化手段とを備え、復号化手段は、前記第１および第２の各周波数の搬送波に対応するパルス数をそれぞれ第１および第２のデフォルト値とし、第１のデフォルト値を含み上限値および下限値が定められたパルス数の範囲を第１の判定範囲とし、第２のデフォルト値を含み上限値および下限値が定められたパルス数の範囲であって第１の判定範囲とは重複しない範囲を第２の判定範囲とし、パルスカウント手段で計数されたパルス数が第１の判定範囲内であれば第１の論理値と判定し第２の判定範囲内であれば第２の論理値と判定しており、且つ第１および第２の判定範囲の上限値および下限値を変更する判定範囲変更手段を有し、前記復号化手段は、連続して受信した複数の前記区間を処理単位として当該処理単位ごとに判定を行い、前記処理単位に前記第１および第２のいずれの判定範囲にも該当しないパルス数の区間が含まれているとエラーと判断する誤り検出手段を有しており、誤り検出手段がエラーと判断した場合に、前記処理単位に含まれる区間のうちパルス数が前記第１の判定範囲内となる区間についてパルス数の実測値と前記第１のデフォルト値との差分、および前記処理単位に含まれる区間のうちパルス数が前記第２の判定範囲内となる区間についてパルス数の実測値と前記第２のデフォルト値との差分のいずれか一方を検出し、前記判定範囲変更手段は、前記差分だけ前記第１および第２の判定範囲の上限値および下限値をシフトすることを特徴とする。 In the first aspect of the present invention, each section divided by the equal time length represents one of the binary logical values, and the section representing the first logical value is defined as the first frequency to represent the second logical value. By transmitting a carrier wave having a second frequency as a section, it is used in an FSK transmission system for transmitting transmission data composed of first and second logical values, and obtains transmission data by receiving and demodulating the carrier wave. A FSK receiver, a receiver that outputs a pulse every time the amplitude of a received carrier wave exceeds a predetermined threshold, and a pulse count unit that counts the number of pulses output from the receiver for each section; Decoding means for determining a logical value represented by each section according to the number of pulses counted by the pulse counting means, and the decoding means corresponds to the carrier waves of the first and second frequencies. The number of pulses is set as the first and second default values, respectively, the range of the number of pulses including the first default value and the upper limit value and the lower limit value is defined as the first determination range, and the upper limit including the second default value. The range of the number of pulses for which the value and the lower limit are determined and does not overlap the first determination range is set as the second determination range, and the number of pulses counted by the pulse counting means is within the first determination range. If there is, it is determined as the first logical value, and if it is within the second determination range, it is determined as the second logical value, and the determination range for changing the upper limit value and the lower limit value of the first and second determination ranges have a change means, said decoding means performs a determination for each said processing units a plurality of said sections consecutively received as a processing unit, the first and second one of the determination range to the processing unit Is not applicable to the number of pulses An error detection unit that determines an error if it is rare, and when the error detection unit determines an error, an interval in which the number of pulses is within the first determination range among the intervals included in the processing unit The difference between the measured value of the pulse number and the first default value, and the measured value of the pulse number and the second value for the section where the number of pulses is within the second determination range among the sections included in the processing unit. One of the differences from the default value is detected, and the determination range changing means shifts the upper limit value and the lower limit value of the first and second determination ranges by the difference .

この構成によれば、パルスカウント手段が、レシーバ手段から出力されるパルスのパルス数を区間ごとに計数し、復号化手段が、パルスカウント手段で計数されるパルス数に従って論理値を判定しているので、前記各区間の一部分にのみ重畳したノイズの影響によるパルス数の変化率は小さく、搬送波のうち各区間の一部分にのみノイズが重畳した際に論理値を誤って判定する可能性は低くなる。しかも、第１および第２の判定範囲の上限値および下限値を変更する判定範囲変更手段が設けられているので、ノイズの影響でパルス数が実際よりも多く出力される傾向にある場合には、第１および第２の判定範囲の上限値を大きくし、逆にノイズの影響でパルス数が実際よりも少なく出力される傾向にある場合には、第１および第２の判定範囲の下限値を小さくすることにより、ノイズの影響で論理値を誤って判定することを回避できる。   According to this configuration, the pulse counting means counts the number of pulses output from the receiver means for each section, and the decoding means determines the logical value according to the number of pulses counted by the pulse counting means. Therefore, the rate of change in the number of pulses due to the influence of noise superimposed only on a part of each section is small, and the possibility of erroneously determining a logical value when noise is superimposed only on a part of each section of the carrier wave is reduced. . In addition, since determination range changing means for changing the upper limit value and the lower limit value of the first and second determination ranges is provided, when the number of pulses tends to be output more than actual due to the influence of noise. If the upper limit value of the first and second determination ranges is increased, and the number of pulses tends to be smaller than the actual output due to the influence of noise, the lower limit value of the first and second determination ranges. By reducing, it is possible to avoid erroneous determination of the logical value due to the influence of noise.

また、この構成によれば、連続して受信した複数の区間について、第１の判定範囲内となるパルス数の実測値と第１のデフォルト値との差分、および第２の判定範囲内となるパルス数の実測値と第２のデフォルト値との差分のいずれか一方を検出し、当該差分だけ第１および第２の判定範囲の上限値のおよび下限値をシフトするので、第１および第２の判定範囲は、前記複数の区間が受けたノイズの影響を考慮して適切な値に変更されることとなり、結果的に論理値の判定の成功率が向上する。
請求項２の発明では、等時間長で区切られた各区間が２値の論理値のいずれかを表しており第１の論理値を表す区間を第１の周波数とし第２の論理値を表す区間を第２の周波数とした搬送波を伝送することにより、第１および第２の論理値からなる伝送データを伝送するＦＳＫ伝送方式に用いられ、前記搬送波を受信し復調することにより伝送データを得るＦＳＫ受信装置であって、受信した搬送波について振幅が所定の閾値を超える度にパルスを出力するレシーバ手段と、レシーバ手段から出力されるパルスのパルス数を前記区間ごとに計数するパルスカウント手段と、パルスカウント手段で計数されるパルス数に従って各区間が表す論理値を判定する復号化手段とを備え、復号化手段は、前記第１および第２の各周波数の搬送波に対応するパルス数をそれぞれ第１および第２のデフォルト値とし、第１のデフォルト値を含み上限値および下限値が定められたパルス数の範囲を第１の判定範囲とし、第２のデフォルト値を含み上限値および下限値が定められたパルス数の範囲であって第１の判定範囲とは重複しない範囲を第２の判定範囲とし、パルスカウント手段で計数されたパルス数が第１の判定範囲内であれば第１の論理値と判定し第２の判定範囲内であれば第２の論理値と判定しており、且つ第１および第２の判定範囲の上限値および下限値を変更する判定範囲変更手段を有し、前記搬送波は、それぞれ前記論理値を表す前記区間の集合からなるデータ領域と、データ領域の前に付加されデータ領域の受信処理のための同期をとるスタートビットとを含めてパケット化されたものであり、スタートビットの変調周波数が、データ領域で用いる変調周波数とは異なり、前記スタートビットは時系列的に３つのブロックに分割されており、中央のブロックは無信号であることを特徴とする。
この構成によれば、パルスカウント手段が、レシーバ手段から出力されるパルスのパルス数を区間ごとに計数し、復号化手段が、パルスカウント手段で計数されるパルス数に従って論理値を判定しているので、前記各区間の一部分にのみ重畳したノイズの影響によるパルス数の変化率は小さく、搬送波のうち各区間の一部分にのみノイズが重畳した際に論理値を誤って判定する可能性は低くなる。しかも、第１および第２の判定範囲の上限値および下限値を変更する判定範囲変更手段が設けられているので、ノイズの影響でパルス数が実際よりも多く出力される傾向にある場合には、第１および第２の判定範囲の上限値を大きくし、逆にノイズの影響でパルス数が実際よりも少なく出力される傾向にある場合には、第１および第２の判定範囲の下限値を小さくすることにより、ノイズの影響で論理値を誤って判定することを回避できる。また、スタートビットはデータ領域とは変調周波数が異なるから、復調手段においてはスタートビットを容易に認識することができ、したがってデータ領域の受信処理のための同期を容易にとることができる。さらに、スタートビットの中央のブロックが無信号であるから、スタートビットの中央のブロックを監視することにより、パケットに関するノイズの有無、およびノイズの性質を識別することができる。その結果、判定範囲変更手段においては、ノイズの性質を考慮して第１および第２の判定範囲の上限値および下限値を適切な値に変更することが可能となり、結果的に論理値の判定の成功率が向上する。 Further , according to this configuration, the difference between the actually measured value of the number of pulses that falls within the first determination range and the first default value and the second determination range for a plurality of continuously received sections. Since either one of the differences between the measured value of the number of pulses and the second default value is detected and the upper limit value and the lower limit value of the first and second determination ranges are shifted by the difference, the first and second values are changed. The determination range is changed to an appropriate value in consideration of the influence of noise received by the plurality of sections, and as a result, the success rate of the logical value determination is improved.
In the invention of claim 2, each section divided by equal time length represents one of the binary logical values, and the section representing the first logical value is the first frequency and represents the second logical value. By transmitting a carrier wave having a second frequency as a section, it is used in an FSK transmission system for transmitting transmission data composed of first and second logical values, and obtains transmission data by receiving and demodulating the carrier wave. A FSK receiver, a receiver that outputs a pulse every time the amplitude of a received carrier wave exceeds a predetermined threshold, and a pulse count unit that counts the number of pulses output from the receiver for each section; Decoding means for determining a logical value represented by each section according to the number of pulses counted by the pulse counting means, and the decoding means corresponds to the carrier waves of the first and second frequencies. The number of pulses is set as the first and second default values, respectively, the range of the number of pulses including the first default value and the upper limit value and the lower limit value is defined as the first determination range, and the upper limit including the second default value. The range of the number of pulses for which the value and the lower limit are determined and does not overlap the first determination range is set as the second determination range, and the number of pulses counted by the pulse counting means is within the first determination range. If there is, it is determined as the first logical value, and if it is within the second determination range, it is determined as the second logical value, and the determination range for changing the upper limit value and the lower limit value of the first and second determination ranges The carrier includes a data area composed of the set of sections each representing the logical value, and a start bit that is added before the data area and synchronizes for reception processing of the data area. Packetized The modulation frequency of the start bit is different from the modulation frequency used in the data area, the start bit is divided into three blocks in time series, and the central block is a no-signal. To do.
According to this configuration, the pulse counting means counts the number of pulses output from the receiver means for each section, and the decoding means determines the logical value according to the number of pulses counted by the pulse counting means. Therefore, the rate of change in the number of pulses due to the influence of noise superimposed only on a part of each section is small, and the possibility of erroneously determining a logical value when noise is superimposed only on a part of each section of the carrier wave is reduced. . In addition, since determination range changing means for changing the upper limit value and the lower limit value of the first and second determination ranges is provided, when the number of pulses tends to be output more than actual due to the influence of noise. If the upper limit value of the first and second determination ranges is increased, and the number of pulses tends to be smaller than the actual output due to the influence of noise, the lower limit value of the first and second determination ranges. By reducing, it is possible to avoid erroneous determination of the logical value due to the influence of noise. In addition, since the start bit has a modulation frequency different from that of the data area, the demodulator can easily recognize the start bit, and therefore synchronization for the reception process of the data area can be easily achieved. Furthermore, since there is no signal in the central block of the start bit, the presence or absence of noise related to the packet and the nature of the noise can be identified by monitoring the central block of the start bit. As a result, in the determination range changing means, it is possible to change the upper limit value and lower limit value of the first and second determination ranges to appropriate values in consideration of the nature of noise, resulting in determination of the logical value. The success rate will improve.

請求項３の発明は、等時間長で区切られた各区間が２値の論理値のいずれかを表しており第１の論理値を表す区間を第１の周波数とし第２の論理値を表す区間を第２の周波数とした搬送波を伝送することにより、第１および第２の論理値からなる伝送データを伝送するＦＳＫ伝送方式に用いられ、前記搬送波を受信し復調することにより伝送データを得るＦＳＫ受信装置であって、受信した搬送波について振幅が所定の閾値を超える度にパルスを出力するレシーバ手段と、レシーバ手段から出力されるパルスのパルス数を前記区間ごとに計数するパルスカウント手段と、パルスカウント手段で計数されるパルス数に従って各区間が表す論理値を判定する復号化手段とを備え、復号化手段は、前記第１および第２の各周波数の搬送波に対応するパルス数をそれぞれ第１および第２のデフォルト値とし、第１のデフォルト値を含み上限値および下限値が定められたパルス数の範囲を第１の判定範囲とし、第２のデフォルト値を含み上限値および下限値が定められたパルス数の範囲であって第１の判定範囲とは重複しない範囲を第２の判定範囲とし、パルスカウント手段で計数されたパルス数が第１の判定範囲内であれば第１の論理値と判定し第２の判定範囲内であれば第２の論理値と判定しており、且つ第１および第２の判定範囲の上限値および下限値を変更する判定範囲変更手段を有し、前記搬送波が、それぞれ前記論理値を表す前記区間の集合からなるデータ領域と、データ領域の前に付加されデータ領域の受信処理のための同期をとるスタートビットとを含めてパケット化されたものであり、スタートビットの変調周波数が、データ領域で用いる変調周波数とは異なり、前記データ領域の各区間がそれぞれ時系列的に３つのブロックに分割されており、中央のブロックが無信号であることを特徴とする。 In the invention of claim 3, each section divided by equal time length represents one of binary logical values, and the section representing the first logical value is defined as the first frequency to represent the second logical value. By transmitting a carrier wave having a second frequency as a section, it is used in an FSK transmission system for transmitting transmission data composed of first and second logical values, and obtains transmission data by receiving and demodulating the carrier wave. A FSK receiver, a receiver that outputs a pulse every time the amplitude of a received carrier wave exceeds a predetermined threshold, and a pulse count unit that counts the number of pulses output from the receiver for each section; Decoding means for determining a logical value represented by each section according to the number of pulses counted by the pulse counting means, and the decoding means corresponds to the carrier waves of the first and second frequencies. The number of pulses is the first and second default values, respectively, the range of the number of pulses that includes the first default value and the upper limit value and the lower limit value are defined as the first determination range, and includes the second default value and the upper limit. The range of the number of pulses for which the value and the lower limit are determined and does not overlap the first determination range is set as the second determination range, and the number of pulses counted by the pulse counting means is within the first determination range. If there is, it is determined as the first logical value, and if it is within the second determination range, it is determined as the second logical value, and the determination range for changing the upper limit value and the lower limit value of the first and second determination ranges has changing means, said carrier, including a data area consisting of the set of sections, each representing the logical value, and a start bit to synchronize for reception processing of the added data area before the data area Packetized And than the modulation frequency of the start bit is, Unlike the modulation frequency used in the data area, wherein each section of the data area is divided into time series into three blocks each, the center of the block is no signal der It is characterized by that.

この構成によれば、パルスカウント手段が、レシーバ手段から出力されるパルスのパルス数を区間ごとに計数し、復号化手段が、パルスカウント手段で計数されるパルス数に従って論理値を判定しているので、前記各区間の一部分にのみ重畳したノイズの影響によるパルス数の変化率は小さく、搬送波のうち各区間の一部分にのみノイズが重畳した際に論理値を誤って判定する可能性は低くなる。しかも、第１および第２の判定範囲の上限値および下限値を変更する判定範囲変更手段が設けられているので、ノイズの影響でパルス数が実際よりも多く出力される傾向にある場合には、第１および第２の判定範囲の上限値を大きくし、逆にノイズの影響でパルス数が実際よりも少なく出力される傾向にある場合には、第１および第２の判定範囲の下限値を小さくすることにより、ノイズの影響で論理値を誤って判定することを回避できる。また、スタートビットはデータ領域とは変調周波数が異なるから、復調手段においてはスタートビットを容易に認識することができ、したがってデータ領域の受信処理のための同期を容易にとることができる。 According to this configuration, the pulse counting means counts the number of pulses output from the receiver means for each section, and the decoding means determines the logical value according to the number of pulses counted by the pulse counting means. Therefore, the rate of change in the number of pulses due to the influence of noise superimposed only on a part of each section is small, and the possibility of erroneously determining a logical value when noise is superimposed only on a part of each section of the carrier wave is reduced. . In addition, since determination range changing means for changing the upper limit value and the lower limit value of the first and second determination ranges is provided, when the number of pulses tends to be output more than actual due to the influence of noise. If the upper limit value of the first and second determination ranges is increased, and the number of pulses tends to be smaller than the actual output due to the influence of noise, the lower limit value of the first and second determination ranges. By reducing, it is possible to avoid erroneous determination of the logical value due to the influence of noise. In addition, since the start bit has a modulation frequency different from that of the data area, the demodulator can easily recognize the start bit, and therefore synchronization for the reception process of the data area can be easily achieved.

さらに、この構成によれば、データ領域の各区間の中央のブロックが無信号であるから、各区間の中央のブロックを監視することにより、パケットに関するノイズの有無、およびノイズの性質を識別することができる。その結果、判定範囲変更手段においては、ノイズの性質を考慮して第１および第２の判定範囲の上限値および下限値を適切な値に変更することが可能となり、結果的に論理値の判定の成功率が向上する。 Further, according to this configuration, since the central block of each section of the data area is no signal, the presence of noise related to the packet and the nature of the noise can be identified by monitoring the central block of each section. Can do. As a result, in the determination range changing means, it is possible to change the upper limit value and lower limit value of the first and second determination ranges to appropriate values in consideration of the nature of noise, resulting in determination of the logical value. The success rate will improve.

請求項４の発明は、請求項２の発明において、前記パルスカウント手段が、スタートビットの先頭のブロックに関するパルス数の実測値が、スタートビットの先頭のブロックについて既定されているパルス数とは異なる場合に、両パルス数の差分に基づいて、データ領域の受信処理を開始するタイミングを調整することを特徴とする。 The invention of claim 4 is the invention of claim 2, wherein the pulse ska und means, the measured value of the pulse count for the first block of the start bit, the number of pulses being predetermined for the first block of the start bit is When they are different from each other, the timing for starting the reception process of the data area is adjusted based on the difference between the numbers of both pulses.

この構成によれば、スタートビットの先頭のブロックの受信が遅れて開始された場合でも、データ領域に関しては遅れることなく受信を開始することができ、結果的に論理値の判定の成功率が向上する。   According to this configuration, even when the reception of the first block of the start bit is started with a delay, the data area can be started without a delay, and as a result, the success rate of the logical value determination is improved. To do.

請求項５の発明は、請求項２の発明において、前記パルスカウント手段が、スタートビットの先頭のブロックに関するパルス数の実測値が、スタートビットの先頭のブロックについて既定されているパルス数とは異なる場合に、スタートビットの最後尾のブロックの受信開始時に再度同期をとることを特徴とする。 The invention of claim 5 is the invention of claim 2, wherein the pulse ska und means, the measured value of the pulse count for the first block of the start bit, the number of pulses being predetermined for the first block of the start bit is If they are different from each other, the synchronization is re-established at the start of reception of the last block of the start bit.

この構成によれば、スタートビットの先頭のブロックの受信が遅れて開始された場合でも、データ領域に関しては遅れることなく受信を開始することができ、結果的に論理値の判定の成功率が向上する。
請求項６の発明は、請求項１の発明において、前記搬送波が、それぞれ前記論理値を表す前記区間の集合からなるデータ領域と、データ領域の前に付加されデータ領域の受信処理のための同期をとるスタートビットとを含めてパケット化されたものであり、スタートビットの変調周波数が、データ領域で用いる変調周波数とは異なることを特徴とする。
この構成によれば、スタートビットはデータ領域とは変調周波数が異なるから、復調手段においてはスタートビットを容易に認識することができ、したがってデータ領域の受信処理のための同期を容易にとることができる。 According to this configuration, even when the reception of the first block of the start bit is started with a delay, the data area can be started without a delay, and as a result, the success rate of the logical value determination is improved. To do.
According to a sixth aspect of the present invention, in the first aspect of the present invention, the carrier wave is a data area composed of the set of sections each representing the logical value, and synchronization for reception processing of the data area added before the data area. The start bit is packetized, and the modulation frequency of the start bit is different from the modulation frequency used in the data area.
According to this configuration, since the start bit has a modulation frequency different from that of the data area, the demodulator can easily recognize the start bit, and therefore can easily synchronize the data area for reception processing. it can.

本発明は、パルスカウント手段が、レシーバ手段から出力されるパルスのパルス数を区間ごとに計数し、復号化手段が、パルスカウント手段で計数されるパルス数に従って論理値を判定しているので、前記各区間の一部分にのみ重畳したノイズの影響によるパルス数の変化率は小さく、搬送波のうち各区間の一部分にのみノイズが重畳した際に論理値を誤って判定する可能性は低くなるという利点がある。しかも、第１および第２の判定範囲の上限値および下限値を変更する判定範囲変更手段が設けられているので、ノイズの影響でパルス数が実際よりも多く出力される傾向にある場合には、第１および第２の判定範囲の上限値を大きくし、逆にノイズの影響でパルス数が実際よりも少なく出力される傾向にある場合には、第１および第２の判定範囲の下限値を小さくすることにより、ノイズの影響で論理値を誤って判定することを回避できる。   In the present invention, the pulse counting means counts the number of pulses output from the receiver means for each section, and the decoding means determines the logical value according to the number of pulses counted by the pulse counting means. The rate of change in the number of pulses due to the influence of noise superimposed only on a portion of each section is small, and the possibility that a logical value is erroneously determined when noise is superimposed only on a portion of each section of the carrier wave is reduced. There is. In addition, since determination range changing means for changing the upper limit value and the lower limit value of the first and second determination ranges is provided, when the number of pulses tends to be output more than actual due to the influence of noise. If the upper limit value of the first and second determination ranges is increased, and the number of pulses tends to be smaller than the actual output due to the influence of noise, the lower limit value of the first and second determination ranges. By reducing, it is possible to avoid erroneous determination of the logical value due to the influence of noise.

以下の各実施形態では、互いに２線式ケーブルを介して接続された複数台（ここでは２台）のＦＳＫ（ｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）送受信装置間において、双方向にＦＳＫ信号（周波数変調された搬送波）を伝送可能とした通信システムを例示するが、ＦＳＫ信号を送信するＦＳＫ送信装置と、ＦＳＫ信号を受信するＦＳＫ受信装置との間で一方向に伝送データを伝送する構成に本発明を適用してもよい。   In each of the following embodiments, FSK signals (frequency-modulated carrier waves) are bidirectionally transmitted between a plurality (two in this case) of FSK (required shift keying) transmitter / receivers connected to each other via a two-wire cable. However, the present invention is applied to a configuration in which transmission data is transmitted in one direction between an FSK transmission apparatus that transmits an FSK signal and an FSK reception apparatus that receives an FSK signal. Also good.

（実施形態１）
本実施形態のＦＳＫ送受信装置（以下、送受信装置という）Ａ１は、図２に示すように、伝送路を形成する２線ケーブルを介して、他の送受信装置Ａ２と接続される。以下に各送受信装置Ａ１，Ａ２の構成について図２を参照して説明する。以下では、送受信装置Ａ１，Ａ２を特に区別しないときには送受信装置Ａと呼ぶ。 (Embodiment 1)
As shown in FIG. 2, the FSK transmission / reception apparatus (hereinafter referred to as transmission / reception apparatus) A1 of the present embodiment is connected to another transmission / reception apparatus A2 via a two-wire cable forming a transmission path. The configuration of each of the transmission / reception devices A1 and A2 will be described below with reference to FIG. Hereinafter, the transmission / reception devices A1 and A2 are referred to as the transmission / reception device A when they are not particularly distinguished.

送受信装置Ａは、元データを２値の論理値「０」、「１」で表される伝送データに変換するデータ符号化手段１と、データ符号化手段１の後段に設けられ伝送データを矩形波のパルス列に変換するパルス信号送信手段２と、パルス信号送信手段２の後段に設けられ前記パルス列に従って搬送波（正弦波）を周波数変調しＦＳＫ信号として伝送路４に送出する送信ラインドライバ回路３とを送信系５として有する。   The transmission / reception apparatus A includes a data encoding means 1 for converting the original data into transmission data represented by binary logical values “0” and “1”, and a transmission data provided in a subsequent stage of the data encoding means 1 in a rectangular form. A pulse signal transmission means 2 for converting into a pulse train of waves, a transmission line driver circuit 3 provided at a subsequent stage of the pulse signal transmission means 2 and frequency-modulating a carrier wave (sine wave) according to the pulse train and sending it to the transmission line 4 as an FSK signal; As the transmission system 5.

ここで、パルス信号送信手段２は、所定の時間幅を有する１タイムスロットに出力するパルス数を論理値「０」と論理値「１」とで異ならせるものであって、論理値「０」（第１の論理値）を受けると１タイムスロットに第１のデフォルト値Ｄ１をパルス数とする矩形波のパルス列を出力し、論理値「１」（第２の論理値）を受けると１タイムスロットに第２のデフォルト値Ｄ２（＞Ｄ１）をパルス数とする矩形波のパルス列を出力する。さらに、送信ラインドライバ回路３は、搬送波の１周期をパルス信号送信手段２から出力された１個のパルスに対応させるように搬送波を周波数変調しており、したがって、パルス信号送信手段２から出力される矩形波の繰り返し周波数と搬送波の周波数とは同一になる。ここにおいて、第１のデフォルト値をパルス数とするパルス列に対応するＦＳＫ信号の周波数が第１の周波数ｆ１となり、第２のデフォルト値をパルス数とするパルス列に対応するＦＳＫ信号の周波数が第２の周波数ｆ２となる。   Here, the pulse signal transmission means 2 makes the number of pulses output in one time slot having a predetermined time width different between the logical value “0” and the logical value “1”, and the logical value “0”. When (first logic value) is received, a rectangular wave pulse train with the first default value D1 as the number of pulses is output in one time slot, and when receiving logic value “1” (second logic value), one time A pulse train of rectangular waves having the second default value D2 (> D1) as the number of pulses is output to the slot. Further, the transmission line driver circuit 3 frequency-modulates the carrier wave so that one period of the carrier wave corresponds to one pulse output from the pulse signal transmission unit 2, and therefore, the transmission line driver circuit 3 outputs the carrier wave from the pulse signal transmission unit 2. The repetition frequency of the rectangular wave and the frequency of the carrier wave are the same. Here, the frequency of the FSK signal corresponding to the pulse train having the first default value as the number of pulses is the first frequency f1, and the frequency of the FSK signal corresponding to the pulse train having the second default value as the number of pulses is the second. Frequency f2.

要するに、ＦＳＫ信号は、等時間長（１タイムスロット）で区切られた各区間が２値の論理値のいずれかを表すように、論理値「０」を表す区間を第１の周波数ｆ１とし、論理値「１」を表す区間を第２の周波数ｆ２として伝送される。   In short, the FSK signal has a first frequency f1 as a section representing a logical value “0” so that each section divided by an equal time length (one time slot) represents one of two logical values, The section representing the logical value “1” is transmitted as the second frequency f2.

本実施形態では、それぞれ論理値「０」、「１」を表す複数の区間の集合からなるデータ領域と、データ領域の受信処理の同期をとるために先頭に付与されたスタートビットとを備えたパケットを構成し、パケット単位で伝送データを伝送する例を示す。スタートビットに関しては、図７に示すように論理値「０」、「１」にそれぞれ対応した第１の周波数ｆ１および第２の周波数ｆ２とは別の周波数である第３の周波数ｆ３（＜ｆ１，ｆ２）で搬送波を変調してなる。   In the present embodiment, a data area composed of a set of a plurality of sections representing logical values “0” and “1”, respectively, and a start bit added to the head for synchronizing the reception processing of the data area are provided. An example is shown in which a packet is configured and transmission data is transmitted in packet units. As for the start bit, as shown in FIG. 7, a third frequency f3 (<f1), which is a frequency different from the first frequency f1 and the second frequency f2 corresponding to the logical values “0” and “1”, respectively. , F2) and modulating the carrier wave.

一方、送受信装置Ａは、受信系６として、伝送路４に接続されＦＳＫ信号を受信するとともに受信したＦＳＫ信号を復調して矩形波からなるパルス列を取得するレシーバ回路７（レシーバ手段）と、レシーバ回路７の後段に設けられパルス列のパルス数を前記区間ごと、つまり１タイムスロットごとにカウントするエッジ数カウント手段８（パルスカウント手段）と、エッジ数カウント手段８の後段に設けられパルス数から伝送データを復号するデータ復号化手段９（復号化手段）とを有する。レシーバ回路７は、ＦＳＫ信号の１周期に対して１個の矩形波を出力するように、ＦＳＫ信号が正の値となる期間に出力を行う。そのため、たとえばＦＳＫ信号（搬送波）のゼロクロス点を検出して矩形波を出力する機能を有する。   On the other hand, the transmission / reception apparatus A receives, as a reception system 6, a receiver circuit 7 (receiver means) that receives the FSK signal connected to the transmission line 4, demodulates the received FSK signal, and obtains a pulse train composed of rectangular waves, and a receiver Edge number counting means 8 (pulse counting means) provided at the subsequent stage of the circuit 7 for counting the number of pulses of the pulse train for each section, that is, every time slot, and transmitted from the pulse number provided at the subsequent stage of the edge number counting means 8 Data decoding means 9 (decoding means) for decoding data. The receiver circuit 7 outputs in a period in which the FSK signal is a positive value so that one rectangular wave is output for one period of the FSK signal. Therefore, for example, it has a function of detecting a zero cross point of an FSK signal (carrier wave) and outputting a rectangular wave.

ここにおいて、本実施形態では、データ符号化手段１とパルス信号送信手段２とエッジ数カウント手段８とデータ復号化手段９とは、マイクロコンピュータ（マイコン）を用いたＣＰＵ１０で構成しており、送信ラインドライバ回路３とレシーバ回路７とがＣＰＵ１０に接続される形になる。   Here, in this embodiment, the data encoding means 1, the pulse signal transmitting means 2, the edge number counting means 8, and the data decoding means 9 are constituted by a CPU 10 using a microcomputer (microcomputer). The line driver circuit 3 and the receiver circuit 7 are connected to the CPU 10.

具体的な接続関係を図３に示す。すなわち、ＣＰＵ１０の送信データ端子１１には、送信時以外（受信待機時）に高インピーダンスとなる送信ラインドライバ回路３が接続され、この送信ラインドライバ回路３にはＣＰＵ１０の出力制御端子１２も接続される。ＣＰＵ１０の入力端子１３には、伝送路４上のノイズ受信を低減するバンドパスフィルタ１８付のレシーバ回路７が接続される。送信ラインドライバ回路３およびレシーバ回路７と伝送路４との間には伝送路４上の同相ノイズを低減するコモンモードフィルタ１４が介装されている。   A specific connection relationship is shown in FIG. That is, the transmission data terminal 11 of the CPU 10 is connected to the transmission line driver circuit 3 having a high impedance except during transmission (during reception standby), and the output control terminal 12 of the CPU 10 is also connected to the transmission line driver circuit 3. The A receiver circuit 7 with a band-pass filter 18 that reduces noise reception on the transmission path 4 is connected to the input terminal 13 of the CPU 10. Between the transmission line driver circuit 3 and the receiver circuit 7 and the transmission line 4, a common mode filter 14 for reducing in-phase noise on the transmission line 4 is interposed.

なお、ここでは１台の送受信装置Ａから他の送受信装置Ａに電源供給する構成を採用しており、そのため、給電側となる送受信装置Ａ１においてはインダクタＬ１を有し伝送路４上に交流電源を重畳する電源重畳回路１５が設けられ、受電側となる送受信装置Ａ２においてはダイオードブリッジＤＢとＦＳＫ信号から交流電源を分離するインダクタＬ２および抵抗Ｒ１の並列回路からなる分離回路１６、レギュレータ１７が設けられている。電源供給はコンデンサカップリングにより、セグメント分けを行っている。   Here, a configuration is adopted in which power is supplied from one transmitter / receiver A to another transmitter / receiver A. Therefore, the transmitter / receiver A1 on the power supply side has an inductor L1 and an AC power supply on the transmission line 4. Is provided, and in the transmitting / receiving device A2 on the power receiving side, a separation circuit 16 including a parallel circuit of an inductor L2 and a resistor R1 for separating AC power from the diode bridge DB and the FSK signal is provided, and a regulator 17 is provided. It has been. The power supply is segmented by capacitor coupling.

上述した構成の送受信装置Ａ１，Ａ２間で伝送データを伝送する動作について、図１を参照して説明する。送信側となる送受信装置Ａ１は、伝送データをＣＰＵ１０のパルス信号送信手段２でパルス列（図１の（イ））に変換して送信ラインドライバ回路３に出力する。送信ラインドライバ回路３は、当該パルス列に従って周波数変調した搬送波をＦＳＫ信号（図１の（ロ））として伝送路４を介して受信側の送受信装置Ａ２に送信する。送受信装置Ａ２のレシーバ回路７は、受信したＦＳＫ信号を復調して得られたパルス列（図１の（ハ））をＣＰＵ１０に出力する。そして、受信側の送受信装置Ａ２のＣＰＵ１０は、このパルス列に基づいてエッジ数カウント手段８およびデータ復号化手段９により伝送データを復号する。   An operation of transmitting transmission data between the transmission / reception devices A1 and A2 having the above-described configuration will be described with reference to FIG. The transmission / reception device A1 on the transmission side converts the transmission data into a pulse train ((A) in FIG. 1) by the pulse signal transmission means 2 of the CPU 10 and outputs it to the transmission line driver circuit 3. The transmission line driver circuit 3 transmits the carrier wave frequency-modulated according to the pulse train as an FSK signal ((B) in FIG. 1) to the transmission / reception apparatus A2 on the reception side via the transmission line 4. The receiver circuit 7 of the transmission / reception device A2 outputs a pulse train ((c) in FIG. 1) obtained by demodulating the received FSK signal to the CPU 10. Then, the CPU 10 of the transmission / reception apparatus A2 on the receiving side decodes the transmission data by the edge number counting means 8 and the data decoding means 9 based on this pulse train.

このとき、送信側の送受信装置Ａ１においては論理値「０」、「１」の各々を第１および第２のデフォルト値をパルス数としたパルス列にそれぞれ変換するので、ＦＳＫ信号が正常に伝送された場合には、受信側の送受信装置Ａ２においては第１および第２のデフォルト値をパルス数とするパルス列の各々に対応付けて論理値「０」、「１」を得ることができる。たとえば、第１のデフォルト値を５、第２のデフォルト値を１２とする場合には、受信側の送受信装置Ａ２におけるＣＰＵ１０はエッジ数カウント手段８で計数されたパルス数が５であれば論理値「０」と判定し、パルス数が１２であれば論理値「１」と判定する。   At this time, each of the logical values “0” and “1” is converted into a pulse train having the first and second default values as the number of pulses in the transmission / reception device A1, so that the FSK signal is transmitted normally. In this case, the receiving-side transmitting / receiving apparatus A2 can obtain the logical values “0” and “1” in association with each of the pulse trains having the first and second default values as the number of pulses. For example, if the first default value is 5 and the second default value is 12, the CPU 10 in the receiving-side transmitting / receiving apparatus A2 is logical if the number of pulses counted by the edge number counting means 8 is 5. If it is determined as “0” and the number of pulses is 12, it is determined as a logical value “1”.

一方、ＦＳＫ信号を伝送する際に、伝送路４へのノイズ混入などに起因して、ＦＳＫ信号にノイズが重畳され、ＦＳＫ信号が正常に伝送されないことがある。本実施形態では、このようにＦＳＫ信号が正常に伝送されない場合でも、受信側の送受信装置Ａ２においてＦＳＫ信号から伝送データを得られるように、ＣＰＵ１０でのパルス数に基づく論理値の判定基準に余裕を持たせてある。要するに、送受信装置ＡのＣＰＵ１０は、第１のデフォルト値Ｄ１を含む連続したパルス数の範囲を第１の判定範囲ＡＰ１とし、エッジ数カウント手段８で計数されたパルス数が第１の判定範囲ＡＰ１内であれば論理値「０」と判定し、且つ、第２のデフォルト値Ｄ２を含む連続したパルス数の範囲を第２の判定範囲ＡＰ２とし、エッジ数カウント手段８で計数されたパルス数が第２の判定範囲ＡＰ２内であれば論理値「１」と判定する。   On the other hand, when transmitting the FSK signal, noise may be superimposed on the FSK signal due to noise mixing in the transmission path 4 and the FSK signal may not be transmitted normally. In the present embodiment, even when the FSK signal is not normally transmitted in this way, the transmission / reception device A2 on the receiving side can afford transmission data from the FSK signal, and the CPU 10 has a margin for the logical value determination criterion based on the number of pulses. Is given. In short, the CPU 10 of the transmission / reception apparatus A sets the range of consecutive pulses including the first default value D1 as the first determination range AP1, and the number of pulses counted by the edge number counting means 8 is the first determination range AP1. If it is within the range, it is determined that the logical value is “0”, and the range of consecutive pulses including the second default value D2 is defined as the second determination range AP2, and the number of pulses counted by the edge number counting means 8 is If it is within the second determination range AP2, it is determined as a logical value “1”.

第１の判定範囲ＡＰ１と第２の判定範囲ＡＰ２とは、それぞれの上限値、下限値が独立して指定されることにより設定されており、互いに重複しないように設定される。たとえば、上述のように第１のデフォルト値Ｄ１を５、第２のデフォルト値Ｄ２を１２とする場合には、第１の判定範囲ＡＰ１については上限値が６、下限値が４に設定され、第２の判定範囲ＡＰ２については上限値が１３、下限値が１１に設定される。   The first determination range AP1 and the second determination range AP2 are set by individually specifying an upper limit value and a lower limit value, and are set so as not to overlap each other. For example, when the first default value D1 is 5 and the second default value D2 is 12, as described above, the upper limit value is set to 6 and the lower limit value is set to 4 for the first determination range AP1, For the second determination range AP2, the upper limit value is set to 13 and the lower limit value is set to 11.

上述した構成によれば、受信側の送受信装置Ａ２は、ノイズの重畳により復調後のパルス数が第１あるいは第２のデフォルト値Ｄ１，Ｄ２から外れていても、論理値「０」、「１」のいずれを表しているのかを判定することができる。   According to the above-described configuration, the receiving-side transmitting / receiving apparatus A2 has the logical values “0” and “1” even if the number of pulses after demodulation deviates from the first or second default values D1 and D2 due to noise superposition. It is possible to determine which of “

ところで、ＦＳＫ信号にノイズが重畳することにより、復調後のパルス数が第１および第２の判定範囲ＡＰ１，ＡＰ２からも外れてしまう可能性がある。たとえば、第１のデフォルト値ＡＰ１に対応する第１の周波数ｆ１のＦＳＫ信号に対して、図４（ａ）に示すように低周波ノイズが重畳することにより搬送波に含まれるパルス数が減少し、受信側においてパルス数が第１の判定範囲ＡＰ１の下限値を下回ったり、図４（ｂ）に示すように高周波ノイズが重畳することにより搬送波に含まれるパルス数が増加し、受信側においてパルス数が第１の判定範囲ＡＰ１の上限値を上回ったりすることがある。   By the way, when noise is superimposed on the FSK signal, the number of pulses after demodulation may deviate from the first and second determination ranges AP1 and AP2. For example, the number of pulses included in the carrier wave is reduced by superimposing low frequency noise on the FSK signal having the first frequency f1 corresponding to the first default value AP1 as shown in FIG. On the receiving side, the number of pulses falls below the lower limit value of the first determination range AP1, or high frequency noise is superimposed as shown in FIG. May exceed the upper limit of the first determination range AP1.

そこで、本実施形態では、第１および第２の判定範囲ＡＰ１，ＡＰ２のそれぞれの上限値、下限値を独立して変更する判定範囲変更手段としての機能をＣＰＵ１０のデータ復号化手段９に備えている。したがって、上述した図４（ａ）のようにパルス数が減少する傾向にあるときには第１および第２の判定範囲ＡＰ１，ＡＰ２の下限値を広げ（つまり小さくし）、逆に図４（ｂ）のようにパルス数が増加する傾向にあるときには第１および第２の判定範囲ＡＰ１，ＡＰ２の上限値を広げる（つまり大きくする）ことにより、論理値「０」、「１」に対応する各ＦＳＫ信号のパルス数を第１および第２の判定範囲ＡＰ１，ＡＰ２内にそれぞれ収めることができる。   Therefore, in the present embodiment, the data decoding unit 9 of the CPU 10 has a function as a determination range changing unit that independently changes the upper limit value and the lower limit value of the first and second determination ranges AP1 and AP2. Yes. Therefore, when the number of pulses tends to decrease as shown in FIG. 4A, the lower limit values of the first and second determination ranges AP1 and AP2 are widened (that is, reduced), and conversely, FIG. When the number of pulses tends to increase, the upper limit values of the first and second determination ranges AP1 and AP2 are increased (that is, increased) to thereby increase the FSK corresponding to the logical values “0” and “1”. The number of pulses of the signal can be set within the first and second determination ranges AP1 and AP2.

一例として、第１のデフォルト値Ｄ１が５、第２のデフォルト値Ｄ２が１２の場合には、図４（ａ）のような低周波ノイズが重畳しやすい環境においては、第１および第２の判定範囲の下限値をそれぞれ小さくすることにより、パルス数が３〜６の範囲であれば論理値「０」、１０〜１３の範囲であれば論理値「１」と判定させる。一方、図４（ｂ）のような高周波ノイズが重畳しやすい環境においては、第１および第２の判定範囲の上限値をそれぞれ大きくすることにより、パルス数が４〜７の範囲であれば論理値「０」、１１〜１４の範囲であれば論理値「１」と判定させる。   As an example, when the first default value D1 is 5 and the second default value D2 is 12, in the environment where low frequency noise is likely to be superimposed as shown in FIG. By reducing the lower limit value of the determination range, a logical value “0” is determined if the number of pulses is in the range of 3 to 6, and a logical value “1” is determined in the range of 10 to 13. On the other hand, in an environment where high-frequency noise is likely to be superimposed as shown in FIG. 4B, the upper limit values of the first and second determination ranges are respectively increased so that the number of pulses is within the range of 4 to 7. If the value is in the range of “0” and 11 to 14, the logical value “1” is determined.

本実施形態の構成では、ＦＳＫ信号のうち論理値を表す各区間のそれぞれ全期間に亘ってパルス数の計数を行い、その結果に従って論理値を判定するので、各区間の一部分のパルス数に従って論理値を判定する従来構成に比べると、各区間の一部分にのみ重畳するノイズに関しては影響を受けにくく、このようなノイズがＦＳＫ信号に重畳した際に論理値を誤って判定する可能性は従来構成より低くなるという利点がある。   In the configuration of the present embodiment, the number of pulses is counted over the entire period of each section representing the logical value in the FSK signal, and the logical value is determined according to the result. Therefore, the logical value is determined according to the number of pulses in a part of each section. Compared to the conventional configuration for determining the value, the noise superimposed on only a part of each section is less affected, and the possibility of erroneously determining the logical value when such noise is superimposed on the FSK signal is the conventional configuration. There is an advantage of being lower.

（実施形態２）
本実施形態の送受信装置Ａは、受信したＦＳＫ信号における各区間のパルス数が、第１および第２の判定範囲ＡＰ１，ＡＰ２のいずれにも含まれない場合に、当該区間を含むパケットの伝送にエラーが発生したものと判断する誤り検出手段としての機能をＣＰＵ１０に有している。 (Embodiment 2)
When the number of pulses in each section in the received FSK signal is not included in any of the first and second determination ranges AP1 and AP2, the transmission / reception apparatus A according to the present embodiment transmits a packet including the section. The CPU 10 has a function as error detection means for determining that an error has occurred.

この誤り検出手段によってエラー発生が検出されると、ＣＰＵ１０は、第１および第２の判定範囲ＡＰ１，ＡＰ２のいずれにも含まれなかったパルス数が、第１および第２のいずれかの判定範囲ＡＰ１，ＡＰ２に含まれるように判定範囲変更手段によって第１および第２の判定範囲ＡＰ１，ＡＰ２を変更する。   When an error occurrence is detected by the error detection means, the CPU 10 determines that the number of pulses not included in any of the first and second determination ranges AP1 and AP2 is either the first or second determination range. The first and second determination ranges AP1 and AP2 are changed by the determination range changing means so as to be included in AP1 and AP2.

具体的には、第１および第２のいずれの判定範囲ＡＰ１，ＡＰ２にも該当しなかったパルス数について、第１の判定範囲ＡＰ１の下限値よりも小さいのか、あるいは第２の判定範囲ＡＰ２の上限値よりも大きいのかを判断する。そして、第１の判定範囲ＡＰ１の下限値よりも小さいのであれば第１および第２の判定範囲ＡＰ１，ＡＰ２の上限値および下限値をそれぞれ小さくするようにシフトし、第２の判定範囲ＡＰ２の上限値よりも大きいのであれば第１および第２の判定範囲ＡＰ１，ＡＰ２の上限値および下限値をそれぞれ大きくするようにシフトする。   Specifically, the number of pulses that did not correspond to any of the first and second determination ranges AP1 and AP2 is smaller than the lower limit value of the first determination range AP1, or the second determination range AP2 Judge whether it is larger than the upper limit. If it is smaller than the lower limit value of the first determination range AP1, the upper limit value and the lower limit value of the first and second determination ranges AP1 and AP2 are shifted to be smaller, and the second determination range AP2 If it is larger than the upper limit value, the first and second determination ranges AP1, AP2 are shifted so as to increase the upper limit value and the lower limit value, respectively.

これにより、第１および第２の判定範囲ＡＰ１，ＡＰ２のいずれかに前記パルス数が該当することになる。なお、このパケット内に第１の判定範囲ＡＰ１の上限値よりも大きく第２の判定範囲ＡＰ２の下限値よりも小さいパルス数（つまり第１の判定範囲ＡＰ１と第２の判定範囲ＡＰ２との間のパルス数）の区間が含まれていたとしても、このパケット内の他の区間のパルス数に基づいて第１および第２の判定範囲ＡＰ１，ＡＰ２をシフトさせることにより、第１の判定範囲ＡＰ１と第２の判定範囲ＡＰ２との間にあったパルス数についても第１あるいは第２の判定範囲ＡＰ１，ＡＰ２に含ませることができる。   As a result, the number of pulses corresponds to one of the first and second determination ranges AP1 and AP2. Note that the number of pulses in the packet that is larger than the upper limit value of the first determination range AP1 and smaller than the lower limit value of the second determination range AP2 (that is, between the first determination range AP1 and the second determination range AP2). 1), the first determination range AP1 is shifted by shifting the first and second determination ranges AP1 and AP2 based on the number of pulses in other intervals in the packet. The number of pulses between the first determination range AP2 and the second determination range AP2 can also be included in the first or second determination range AP1, AP2.

第１および第２の判定範囲ＡＰ１，ＡＰ２をシフトする例を図６に示す。ここでは、図６（ａ）のように第１のデフォルト値Ｄ１が５、第２のデフォルト値Ｄ２が１１であって、第１の判定範囲ＡＰ１が４〜６、第２の判定範囲ＡＰ２が１０〜１２に設定されている場合を例示する。ここにおいて、送受信装置Ａが、図６（ｂ）のように復調後のパルス数がそれぞれ５，８，３であるＦＳＫ信号を受信した場合には、パルス数が５の区間については、第１の判定範囲ＡＰ内であることから論理値「０」と判定されるものの、他の区間については、パルス数が第１および第２のいずれの判定範囲ＡＰ１，ＡＰ２にも該当しないので、誤り検出手段によってエラーが検出される。   An example of shifting the first and second determination ranges AP1 and AP2 is shown in FIG. Here, as shown in FIG. 6A, the first default value D1 is 5, the second default value D2 is 11, the first determination range AP1 is 4 to 6, and the second determination range AP2 is The case where it is set to 10-12 is illustrated. Here, when the transmitting / receiving apparatus A receives an FSK signal with the demodulated pulse numbers of 5, 8, and 3 as shown in FIG. Although it is determined that the logical value is “0” because it is within the determination range AP, the number of pulses does not correspond to any of the first and second determination ranges AP1 and AP2 in other sections. An error is detected by the means.

そのため、判定範囲変更手段によって、図６（ｃ）のように、第１の判定範囲ＡＰ１が３〜５に、第２の判定範囲ＡＰ２が８〜１０にそれぞれ変更される。これにより、図６（ｂ）のようにパルス数が５，８，３の各区間は、それぞれ論理値「０」，「１」，「０」と判定されることとなる。なお、図６の例では、第１および第２の判定範囲ＡＰ１，ＡＰ２のシフトに伴って、第１および第２のデフォルト値Ｄ１，Ｄ２もシフトさせているが、第１および第２のデフォルト値Ｄ１，Ｄ２を変更することなく、第１および第２の判定範囲ＡＰ１，ＡＰ２のみをシフトさせるようにしてもよい。この場合には、第１および第２のデフォルト値Ｄ１，Ｄ２は、それぞれ第１および第２の各判定範囲ＡＰ１，ＡＰ２の中間値よりも各判定範囲ＡＰ１，ＡＰ２の上限値寄りあるいは下限値寄りになる。   Therefore, the first determination range AP1 is changed to 3 to 5 and the second determination range AP2 is changed to 8 to 10 as shown in FIG. As a result, as shown in FIG. 6B, the sections having the number of pulses of 5, 8, and 3 are determined as the logical values “0”, “1”, and “0”, respectively. In the example of FIG. 6, the first and second default values D1 and D2 are also shifted with the shift of the first and second determination ranges AP1 and AP2, but the first and second default values are also shifted. Only the first and second determination ranges AP1 and AP2 may be shifted without changing the values D1 and D2. In this case, the first and second default values D1 and D2 are closer to the upper limit value or the lower limit value of the determination ranges AP1 and AP2 than the intermediate values of the first and second determination ranges AP1 and AP2, respectively. become.

また、エラーと判断されたパケットに、第１および第２のいずれかの判定範囲ＡＰ１，ＡＰ２に該当するパルス数の区間が存在する場合には、当該パルス数と、当該パルス数が属する判定範囲ＡＰ１，ＡＰ２に含まれる第１あるいは第２のデフォルト値Ｄ１，Ｄ２との差分をとることにより、エラーと判断されたパケットの受信時にＦＳＫ信号に重畳したノイズに関し、ＦＳＫ信号のパルス数をどのように増減させる傾向にあるかを知ることができる。したがって、この場合には、判定範囲変更手段は、この差分だけ第１および第２の判定範囲ＡＰ１，ＡＰ２の上限値および下限値をシフトすることにより、ＦＳＫ信号に重畳したノイズの影響を受けなかった状態に近づけることができる。   In addition, if a packet determined to be in error has a pulse number section corresponding to one of the first and second determination ranges AP1 and AP2, the pulse number and the determination range to which the pulse number belongs. By taking the difference from the first or second default values D1 and D2 included in AP1 and AP2, how is the number of pulses of the FSK signal related to the noise superimposed on the FSK signal when receiving a packet determined to be an error? You can know if you tend to increase or decrease. Therefore, in this case, the determination range changing means is not affected by noise superimposed on the FSK signal by shifting the upper limit value and the lower limit value of the first and second determination ranges AP1, AP2 by this difference. It can be close to the state.

本実施形態では、上述したように判定範囲変更手段で変更された第１および第２の判定範囲ＡＰ１，ＡＰ２の上限値および下限値は、以降受信されるＦＳＫ信号についても適用され、誤り検出手段によってパケット伝送のエラーが検出される都度、第１および第２の判定範囲ＡＰ１，ＡＰ２の上限値および下限値が上述の手順で変更されることとなる。その他の構成および機能は実施形態１と同様である。   In the present embodiment, the upper limit value and the lower limit value of the first and second determination ranges AP1 and AP2 changed by the determination range changing unit as described above are also applied to the FSK signal received thereafter, and the error detection unit. Thus, each time an error in packet transmission is detected, the upper limit value and lower limit value of the first and second determination ranges AP1 and AP2 are changed by the above-described procedure. Other configurations and functions are the same as those of the first embodiment.

（実施形態３）
本実施形態の送受信装置Ａは、図７に示すように各パケットのスタートビットＳＢを時系列的に３つのブロックｓ１，ｓ２，ｓ３に分割しており、各ブロックｓ１〜ｓ３をそれぞれ１区間に相当する時間長（１タイムスロット）としている。そして、スタートビットＳＢを構成する３つのブロックｓ１〜ｓ３のうち中央のブロックｓ２については無信号としている。つまり３つのブロックｓ１〜ｓ３は、先頭から順に第３の周波数ｆ３の搬送波、無信号、第３の周波数ｆ３の搬送波となる。ここでは、論理値「０」に対応する変調周波数（第１の周波数ｆ１）を１００ｋＨｚ、論理値「１」に対応する変調周波数（第２の周波数ｆ２）を２００ｋＨｚ、第３の周波数ｆ３を５０ｋＨｚ、１タイムスロットを１００μｓとする。 (Embodiment 3)
As shown in FIG. 7, the transmission / reception apparatus A of the present embodiment divides the start bit SB of each packet into three blocks s1, s2, and s3 in time series, and each of the blocks s1 to s3 is divided into one section. The corresponding time length (one time slot) is used. Of the three blocks s1 to s3 constituting the start bit SB, the central block s2 is not signaled. That is, the three blocks s1 to s3 become a carrier wave of the third frequency f3, no signal, and a carrier wave of the third frequency f3 in order from the top. Here, the modulation frequency (first frequency f1) corresponding to the logical value “0” is 100 kHz, the modulation frequency (second frequency f2) corresponding to the logical value “1” is 200 kHz, and the third frequency f3 is 50 kHz. 1 time slot is set to 100 μs.

これにより、中央のブロックｓ２（無信号ブロック）においてパルスが検出されれば、当該パルスはパケットに重畳したノイズによるものであると認識でき、無信号ブロックｓ２について計数されたパルス数からパケットに重畳したノイズの傾向を判別することができる。たとえば、無信号ブロックｓ２について計数されたパルス数が比較的小さいときには、パケットに重畳したノイズは低周波ノイズであると推測され、ＦＳＫ信号のパルス数が低減していると考えられるので、第１および第２の判定範囲ＡＰ１，ＡＰ２の上限値および下限値を小さくするようにシフトする。逆に、無信号ブロックｓ２について計数されたパルス数が比較的大きいときには、パケットに重畳したノイズは高周波ノイズであると推測され、ＦＳＫ信号のパルス数が増加していると考えられるので、第１および第２の判定範囲ＡＰ１，ＡＰ２の上限値および下限値を大きくするようにシフトする。   Thus, if a pulse is detected in the central block s2 (no signal block), it can be recognized that the pulse is due to noise superimposed on the packet, and the number of pulses counted for the no signal block s2 is superimposed on the packet. It is possible to determine the tendency of noise. For example, when the number of pulses counted for the no-signal block s2 is relatively small, it is estimated that the noise superimposed on the packet is low frequency noise, and the number of pulses of the FSK signal is considered to be reduced. Further, the upper and lower limits of the second determination ranges AP1 and AP2 are shifted so as to be reduced. Conversely, when the number of pulses counted for the no-signal block s2 is relatively large, it is estimated that the noise superimposed on the packet is high-frequency noise, and the number of pulses of the FSK signal is considered to increase. And it shifts so that the upper limit value and lower limit value of 2nd determination range AP1, AP2 may be enlarged.

ところで、受信側の送受信装置Ａ２においては、スタートビットＳＢに基づいてデータ領域ＤＴの受信処理を開始するための同期を取っている。具体的には、送受信装置Ａ２は、スタートビットＳＢの立ち上がりに同期して受信処理を開始する。ここで、送信側の送受信装置Ａ１から送信されるスタートビットＳＢの形式は予め規定されており、受信側の送受信装置Ａ２のＣＰＵ１０は、規定どおりのスタートビットＳＢを受信すると、スタートビットＳＢの終了時点から１タイムスロット（ここでは１００μｓ）周期でパルス数のカウントを行う。これにより、スタートビットＳＢを受信した送受信装置Ａ２において、その後のデータ領域ＤＴの受信を正常に行うことができるのである。   By the way, in the transmission / reception device A2 on the reception side, synchronization for starting the reception processing of the data area DT is taken based on the start bit SB. Specifically, the transmission / reception device A2 starts reception processing in synchronization with the rising edge of the start bit SB. Here, the format of the start bit SB transmitted from the transmission / reception device A1 on the transmission side is defined in advance. When the CPU 10 of the transmission / reception device A2 on the reception side receives the specified start bit SB, the start bit SB ends. The number of pulses is counted at a period of one time slot (here, 100 μs) from the time point. As a result, the transmission / reception apparatus A2 that has received the start bit SB can normally receive the data area DT thereafter.

しかし、伝送エラー等によってスタートビットＳＢが正常に伝送されないこともある。たとえば、図８に示すようにスタートビットＳＢの先頭のブロックｓ１のうち最初のパルスが伝送されなければ、データ領域ＤＴの受信処理においては、スタートビットＳＢのパルス１個分の時間長（ここでは２０μｓ）だけ遅れてしまうこととなる。その結果、データ領域ＤＴにおいて、２つの区間に跨ってパルス数が計数され、誤ったパルス数が計数されることになる。   However, the start bit SB may not be normally transmitted due to a transmission error or the like. For example, as shown in FIG. 8, if the first pulse of the start block s1 of the start bit SB is not transmitted, the time length (here, one pulse of the start bit SB is used in the reception process of the data area DT. 20 μs). As a result, in the data area DT, the number of pulses is counted over two sections, and the wrong number of pulses is counted.

そこで、本実施形態では、送受信装置ＡのＣＰＵ１０が、スタートビットＳＢの先頭のブロックｓ１について、パルス数の実測値と、既定されているパルス数（ここでは５）とが異なる場合に、両パルス数の差分に基づいて、データ領域ＤＴの受信処理を開始するタイミングを調整する構成を採用している。   Therefore, in the present embodiment, when the CPU 10 of the transmission / reception device A has different measured values of the number of pulses and the predetermined number of pulses (here, 5) for the first block s1 of the start bit SB, both pulses A configuration is adopted in which the timing for starting the reception process of the data area DT is adjusted based on the difference between the numbers.

たとえば、本実施形態では図８のようにスタートビットの先頭、最後尾の各ブロックｓ１，ｓ３の既定パルス数がそれぞれ５であるから、先頭のブロックｓ１についてパルス数の実測値が４であれば、パルス１個分（ここでは２０μｓ）だけ受信処理の開始タイミングを早めるように調整する。   For example, in the present embodiment, as shown in FIG. 8, since the predetermined number of pulses of each of the first and last blocks s1 and s3 of the start bit is 5, each measured value of the number of pulses for the first block s1 is 4. The reception processing start timing is adjusted to be advanced by one pulse (here, 20 μs).

上述の構成によれば、伝送エラーなどによってパケットの受信開始が遅れることがあっても、データ領域ＤＴの受信に当っては、正常なタイミングで受信することができ、データ領域ＤＴ内の搬送波を確実に検出することができる。   According to the above-described configuration, even when the start of packet reception may be delayed due to a transmission error or the like, the reception of the data area DT can be received at a normal timing, and the carrier wave in the data area DT can be received. It can be detected reliably.

本実施形態では、スタートビットＳＢの先頭のブロックｓ１についてのパルス数の実測値と既定されているパルス数（ここでは５）とが異なる場合に、両パルス数の差分に基づいてデータ領域ＤＴの受信処理を開始するタイミングを調整する構成を採用しているが、この構成に代えて、スタートビットＳＢの先頭のブロックｓ１についてのパルス数の実測値と既定されているパルス数（ここでは５）とが異なる場合に、スタートビットＳＢの最後尾のブロックｓ３の受信開始時に再度同期をとるようにしてもよい。この場合には、図９に示すように、伝送エラーなどによってパケットの受信開始が遅れることがあっても、データ領域ＤＴの受信に当っては、正常なタイミングで受信することができ、データ領域ＤＴ内の搬送波を確実に検出することができる。その他の構成および機能は実施形態１と同様である。   In the present embodiment, when the actually measured value of the number of pulses for the first block s1 of the start bit SB is different from the predetermined number of pulses (here, 5), the data area DT is based on the difference between the two numbers of pulses. A configuration for adjusting the timing for starting the reception processing is adopted, but instead of this configuration, the measured value of the number of pulses for the first block s1 of the start bit SB and the predetermined number of pulses (here 5). May be synchronized again at the start of reception of the last block s3 of the start bit SB. In this case, as shown in FIG. 9, even if the start of packet reception may be delayed due to a transmission error or the like, the reception of the data area DT can be received at a normal timing. It is possible to reliably detect the carrier wave in the DT. Other configurations and functions are the same as those of the first embodiment.

なお、本実施形態では、スタートビットＳＢを３つのブロックｓ１〜ｓ３に分割しているが、図１０（ａ）に示すようにデータ領域ＤＴの各区間を時系列的に３つのブロックに分割し、これら３つのブロックのうち中央のブロックを無信号としてもよい。図１０（ｂ）の例においては、論理値「０」を表す区間ａ１〜ａ３の無信号ブロックａ２には１個のパルスが含まれているから、この区間ａ１〜ａ３については低周波ノイズが混入したものとみなし、上限値および下限値を小さくするように第１および第２の判定範囲ＡＰ１，ＡＰ２をシフトする。シフト後の第１および第２の判定範囲ＡＰ１（＝３〜５），ＡＰ２（＝９〜１１）は、論理値「０」を表す区間ａ１〜ａ３に関する論理値の判定に用いられる。   In this embodiment, the start bit SB is divided into three blocks s1 to s3. However, as shown in FIG. 10A, each section of the data area DT is divided into three blocks in time series. Of these three blocks, the central block may be set to no signal. In the example of FIG. 10B, since the no-signal block a2 in the section a1 to a3 representing the logical value “0” includes one pulse, low frequency noise is generated in the section a1 to a3. The first and second determination ranges AP1 and AP2 are shifted so that the upper limit value and the lower limit value are made smaller. The first and second determination ranges AP1 (= 3 to 5) and AP2 (= 9 to 11) after the shift are used for determination of logical values regarding the sections a1 to a3 representing the logical value “0”.

また、論理値「１」を表す区間ｂ１〜ｂ３の無信号ブロックｂ２には４個のパルスが含まれているので、この区間についてｂ１〜ｂ３は高周波ノイズが混入したものとみなし、上限値および下限値を大きくするように第１および第２の判定範囲ＡＰ１，ＡＰ２をシフトする。シフト後の第１および第２の判定範囲ＡＰ１（＝５〜７），ＡＰ２（＝１１〜１３）は、論理値「１」を表す区間ｂ１〜ｂ３に関する論理値の判定に用いられる。   Further, since the no-signal block b2 in the section b1 to b3 representing the logical value “1” includes four pulses, it is assumed that b1 to b3 are mixed with high frequency noise in this section, and the upper limit value and The first and second determination ranges AP1 and AP2 are shifted so as to increase the lower limit value. The first and second determination ranges AP1 (= 5 to 7) and AP2 (= 11 to 13) after the shift are used for determination of logical values regarding the sections b1 to b3 representing the logical value “1”.

本発明の実施形態１の構成を示すブロック図である。It is a block diagram which shows the structure of Embodiment 1 of this invention. 同上の具体的な構成を示すブロック図である。It is a block diagram which shows the specific structure same as the above. 同上のさらに具体的な構成を示すブロック図である。It is a block diagram which shows the more concrete structure same as the above. （ａ）は同上の搬送波に低周波ノイズが重畳した場合の波形図、（ｂ）は同上の搬送波に高周波ノイズが重畳した場合の波形図である。(A) is a waveform diagram when low frequency noise is superimposed on the carrier wave of the above, and (b) is a waveform diagram when high frequency noise is superimposed on the carrier wave of the above. 同上のパルス列の波形図である。It is a wave form diagram of a pulse train same as the above. 本発明の実施形態２の動作を示し、（ａ）は判定範囲の説明図、（ｂ）はパルス列の波形図、（ｃ）はシフト後の判定範囲の説明図である。The operation | movement of Embodiment 2 of this invention is shown, (a) is explanatory drawing of a judgment range, (b) is a waveform figure of a pulse train, (c) is explanatory drawing of the judgment range after a shift. 本発明の実施形態３のパルス列を示す波形図である。It is a wave form diagram which shows the pulse train of Embodiment 3 of this invention. （ａ）は同上のパケットが正常に伝送された場合の波形図、（ｂ）は同上のパケットが正常に伝送されなかった場合の波形図である。(A) is a waveform diagram when the above packet is normally transmitted, and (b) is a waveform diagram when the above packet is not normally transmitted. （ａ）は同上のパケットが正常に伝送されなかった場合の波形図、（ｂ）は同上のパケットが正常に伝送された場合の波形図である。(A) is a waveform diagram when the above packet is not normally transmitted, and (b) is a waveform diagram when the above packet is normally transmitted. （ａ）は同上の他のパケットの波形図、（ｂ）は同上の他のパケットにノイズが重畳した場合の波形図である。(A) is a waveform diagram of another packet of the above, and (b) is a waveform diagram when noise is superimposed on the other packet of the above.

符号の説明Explanation of symbols

７ レシーバ回路（レシーバ手段）
８ エッジ数カウント手段（パルスカウント手段）
９ データ復号化手段
１０ ＣＰＵ
Ａ１，Ａ２ ＦＳＫ送受信装置 7 Receiver circuit (receiver means)
8 Edge number counting means (pulse counting means)
9 Data decoding means 10 CPU
A1, A2 FSK transceiver

Claims (6)

等時間長で区切られた各区間が２値の論理値のいずれかを表しており第１の論理値を表す区間を第１の周波数とし第２の論理値を表す区間を第２の周波数とした搬送波を伝送することにより、第１および第２の論理値からなる伝送データを伝送するＦＳＫ伝送方式に用いられ、前記搬送波を受信し復調することにより伝送データを得るＦＳＫ受信装置であって、受信した搬送波について振幅が所定の閾値を超える度にパルスを出力するレシーバ手段と、レシーバ手段から出力されるパルスのパルス数を前記区間ごとに計数するパルスカウント手段と、パルスカウント手段で計数されるパルス数に従って各区間が表す論理値を判定する復号化手段とを備え、復号化手段は、前記第１および第２の各周波数の搬送波に対応するパルス数をそれぞれ第１および第２のデフォルト値とし、第１のデフォルト値を含み上限値および下限値が定められたパルス数の範囲を第１の判定範囲とし、第２のデフォルト値を含み上限値および下限値が定められたパルス数の範囲であって第１の判定範囲とは重複しない範囲を第２の判定範囲とし、パルスカウント手段で計数されたパルス数が第１の判定範囲内であれば第１の論理値と判定し第２の判定範囲内であれば第２の論理値と判定しており、且つ第１および第２の判定範囲の上限値および下限値を変更する判定範囲変更手段を有し、
前記復号化手段は、連続して受信した複数の前記区間を処理単位として当該処理単位ごとに判定を行い、前記処理単位に前記第１および第２のいずれの判定範囲にも該当しないパルス数の区間が含まれているとエラーと判断する誤り検出手段を有しており、誤り検出手段がエラーと判断した場合に、前記処理単位に含まれる区間のうちパルス数が前記第１の判定範囲内となる区間についてパルス数の実測値と前記第１のデフォルト値との差分、および前記処理単位に含まれる区間のうちパルス数が前記第２の判定範囲内となる区間についてパルス数の実測値と前記第２のデフォルト値との差分のいずれか一方を検出し、前記判定範囲変更手段は、前記差分だけ前記第１および第２の判定範囲の上限値および下限値をシフトすることを特徴とするＦＳＫ受信装置。 Each section delimited by the equal time length represents one of the two logical values, the section representing the first logical value is the first frequency, and the section representing the second logical value is the second frequency. An FSK receiving apparatus that is used in an FSK transmission system for transmitting transmission data composed of first and second logical values by transmitting a carrier wave, and obtains transmission data by receiving and demodulating the carrier wave, The received carrier wave is counted by a receiver unit that outputs a pulse every time the amplitude exceeds a predetermined threshold, a pulse count unit that counts the number of pulses output from the receiver unit for each section, and a pulse count unit. Decoding means for determining a logical value represented by each section according to the number of pulses, and the decoding means respectively determines the number of pulses corresponding to the carrier waves of the first and second frequencies. 1 and the second default value, the range of the number of pulses in which the upper limit value and the lower limit value are defined including the first default value is the first determination range, and the upper limit value and the lower limit value including the second default value are The predetermined range of the number of pulses that does not overlap with the first determination range is set as the second determination range. If the number of pulses counted by the pulse counting means is within the first determination range, the first within the second determination range to determine the logical value has been determined that the second logical value, and and have a determination range changing means for changing the upper limit and the lower limit of the first and second determination range ,
The decoding means performs determination for each processing unit using a plurality of continuously received sections as processing units, and the number of pulses not corresponding to any of the first and second determination ranges for the processing unit. If there is an error detection means for determining that an interval is included, and the error detection means determines that an error has occurred, the number of pulses in the interval included in the processing unit is within the first determination range. The difference between the measured value of the number of pulses and the first default value for the section, and the measured value of the number of pulses for the section where the number of pulses is within the second determination range among the sections included in the processing unit. detecting one of a difference between the second default value, the determination range changing means, to said shifting the upper limit value and the lower limit value of the difference by the first and second determination range FSK receiver. 等時間長で区切られた各区間が２値の論理値のいずれかを表しており第１の論理値を表す区間を第１の周波数とし第２の論理値を表す区間を第２の周波数とした搬送波を伝送することにより、第１および第２の論理値からなる伝送データを伝送するＦＳＫ伝送方式に用いられ、前記搬送波を受信し復調することにより伝送データを得るＦＳＫ受信装置であって、受信した搬送波について振幅が所定の閾値を超える度にパルスを出力するレシーバ手段と、レシーバ手段から出力されるパルスのパルス数を前記区間ごとに計数するパルスカウント手段と、パルスカウント手段で計数されるパルス数に従って各区間が表す論理値を判定する復号化手段とを備え、復号化手段は、前記第１および第２の各周波数の搬送波に対応するパルス数をそれぞれ第１および第２のデフォルト値とし、第１のデフォルト値を含み上限値および下限値が定められたパルス数の範囲を第１の判定範囲とし、第２のデフォルト値を含み上限値および下限値が定められたパルス数の範囲であって第１の判定範囲とは重複しない範囲を第２の判定範囲とし、パルスカウント手段で計数されたパルス数が第１の判定範囲内であれば第１の論理値と判定し第２の判定範囲内であれば第２の論理値と判定しており、且つ第１および第２の判定範囲の上限値および下限値を変更する判定範囲変更手段を有し、
前記搬送波は、それぞれ前記論理値を表す前記区間の集合からなるデータ領域と、データ領域の前に付加されデータ領域の受信処理のための同期をとるスタートビットとを含めてパケット化されたものであり、スタートビットの変調周波数が、データ領域で用いる変調周波数とは異なり、
前記スタートビットは時系列的に３つのブロックに分割されており、中央のブロックは無信号であることを特徴とするＦＳＫ受信装置。 Each section delimited by the equal time length represents one of the two logical values, the section representing the first logical value is the first frequency, and the section representing the second logical value is the second frequency. An FSK receiving apparatus that is used in an FSK transmission system for transmitting transmission data composed of first and second logical values by transmitting a carrier wave, and obtains transmission data by receiving and demodulating the carrier wave, The received carrier wave is counted by a receiver unit that outputs a pulse every time the amplitude exceeds a predetermined threshold, a pulse count unit that counts the number of pulses output from the receiver unit for each section, and a pulse count unit. Decoding means for determining a logical value represented by each section according to the number of pulses, and the decoding means respectively determines the number of pulses corresponding to the carrier waves of the first and second frequencies. 1 and the second default value, the range of the number of pulses in which the upper limit value and the lower limit value are defined including the first default value is the first determination range, and the upper limit value and the lower limit value including the second default value are The predetermined range of the number of pulses that does not overlap with the first determination range is set as the second determination range. If the number of pulses counted by the pulse counting means is within the first determination range, the first It has a determination range changing means for determining a logical value and determining it as the second logical value if it is within the second determination range, and changing the upper limit value and the lower limit value of the first and second determination ranges. ,
Each of the carrier waves is packetized including a data area composed of a set of the sections each representing the logical value, and a start bit that is added before the data area and synchronizes for reception processing of the data area. Yes, the modulation frequency of the start bit is different from the modulation frequency used in the data area,
F SK receiving apparatus you wherein start bit is divided in time series into three blocks, the middle block is no signal. 等時間長で区切られた各区間が２値の論理値のいずれかを表しており第１の論理値を表す区間を第１の周波数とし第２の論理値を表す区間を第２の周波数とした搬送波を伝送することにより、第１および第２の論理値からなる伝送データを伝送するＦＳＫ伝送方式に用いられ、前記搬送波を受信し復調することにより伝送データを得るＦＳＫ受信装置であって、受信した搬送波について振幅が所定の閾値を超える度にパルスを出力するレシーバ手段と、レシーバ手段から出力されるパルスのパルス数を前記区間ごとに計数するパルスカウント手段と、パルスカウント手段で計数されるパルス数に従って各区間が表す論理値を判定する復号化手段とを備え、復号化手段は、前記第１および第２の各周波数の搬送波に対応するパルス数をそれぞれ第１および第２のデフォルト値とし、第１のデフォルト値を含み上限値および下限値が定められたパルス数の範囲を第１の判定範囲とし、第２のデフォルト値を含み上限値および下限値が定められたパルス数の範囲であって第１の判定範囲とは重複しない範囲を第２の判定範囲とし、パルスカウント手段で計数されたパルス数が第１の判定範囲内であれば第１の論理値と判定し第２の判定範囲内であれば第２の論理値と判定しており、且つ第１および第２の判定範囲の上限値および下限値を変更する判定範囲変更手段を有し、
前記搬送波は、それぞれ前記論理値を表す前記区間の集合からなるデータ領域と、データ領域の前に付加されデータ領域の受信処理のための同期をとるスタートビットとを含めてパケット化されたものであり、スタートビットの変調周波数が、データ領域で用いる変調周波数とは異なり、
前記データ領域の各区間はそれぞれ時系列的に３つのブロックに分割されており、中央のブロックは無信号であることを特徴とするＦＳＫ受信装置。 Each section delimited by the equal time length represents one of the two logical values, the section representing the first logical value is the first frequency, and the section representing the second logical value is the second frequency. An FSK receiving apparatus that is used in an FSK transmission system for transmitting transmission data composed of first and second logical values by transmitting a carrier wave, and obtains transmission data by receiving and demodulating the carrier wave, The received carrier wave is counted by a receiver unit that outputs a pulse every time the amplitude exceeds a predetermined threshold, a pulse count unit that counts the number of pulses output from the receiver unit for each section, and a pulse count unit. Decoding means for determining a logical value represented by each section according to the number of pulses, and the decoding means respectively determines the number of pulses corresponding to the carrier waves of the first and second frequencies. 1 and the second default value, the range of the number of pulses in which the upper limit value and the lower limit value are defined including the first default value is the first determination range, and the upper limit value and the lower limit value including the second default value are The predetermined range of the number of pulses that does not overlap with the first determination range is set as the second determination range. If the number of pulses counted by the pulse counting means is within the first determination range, the first It has a determination range changing means for determining a logical value and determining it as the second logical value if it is within the second determination range, and changing the upper limit value and the lower limit value of the first and second determination ranges. ,
Each of the carrier waves is packetized including a data area composed of a set of the sections each representing the logical value, and a start bit that is added before the data area and synchronizes for reception processing of the data area. There, the modulation frequency of the start bit is, Unlike the modulation frequency used in the data area,
Wherein each section of the data area is divided into time series into three blocks each, F SK receiving apparatus center blocks you wherein no signal der Rukoto. 前記パルスカウント手段は、スタートビットの先頭のブロックに関するパルス数の実測値が、スタートビットの先頭のブロックについて既定されているパルス数とは異なる場合に、両パルス数の差分に基づいて、データ領域の受信処理を開始するタイミングを調整することを特徴とする請求項２記載のＦＳＫ受信装置。 The pulse count means, when the measured value of the number of pulses related to the first block of the start bit is different from the number of pulses set for the first block of the start bit, based on the difference between the two pulse numbers, claim 2 Symbol placement of FSK receiving apparatus and adjusting the timing to start reception processing. 前記パルスカウント手段は、スタートビットの先頭のブロックに関するパルス数の実測値が、スタートビットの先頭のブロックについて既定されているパルス数とは異なる場合に、スタートビットの最後尾のブロックの受信開始時に再度同期をとることを特徴とする請求項２記載のＦＳＫ受信装置。 The pulse counting means is configured to start reception of the last block of the start bit when the measured value of the number of pulses related to the first block of the start bit is different from the pulse number set for the first block of the start bit. claim 2 Symbol placement of FSK receiver device and wherein the synchronization again. 前記搬送波は、それぞれ前記論理値を表す前記区間の集合からなるデータ領域と、データ領域の前に付加されデータ領域の受信処理のための同期をとるスタートビットとを含めてパケット化されたものであり、スタートビットの変調周波数が、データ領域で用いる変調周波数とは異なることを特徴とする請求項１記載のＦＳＫ受信装置。 Each of the carrier waves is packetized including a data area composed of a set of the sections each representing the logical value, and a start bit that is added before the data area and synchronizes for reception processing of the data area. There, the modulation frequency of the start bit is, FSK receiver equipment according to claim 1, wherein different from the modulation frequency used in the data area.
JP2006291771A 2006-10-26 2006-10-26 FSK receiver Expired - Fee Related JP4840078B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006291771A JP4840078B2 (en) 2006-10-26 2006-10-26 FSK receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006291771A JP4840078B2 (en) 2006-10-26 2006-10-26 FSK receiver

Publications (2)

Publication Number Publication Date
JP2008109513A JP2008109513A (en) 2008-05-08
JP4840078B2 true JP4840078B2 (en) 2011-12-21

Family

ID=39442482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006291771A Expired - Fee Related JP4840078B2 (en) 2006-10-26 2006-10-26 FSK receiver

Country Status (1)

Country Link
JP (1) JP4840078B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5533289B2 (en) * 2010-06-04 2014-06-25 トヨタ紡織株式会社 Communication circuit and vehicle communication device using the same
JP2012195687A (en) * 2011-03-15 2012-10-11 Tokai Rika Co Ltd Transmitter, receiver, and communication system
JP5704506B2 (en) * 2011-03-18 2015-04-22 横河電機株式会社 Communication device and field device system
JP2014183349A (en) * 2013-03-18 2014-09-29 Renesas Electronics Corp Semiconductor device and semiconductor chip
JP6148610B2 (en) * 2013-12-04 2017-06-14 日本電信電話株式会社 Receiver
JP6590162B2 (en) * 2017-08-02 2019-10-16 株式会社インターフェイス Electric field communication transceiver

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145A (en) * 1985-06-26 1987-01-06 Toshiba Corp Fsk demodulation circuit
JPS6288440A (en) * 1985-10-14 1987-04-22 Matsushita Electric Works Ltd Emergency alarm broadcast receiver
JPH0626349B2 (en) * 1989-08-30 1994-04-06 慶太郎 関根 FSK signal demodulator
US5483193A (en) * 1995-03-24 1996-01-09 Ford Motor Company Circuit for demodulating FSK signals
JPH1117751A (en) * 1997-06-27 1999-01-22 Nec Ic Microcomput Syst Ltd Frequency discrimination circuit
JP3882781B2 (en) * 2002-08-01 2007-02-21 株式会社デンソー Demodulation method and demodulator

Also Published As

Publication number Publication date
JP2008109513A (en) 2008-05-08

Similar Documents

Publication Publication Date Title
JP4840078B2 (en) FSK receiver
US10716067B2 (en) Systems and methods for transmitting a wake-up radio signal to low power devices in a wireless communication system
RU2019115832A (en) OPTIMIZED COMBINATION OF PREAMBLE AND DATA FIELDS FOR SENSOR NETWORKS WITH LOW ELECTRICITY CONSUMPTION BASED ON TELEGRAM SEPARATION METHOD
JP2014187686A5 (en)
JP2008518497A (en) Slave bus subscriber for serial data bus
JP5218535B2 (en) Pulse signal receiving apparatus and transmission system
KR960013301B1 (en) Modem and data communication system
US4011511A (en) Frequency-shift digital data link and digital frequency detection system
EP0709993B1 (en) Phase demodulation method by measuring the time between zero-crossings
JP4938509B2 (en) Wireless device, wireless communication system, module, transmission method, and reception method
US20120019354A1 (en) Methods and Devices for a Multi-Protocol Wireless Security Controller
JP2001213314A (en) Train detecting device
JPS5856555A (en) Demodulation control system
JP4277607B2 (en) Transmission / reception synchronization method and apparatus in digital communication
JP2007173904A (en) Communication device and method therefor
CA2892255C (en) Deep and robust data communication
JP5536590B2 (en) Wireless communication system
JP4586492B2 (en) One-wire data communication method and one-wire data transmitter / receiver using this communication method
JP5704506B2 (en) Communication device and field device system
US8879609B2 (en) Communication system, communication device, and method for operating communication system
JP2008028666A (en) Wireless communication device
JP5390428B2 (en) Receiving machine
JP2558119B2 (en) Transceiver circuit
JP2011173527A (en) Track circuit device
JPH0388443A (en) Self-correction system for synchronizing step-out signal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090420

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees