JP4836465B2 - 薄膜集積回路の作製方法及び薄膜集積回路用素子基板 - Google Patents

薄膜集積回路の作製方法及び薄膜集積回路用素子基板 Download PDF

Info

Publication number
JP4836465B2
JP4836465B2 JP2005024322A JP2005024322A JP4836465B2 JP 4836465 B2 JP4836465 B2 JP 4836465B2 JP 2005024322 A JP2005024322 A JP 2005024322A JP 2005024322 A JP2005024322 A JP 2005024322A JP 4836465 B2 JP4836465 B2 JP 4836465B2
Authority
JP
Japan
Prior art keywords
thin film
film integrated
antenna
substrate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005024322A
Other languages
English (en)
Other versions
JP2005252242A5 (ja
JP2005252242A (ja
Inventor
舜平 山崎
浩二 大力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005024322A priority Critical patent/JP4836465B2/ja
Publication of JP2005252242A publication Critical patent/JP2005252242A/ja
Publication of JP2005252242A5 publication Critical patent/JP2005252242A5/ja
Application granted granted Critical
Publication of JP4836465B2 publication Critical patent/JP4836465B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、多くの情報を記録可能な薄膜集積回路の作製方法、及び当該薄膜集積回路を作製するための素子基板に関する。
近年、有価証券や商品の管理など、自動認識が必要なあらゆる分野を対象に、非接触でデータの授受が行えるICチップ搭載カードや、ＩＣチップ搭載タグの必要性が高まっている。これらのＩＣカードやＩＣタグは、利用形態から考えると使い捨てになることが多いため安価に製造することが求められている。特にシリコンウェハから形成されるICチップの低コスト化が求められている。
このようなＩＣチップの利用形態として、家畜の安全管理のため、動物の一部にＩＣチップを付け、伝染病予防や品質保証に用いられている。同様に野菜の安全管理のため、生産者や産地、農薬使用状況などが記録されたＩＣチップを付して販売している。
また別の利用形態として、有価な証券類に搭載し、不正利用を防ぐとともに、正規な管理元に取り戻せた場合には再利用が可能となる形態が提案されている（特許文献１参照）。
特開２００１−２６０５８０号公報
このようなシリコンウェハから形成されるＩＣチップは、低コスト化に限界がみえてきた。しかし、ＩＣチップは利用形態の増大、需要の増大が予想され、さらなる低コスト化が要求される。
そこで本発明は、さらなる低コストでの生産が可能な構造、プロセスの提供を課題とする。
上記課題を鑑み本発明は、絶縁表面を有する基板（絶縁基板）に薄膜集積回路（ＩＤＦチップ、半導体装置とも表記する）を形成し、当該絶縁基板を剥離し、当該剥離において、各ＩＤＦチップがばらばらに分離することを防止することを特徴とする。
このように絶縁基板にＩＤＦチップを形成する場合、円形のシリコンウェハからチップを取り出す場合と比較して、母体基板形状に制約がないため、ＩＤＦチップの生産性を高め、大量生産を行うことができる。その結果、ＩＤＦチップのコストの削減できる。単価が非常に低いＩＤＦチップは、単価コストの削減により非常に大きな利益を生むことができる。
さらに絶縁基板を剥離することにより、当該絶縁基板を再利用することができる。そのため、シリコンウェハを研磨して薄型化を達成する従来のＩＣチップと比べて低コスト化を達成することができる。
絶縁基板を剥離することで、非常に薄型のＩＤＦチップを作製することができる。なお絶縁基板を剥離後、別途絶縁基板（転写用基板とも表記する）に移し替えてもよい。このとき転写用基板は、フレキシブル性を有する基板（以下、フレキシブル基板とも表記する）が好ましい。このように、ＩＤＦチップの素子（作成途中を含む）を別の基板に移し替えることを転写と呼ぶことがある。
具体的な本発明は、絶縁基板上に形成された剥離層を除去することにより絶縁基板を剥離する。剥離層を除去する方法は、エッチング剤（気体又は液体を含む）を用いて化学的に除去したり、応力を加えて物理的に除去する方法がある。特に、エッチング剤を用いて化学的に剥離層を除去すると、反応残留等の発生を低減することができるため好ましい。さらに好ましくは、剥離層に到達するように溝を設け、エッチング剤を導入することにより剥離層を除去するとよい。エッチング剤としては、代表的にはハロゲン化物を含む気体又は液体を用いることができ、例えばハロゲン化物としてＣｌＦ３（三フッ化塩素）、ＮＦ３（三フッ化窒素）、ＢｒＦ３（三フッ化臭素）、ＨＦ（フッ化水素）を使用することができる。なお、ＨＦを用いる場合、剥離層には酸化珪素膜を用いる。
例えばアンテナを別途形成して張り合わせる場合、アンテナが形成される基板（アンテナ用基板と表記する）を張り合わせた後、剥離層を除去することができる。すなわち、アンテナ用基板に開口部を形成し、ＩＤＦチップ及び溝が形成された絶縁基板と張り合わせ、その後エッチング剤を用いて化学的に剥離層を除去する。その結果、ＩＤＦチップがばらばらに分離することなく、一体化された状態でアンテナを張り合わせることができる。
またＩＤＦチップがばらばらに分離することを防ぐ別の手段として、溝を形成するときに、ＩＤＦチップ間に設けられた絶縁膜、又は導電膜等の一部残す（残された領域を接続領域と表記する）ことを特徴とする。この場合、剥離層は選択的に形成された溝から導入されるエッチング剤により除去される。このときＩＤＦチップ同士は、接続領域で繋がっているためバラバラに分離することがなく、一体化された状態となっている。その後、必要に応じてアンテナを形成する。
以上のようにＩＤＦチップを作製するための素子基板は、剥離層を介して、複数の薄膜集積回路が形成された絶縁基板と、絶縁基板と対向して設けられたアンテナ用基板とを有し、アンテナ用基板は、アンテナ及び開口部を有し、開口部と一致するように、薄膜集積回路間に溝が設けられていることを特徴とする。
また別の構造を有する素子基板は、剥離層を介して、複数の薄膜集積回路が形成された絶縁基板と、接続領域により複数の薄膜集積回路は一体化されており、絶縁基板と対向して設けられたアンテナ用基板とを有し、アンテナ用基板は、アンテナ及び開口部を有し、開口部と一致するように、薄膜集積回路間に溝が設けられ、かつ薄膜集積回路内に開口部が設けられていることを特徴とする。
このようにばらばらに分離することなくＩＤＦチップを作製することにより、途中で装置の排気系に詰まる心配がなく、非常に小さなＩＤＦチップの取り扱いの煩雑さを低減することができる。また、大型基板に形成された薄型のＩＤＦチップは、応力により反ってしまう恐れがある。しかしＩＤＦチップを一体化した状態で作製することにより、反りを防止することができる。特に、ＩＤＦチップ間に接続領域を設けると、反り防止効果を高めることができる。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発 明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から 逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、アンテナ用基板を張り合わせた後に、剥離層を除去する形態について説明する。
図１（Ａ）に示すように、絶縁基板１００に、剥離層１０２、半導体膜を能動領域として有する薄膜トランジスタ（ＴＦＴとも表記する）層１０３を順次形成し、ＩＤＦチップ１０４を複数形成する。なおＴＦＴ層の構造の詳細は、後述するが、半導体膜は、０．２μｍ以下、代表的には４０ｎｍ〜１７０ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍの膜厚とする。
このように非常に薄い半導体膜を能動領域として有しているため、シリコンウェハから形成されるチップと比較して、ＩＤＦチップの薄型化を達成することができる。具体的なＩＤＦチップの厚みは０．３μｍ〜３μｍ、代表的には２μｍ程度となる。
このとき、ＩＤＦチップの境界のＴＦＴ層に溝１０５を形成する。溝は、ダイシング、スクライビング又はマスクを利用したエッチング等によって行うことができる。このとき溝は、剥離層が露出する深さとなるように形成する。なお溝は必ずしも、各ＩＤＦチップ間に形成する必要はなく、複数のＩＤＦチップ間隔で形成してもよい。
また図２１（Ａ）に示すように、ＴＦＴ層１０３中に開口部１０８を形成してもよい。このとき開口部は、半導体膜が設けられている領域以外に形成する必要がある。このような開口部を溝と合わせて使用することにより、溝の大きさを小さくすることが可能となったり、剥離層の除去に要する時間を短縮することができる。
絶縁基板としては、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等が挙げられる。またその他の絶縁表面を有する基板としては、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の合成樹脂からなる基板がある。また、ステンレスなどの金属または半導体基板などの表面に酸化珪素や窒化珪素などの絶縁膜を形成した基板なども用いることができる。このような絶縁基板は、円形のシリコンウェハからチップを取り出す場合と比較して、母体基板形状に制約がなく、IDFチップの低コスト化を達成することができる。
すなわちこのような絶縁基板にＩＤＦチップを形成する場合、円形のシリコンウェハからチップを取り出す場合と比較して、母体基板形状に制約がない。そのため、ＩＤＦチップの生産性を高め、大量生産を行うことができる。その結果、ＩＤＦチップのコストを削減できる。単価が非常に低いＩＤＦチップは、単価コストの削減により非常に大きな利益を生むことができる。
例えば、直径１２インチのシリコンウェハを用いた場合と、７３００×９２００ｍｍ２のガラス基板を用いた場合とで取り数等を比較する。前者のシリコン基板の面積は約７３０００ｍｍ２であるが、後者のガラス基板の面積は約６７２０００ｍｍ２であり、ガラス基板はシリコン基板の約９．２倍に相当する。後者のガラス基板の面積は約６７２０００ｍｍ２では、基板の分断により消費される面積を無視すると、１ｍｍ四方のＩＤタグが約６７２０００個形成できる計算になり、該個数はシリコン基板の約９．２倍の数に相当する。そしてＩＤタグの量産化を行なうための設備投資は、７３００×９２００ｍｍ２のガラス基板を用いた場合の方が直径１２インチのシリコン基板を用いた場合よりも工程数が少なくて済むため、額を３分の１で済ませることができる。
剥離層としては、珪素を有する膜であればよく、その状態は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、及び結晶性半導体のいずれでもよい。なおＳＡＳは、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体が含まれる。これらの剥離層は、スパッタリング法、又はプラズマＣＶＤ法等によって形成することができる。また剥離層は、３０ｎｍ〜１μｍの膜厚とすればよく、剥離層の成膜装置の薄膜形成限界が許容すれば、３０ｎｍ以下とすることも可能である。
また剥離層には、リンやボロン等の元素を添加してもよい。さらに加熱等により当該元素を活性化させてもよい。元素を添加することにより、剥離層の反応速度、つまりエッチングレートを改善することができる。
またＴＦＴ層がエッチングされないために、剥離層上には下地膜を形成する。下地膜は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造を有する。
アンテナ用基板１１１には、所定の形状を有するアンテナ１１２が複数設けられ、適宜開口部１１３が設けられている。開口部の形状は、円状（所謂穴に相当）、矩形状（所謂スリットに相当）等である。また開口部は、溝１０５の配置と重なるように形成するとよい。
このような絶縁基板１００と、アンテナ用基板１１１とを接着剤等により張り合わせる。接着剤は、導電体が分散した異方性導電体、超音波接着剤、又は紫外線硬化樹脂を使用することができる。
その後図１（Ｂ）に示すように、アンテナ用基板が張り合わされた状態で、開口部及び溝へ、エッチング剤１１５を導入し、剥離層を除去する。エッチング剤としては、ハロゲン化物を含む気体又は液体を使用する。代表的にはフッ化ハロゲンを含む気体又は液体を使用する。
剥離層を除去後、絶縁基板を剥離する。その後、各ＩＤＦチップをダイシング、スクライビング、又はレーザカット法により切断する。例えば、ガラス基板に吸収されるレーザー、例えばＣＯ２レーザーを使用して切断することができる。またＩＤＦチップの側面等の周囲に、エポキシ樹脂等の有機樹脂を充填してもよい。その結果、ＩＤＦチップは外部から保護され、持ち運びしやすい形態となる。このように形成されるＩＤＦチップは、５ｍｍ四方（２５ｍｍ２）以下、好ましくは０．３ｍｍ四方（０．０９ｍｍ２）〜４ｍｍ四方（１６ｍｍ２）とすることができる。
このような本発明のＩＤＦチップは、絶縁表面を有さない状態で完成とし、物品へ実装することができる。そのため、ＩＤＦチップ、及び実装する物品に対しても薄膜化、及び軽量化を達成することができる。
また、別途転写用基板に移し替えた状態で実装してもよい。転写用基板は、フレキシブル基板が好ましい。フレキシブル基板には、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の合成樹脂からなる基板を用いることができる。
フレキシブル基板を接着する接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤又は両面テープ等を用いることができる。
フレキシブル基板へ移し替える結果、ＩＤＦチップの破壊強度を高めることができる。また絶縁基板上に形成されたＩＤＦチップと比べて、軽量化、薄型化を達成でき、可撓性を高めることができる。
また、剥離された絶縁基板は再利用することができる。その結果、ＩＤＦチップの低コスト化を達成することができる。再利用する場合、溝を形成するためのダイシングやスクライビング等において、絶縁基板に傷が生成されないように制御するのが望ましい。しかし、傷が生成された場合であっても、有機樹脂や無機膜を塗布法や液滴吐出法によって形成し、平坦化処理を行うことができる。なお液滴吐出法とは、導電膜や絶縁膜などの材料が混入された組成物の液滴（ドットとも表記する）を選択的に吐出（噴出）する方法であり、その方式によっては、インクジェット法とも呼ばれる。
このような絶縁表面を有する基板にＩＤＦチップを形成する場合、円形のシリコンウェハからチップを取り出すシリコンウェハで作製されたチップと比較して、母体基板形状に制約がない。そのため、ＩＤＦチップの生産性を高め、大量生産を行うことができる。さらに絶縁基板を再利用することができるため、コストを削減することができる。その結果、ＩＤＦチップのコストの削減を達成できることは上述のとおりである。
またＩＤＦチップは、シリコンウェハからなるチップと異なり、０．２μｍ以下の半導体膜を能動領域として有し、非常に薄型となることを特徴とする。このような薄型ＩＤＦチップの強度を高める場合、フレキシブル基板に移し替える方法をとることもできる。このような薄型、軽量、又はフレキシブル性の高いＩＤＦチップは、シリコンウェハから形成されるチップと比較して破損しにくい特徴を有する。
ＩＤＦチップは、シリコンウェハから形成されるチップと比較して、電波吸収の心配がなく、高感度な信号の受信を行うことができる。さらにＩＤＦチップは、シリコンウェハを有さないため、透光性を有することができる。
なお本実施の形態では、ＩＤＦチップをアンテナと張り合わせる場合について説明したが、ＩＤＦチップ上にアンテナを直接形成してもよい。アンテナ用基板ではなく、アンテナが形成されない絶縁基板に開口部を形成して、ＩＤＦチップがばらばらに分離することを防ぐことができ、本発明の効果を奏することができる。
また詳しく述べると、ＩＤＦチップは、アンテナが実装されている非接触型ＩＤＦチップ（無線タグ、無線チップ、その用途によっては無線メモリ、無線プロセッサとも呼ばれる）と、アンテナは実装せずに外部電源と接続する端子を形成した接触型ＩＤＦチップと、非接触型及び接触型とを混在したハイブリッド型ＩＤＦチップがある。
本実施の形態では、非接触型ＩＤＦチップについて説明したが、接触型ＩＤＦチップ、及びハイブリッド型ＩＤＦチップのいずれでもよい。アンテナを有さない接触型ＩＤＦチップであっても、アンテナ用基板ではなく、アンテナが形成されない絶縁基板に開口部を形成して、ＩＤＦチップがばらばらに分離することを防ぐことができ、本発明の効果を奏することができる。
（実施の形態２）
本実施の形態では、溝を選択的に形成し、ＩＤＦチップ間に設けられた絶縁膜、又は導電膜等を一部残す形態について説明する。
図８（Ａ）に示すように、実施の形態１と同様に、絶縁基板１００に、剥離層１０２、ＴＦＴ層１０３を順次形成し、複数のＩＤＦチップ１０４を形成する。なおＴＦＴ層の詳細は、後述する。
このとき、ＩＤＦチップの境界に形成される溝１０５を選択的に形成するため、ＩＤＦチップ間には絶縁膜、又は導電膜等が残留する。このようなＩＤＦチップ間にある絶縁膜、又は導電膜等を接続領域１０６と表記する。なお接続領域は、ＩＤＦチップ間が一体となるようにつなぎ止める機能を有すればよく、単層構造でも、積層構造を有してもよい。
また図２１（Ｂ）に示すように、ＴＦＴ層１０３中に開口部１０８を形成してもよい。このとき開口部は、半導体膜が設けられている領域以外に形成する必要がある。このような開口部を溝と合わせて使用することにより、溝の大きさを小さくすることが可能となったり、剥離層の除去に要する時間を短縮することができる。
次いで図８（Ｂ）に示すように、溝１０５へエッチング剤１１５を導入し、剥離層を除去する。エッチング剤としては、実施の形態１と同様に、ハロゲン化物を含む気体又は液体を使用することができる。代表的には、フッ化ハロゲンを含む気体又は液体を使用することができる。
このとき、接続領域１０６の下方に設けられた剥離層まで除去されるように、反応時間、及び導入量を調整する。このとき接続領域下方の剥離層は、後退するようにして除去される。その結果、絶縁基板を剥離するが、接続領域により各ＩＤＦチップは一体化されているため、ばらばらに離れてしまうことはない。
また、剥離された絶縁基板は、実施の形態１と同様に再利用することができる。
その後図８（Ｃ）に示すように、必要に応じてアンテナを設ける。本実施の形態では、アンテナ用基板１１１に形成されたアンテナ１１２を張り合わせる。このとき、アンテナ用基板に開口部は形成されていなくともよい。
その後、各ＩＤＦチップをダイシング、スクライビング、又はレーザカット法により切断する。例えば、ガラス基板に吸収されるレーザー、例えばＣＯ２レーザーを使用して切断することができる。その後実施の形態１と同様に、ＩＤＦチップの側面等の周囲にエポキシ樹脂等の有機樹脂で覆ってもよい。
本実施の形態は、ＩＤＦチップは転写用基板に移し替えることなく完成することができるがため、ＩＤＦチップ、及び実装する物品を薄膜化、及び軽量化を達成することができる。また実施の形態１と同様に、転写用基板に移し替えてもよい。
その結果、ＩＤＦチップの破壊強度を高めることができる。
（実施の形態３）
本実施の形態では、実施の形態１で示した開口部を有するアンテナ用基板と、実施の形態２で示したＩＤＦチップ間に接続領域を有する絶縁基板とを張り合わせる形態について説明する。
図２０（Ａ）に示すように、実施の形態２と同様に、絶縁基板１００上に、剥離層１０２、ＴＦＴ層１０３を順次形成し、ＩＤＦチップ１０４間に接続領域１０６を有するように選択的に溝１０５を形成する。
その後、実施の形態１と同様に、アンテナ１１２及び開口部１１３が形成されたアンテナ用基板１１１を張り合わせる。このとき、溝１０５と、開口部１１３が一致するように張り合わせるとよい。
図２０（Ｂ）に示すように、開口部及び溝へエッチング剤１１５を導入する。すると、剥離層が除去され、絶縁基板１００を剥離することができる。このとき、接続領域及びアンテナ用基板により、ＩＤＦチップは一体化されているため、ばらばらに分離することがない。
本実施の形態では、アンテナ用基板を張り合わせた後にエッチング剤を導入する場合を説明したが、張り合わせる前にエッチング剤を導入しても構わない。その場合であっても、接続領域によりＩＤＦチップが一体化されているため、ばらばらに分離することなく、絶縁基板を剥離することができる。
その後、各ＩＤＦチップをダイシング、スクライビング、又はレーザカット法により切断する。例えば、ガラス基板に吸収されるレーザー、例えばＣＯ２レーザーを使用して切断することができる。
その後実施の形態１と同様に、ＩＤＦチップの側面等の周囲を、エポキシ樹脂等の有機樹脂で覆ってもよい。
本実施の形態は、ＩＤＦチップは転写用基板に移し替えることなく完成することができるが、実施の形態１と同様に、転写用基板に移し替えてもよい。
その結果、ＩＤＦチップの破壊強度を高めることができる。
（実施例１）
本実施例では、実施の形態１に示した形態の具体的な方法について説明する。
図２（Ａ）には絶縁基板１００に１２個のＩＤＦチップを形成する場合の上面図を、図２（Ｂ）にはａ−ｂにおける断面図を示す。
図２（Ｂ）に示すように、絶縁基板１００上に剥離層１０２を介して設けられたＴＦＴ層は、絶縁膜、所望の形状にパターニングされた半導体膜１２４、ゲート絶縁膜として機能する絶縁膜（以下、ゲート絶縁膜と表記する）１２５を介して設けられたゲート電極として機能する導電膜（以下、ゲート電極と表記する）１２６を有する薄膜トランジスタ１２８ｎ、１２８ｐを有する。また半導体膜はチャネル形成領域、及び不純物領域（ソース領域、ドレイン領域、ＧＯＬＤ領域、ＬＤＤ領域を含む）を有し、添加される不純物元素の導電型によりｎチャネル型薄膜トランジスタ１２８ｎ、又はｐチャネル型薄膜トランジスタ１２８ｐと区別することができる。そして各不純物領域と接続するように形成された配線１３０を有する。
本実施例では、剥離層に３０ｎｍ〜１μｍ、好ましくは３０ｎｍ〜５０ｎｍの膜厚を有するＳＡＳを用いるが、上述したその他の材料を用いても構わない。
絶縁膜は、積層構造を有してもよく、本実施例では第１の絶縁膜１２１、第２の絶縁膜１２２、第３の絶縁膜１２３を有する。例えば第１の絶縁膜として酸化珪素膜、第２の絶縁膜として酸化窒化珪素膜、第３の絶縁膜として酸化珪素膜を用いる。これは、基板等からの不純物拡散を考えると、酸化窒化珪素膜を用いると好ましいが、当該酸化窒化珪素膜は剥離層、及び半導体膜との密着性が低いことが懸念されるため、剥離層、半導体膜、及び酸化窒化珪素膜との密着性の高い酸化珪素膜を設けるとよい。
半導体膜１２４は、非晶質半導体、非晶質状態と結晶状態とが混在したＳＡＳ、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。
また成膜処理温度に耐えうる基板、例えば石英基板を使用するならば、当該基板へＣＶＤ法等により結晶性半導体膜を形成してもよい。
本実施例では、非晶質半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成する。加熱処理とは、加熱炉、レーザー照射、若しくはレーザー光の代わりにランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることができる。
レーザー照射を用いる場合、連続発振型のレーザー（ＣＷレーザー）やパルス発振型のレーザー（パルスレーザー）を用いることができる。レーザーとしては、Arレーザー、Krレーザー、エキシマレーザー、YAGレーザー、Y２O３レーザー、YVO４レーザー、YLFレーザー、YＡlO３レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti：サファイヤレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種を用いることができる。このようなレーザーの基本波、及び当該基本波の第２高調波から第４高調波を照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ:ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
このとき図２３（Ａ）に示すような光学系を用い、ＣＷレーザーを用いて結晶化を行うことができる。まず、レーザー発振器２９０から射出されるＣＷレーザビームが光学系２９１により長く引き伸ばされ、線状に加工される。具体的には、光学系２９１が有するシリンドリカルレンズや凸レンズを、レーザービームが通過すると線状に加工することができる。このときスポットの長軸の長さが、２００〜３５０μｍとなるように加工するとよい。
その後、線状に加工されたレーザービームは、ガルバノミラー２９３と、ｆθレンズ２９４とを介して半導体膜１２４へ入射する。このとき線状レーザーは、半導体膜上に所定の大きさのレーザースポット２８２を形成するように調整されている。またｆθレンズ２９４により、ガルバノミラーの角度によらず、被照射物表面において、レーザースポット２８２の形状を一定とすることができる。
このときガルバノミラーの振動を制御する装置（制御装置）２９６によりガルバノミラーが振動、つまりミラーの角度が変化するようになっており、レーザースポット２８２は、一方向（例えば、図中のX軸方向）に移動する。例えばガルバノミラーが半周期振動すると、レーザービームが半導体膜上のＸ軸方向に一定幅移動するように調節されている（往路）。
そして、半導体膜はＸＹステージ２９５によりＹ軸方向へ移動する。そして同様に、ガルバノミラーにより、レーザースポットが半導体膜上のＸ軸方向に移動する（復路）。このようなレーザービームの往復運動を用いて、経路２８３をレーザースポットが移動し、レーザーアニールが行われる。
このとき図２３（Ｂ）に示すように、当該薄膜トランジスタは、キャリアの移動方向２８１と、レーザービームの長軸への移動方向（走査方向）とが沿うようにレーザーアニールを行う。例えば図２３（Ｂ）に示す形状を有する半導体膜２３０の場合、レーザービームの長軸への移動方向（走査方向）と平行となるように、半導体膜に形成されるソース領域２３０（ｓ）、チャネル形成領域２３０（ｃ）、ドレイン領域２３０（ｄ）を配置する。その結果、キャリアが横切る粒界を少なくする又はなくすことができるため、薄膜トランジスタの移動度を高めることができる。
またさらにレーザーの入射角を、半導体膜に対してθ（０°＜θ＜９０°）となるようにしてもよい。その結果、レーザーの干渉を防止することができる。
なお連続発振の基本波のレーザー光と連続発振の高調波のレーザー光とを照射するようにしてもよいし、連続発振の基本波のレーザー光とパルス発振の高調波のレーザー光とを照射するようにしてもよい。複数のレーザー光を照射することにより、エネルギーを補うことができ好ましい。
またパルス発振型のレーザーであって、半導体膜がレーザー光によって溶融してから固化するまでに、次のパルスのレーザー光を照射できるような発振周波数でレーザー光を発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。すなわち、パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも短くなるように、発振の周波数の下限を定めたパルスビームを使用することができる。
実際に用いることができるパルスビームの発振周波数は１０ＭＨｚ以上であって、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を使用する。
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザー光を照射するようにしてもよい。これにより、レーザー光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
またＳｉＨ４とＦ２、又はＳｉＨ４とＨ２を用いて微結晶半導体膜を形成し、その後上記のようなレーザー照射をおこなって結晶化してもよい。
その他の加熱処理として、加熱炉を用いる場合、非晶質半導体膜を５００〜５５０℃で２〜２０時間かけて加熱する。このとき、徐々に高温となるように温度を５００〜５５０℃の範囲で多段階に設定するとよい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、所謂水素だしを行うことができる。さらに、結晶化を促進させる金属元素、例えばＮｉを非晶質半導体膜上に形成すると、加熱温度を低減することができ好ましい。このような金属元素を用いた結晶化であっても、６００〜９５０℃に加熱しても構わない。
但し、金属元素を形成する場合、半導体素子の電気特性に悪影響を及ぼすことが懸念されるので、該金属元素を低減又は除去するためのゲッタリング工程を施す必要が生じる。例えば、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲するよう工程を行えばよい。
また直接被形成面に、結晶性半導体膜を形成してもよい。この場合、ＧｅＦ４、又はＦ２等のフッ素系ガスと、ＳｉＨ４、又はＳｉ２Ｈ６等のシラン系ガスとを用い、熱又はプラズマを利用して直接被形成面に、結晶性半導体膜を形成することができる。このように直接結晶性半導体膜を形成する場合であって、高温処理が必要となるときは、耐熱性の高い石英基板を用いるとよい。
このように半導体膜に加熱する工程により、剥離層へ加熱の影響があると考えられる。例えば、炉を用いた加熱処理を行う場合や、５３２ｎｍの波長を用いてレーザー照射を行う場合、剥離層までエネルギーが到達することがある。その結果、剥離層も同時に結晶化されることがある。このような剥離層の結晶化状態によっても、反応速度を改善したり、制御することができる。
一方、効率よく半導体膜を結晶化するため、剥離層へレーザーによるエネルギーを到達させないように、下地膜の構造を選択することもできる。例えば、下地膜の材料、膜厚、積層順を選択する。
以上に示したいずれかの手段により形成される半導体膜は、シリコンウェハから形成されるチップと比べて多くの水素を有する。具体的には、水素濃度が１×１０１９〜１×１０２２／ｃｍ３、好ましくは１×１０１９〜５×１０２０／ｃｍ３となるように形成することができる。この水素により、半導体膜中の欠陥を緩和する、所謂欠陥のターミネート効果を奏することができる。加えて水素により、ＩＤＦチップの柔軟性を高めることができる。
さらに、パターニングされた半導体膜がＩＤＦチップにおいて占める面積の割合を、１〜３０％とすることで、曲げ応力による薄膜トランジスタの破壊や剥がれを防止することができる。
このような半導体膜を有する薄膜トランジスタのサブスレッショルド係数（Ｓ値）は、０．３５Ｖ／秒以下、好ましくは０．２５〜０．０９Ｖ／秒となる。また当該薄膜トランジスタの移動度は、１０ｃｍ２Ｖ／秒以上となる。
このようなＴＦＴを用いて１９段リングオシレータを構成した場合において、電源電圧３〜５Ｖにおいて、その発振周波数は１ＭＨ以上、好ましくは１００ＭＨｚ以上の特性を有する。電源電圧３〜５Ｖにおいて、インバータ１段あたりの遅延時間は２６ｎｓ、好ましくは０．２６ｎｓ以下を有する。
以上の構造によりＴＦＴとしての機能を奏することは可能であるが、好ましくは第１の層間絶縁膜１２７、第２の層間絶縁膜１２９を形成するとよい。第１の層間絶縁膜からの水素により、半導体膜のダメージ、欠陥等を補修することができる。すなわち水素による欠陥のターミネーション効果を奏することができる。このような第１の層間絶縁膜としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。
また第２の層間絶縁膜により平坦性を高めることができる。このような第２の層間絶縁膜は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構造され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有するポリマー材料を出発原料として形成される。またポリシラザンは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を含む液体材料を出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。また、第２の層間絶縁膜として、これら絶縁膜の積層構造を用いてもよい。特に、有機材料を用いて第２の層間絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。また無機材料に、窒素を有する絶縁膜を用いると、Ｎａ等のアルカリイオンの侵入を防ぐことができ好ましい。
更に好ましくは、配線１３０を覆うように第４の絶縁膜１３１を設けるとよい。ＩＤＦチップが実装される物品は、手で触ることが多いため、Ｎａ等のアルカリイオンの拡散が懸念されるからである。第４の絶縁膜としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができるが、代表的には窒化酸化珪素（ＳｉＮｘＯｙ）を用いるとよい。その結果、薄膜トランジスタの上方に窒化酸化珪素が設けられる。
その後、ＩＤＦチップ１０４間に溝１０５を形成する。溝は、ダイシング、スクライビング又はマスクを利用したエッチング等によって行うことができる。ダイシングの場合には、ダイシング装置（ダイサー；dicer）を用いるブレードダイシング法が一般的である。ブレード（blade）とは、ダイヤモンド砥粒を埋め込んだ砥石で、その幅は約３０〜５０μｍであり、このブレードを高速回転させることにより、ＴＦＴ層を分離する。また、スクライビングの場合には、ダイヤモンドスクライビング法とレーザースクライビング法等がある。また、エッチングの場合には、露光、現像工程によりマスクパターンを形成し、ドライエッチング、ウェットエッチング等によりＴＦＴ層を分離することができる。ドライエッチングにおいては、大気圧プラズマ法を用いてもよい。このようにしてＩＤＦチップ間に、溝を形成する。
なお溝は必ずしも、各ＩＤＦチップ間に形成する必要はなく、複数のＩＤＦチップ間に形成してもよい。
次に図３に示すように、アンテナ用基板を張り合わせる。図３（Ａ）にはアンテナ用基板１１１を張り合わせた状態の上面図を、図３（Ｂ）にはａ−ｂにおける断面図を示す。
張り合わせる手段として、導電体１４０が分散している異方性導電体１４１がある。異方性導電体は、ＩＤＦチップの接続端子及びアンテナの接続端子が設けられた領域では、当該導電体が各接続端子の厚みにより圧着されるため、導通をとることができる。その他の領域では、当該導電体が十分な間隔を保っているため、導通することはない。異方性導電体の他に、超音波接着剤、紫外線硬化樹脂、又は両面テープ等を用いて張り合わせてもよい。
またアンテナ用基板１１１には、ＩＤＦチップに対応する位置にアンテナ１１２、及び開口部１１３が設けられている。図３（Ｂ）に示すように、開口部１１３は溝１０５に対応する位置に設けられている。アンテナ及び開口部の作製工程の詳細は後述する。
なお本実施例では、開口部が各アンテナ間に設けられる場合を説明したが、複数のアンテナ間に設けてもよい。また本実施例では、開口部は円形状となる場合を説明したが、これに限定されない。例えば、スリット状となるように開口部を形成してもよい。このように溝１０５、及び開口部１１３の形状や配置は、適宜設定することができる。
次に図４に示すように、エッチング剤としてハロゲン化物を含む気体又は液体を導入することにより剥離層を除去する。ここでは、図２４に示すような減圧ＣＶＤ装置８９を用い、ガス：ＣｌＦ３（三フッ化塩素）、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間：３ｈの条件で剥離層を除去するが、この条件に限定されるものではない。例えばエッチング剤としてＨＦを用いることもでき、この場合剥離層は酸化珪素を有するように形成する。
また図２４に示す減圧ＣＶＤ装置は、複数の絶縁基板１００を処理することができるようなベルジャー形状を有する。そして、ガス導入管よりＣｌＦ３ １１５が導入され、排気管９２より不要なガスが排気される。このとき、アンテナ用基板によりＩＤＦチップが一体化されているため、排気管へ吸い込まれる恐れがない。さらに当該装置の側面には加熱手段、例えばヒータ９１を設けてもよい。
図４（Ａ）にはハロゲン化物を含む気体又は液体を導入し、剥離層を除去している状態の上面図を、図４（Ｂ）にはａ−ｂにおける断面図を示す。代表的にはハロゲン化物としてフッ化ハロゲンを用い、当該フッ化ハロゲンを含む気体又は液体を用いる。
図４（Ｂ）には、ハロゲン化物を含む気体又は液体を開口部１１３及び溝１０５へ導入する状態を示している。このとき、加熱手段により処理温度を１００℃〜３００℃とすると反応速度を高めることができる。その結果、ＣｌＦ３ガスの使用量を少なくすることができ、処理時間を短縮することもできる。
このようなエッチング剤の導入により、剥離層であるＳＡＳを徐々に後退させて、絶縁基板を矢印に示すように除去することができる。
このとき、ＴＦＴの各層がエッチングされないようにエッチング剤、ガス流量、温度等を設定する。本実施例で用いるＣｌＦ３は、珪素を選択的にエッチングする特性があるため、剥離層であるＳＡＳを選択的に除去する。そのため剥離層には、ＳＡＳを代表とする珪素を主成分とする層を用い、下地膜に酸素、又は窒素を有する絶縁膜を用いる。これらの反応速度の差、つまり選択比が高いため、ＩＤＦチップを保護しつつ、剥離層を容易に除去することができる。本実施例では、ＴＦＴ層の上下に設けられた下地膜や保護膜等の酸化窒化珪素、側面に露出した層間絶縁膜、ゲート絶縁膜、配線等により、ＴＦＴ層がＣｌＦ３によりエッチングされることはない。
なお、ＣｌＦ３は、塩素を２００℃以上でフッ素と反応させることにより、Ｃｌ２（ｇ）＋３Ｆ２（ｇ）→２ＣｌＦ３（ｇ）の過程を経て生成することができる。またＣｌＦ３は、反応空間の温度によっては液体の場合もあり（沸点１１．７５℃）、その際にはハロゲン化物を含む液体としてウェットエッチングを採用することもできる。
その他のハロゲン化物を含む気体として、ＣｌＦ３等に窒素を混合したガスを用いてもよい。
また、剥離層をエッチングし、下地膜をエッチングしないようなエッチャントであれば、ＣｌＦ３に限定されるものでなく、またハロゲン化物に限定されるものでもない。例えば、ＣＦ４、ＳＦ６、ＮＦ３、Ｆ２等のフッ素を含む気体をプラズマ化して用いることもできる。その他のエッチング剤として、テトラエチルアンモニウムハイドロオキサイド（ＴＭＡＨ）のような強アルカリ溶液を用いてもよい。
さらに、ＣｌＦ３等のハロゲン化物を含む気体によって化学的に除去する場合、選択的にエッチングされる材料を剥離層として用い、エッチングされない材料を下地膜として用いるという条件に従うならば、剥離層及び下地膜の組合せは、上記材料に限定されるものではない。
このように絶縁基板が除去されても、アンテナ用基板によって各ＩＤＦチップは一体化された状態となる。その後、各ＩＤＦチップをダイシング、スクライビング、又はレーザカット法により切断し、ＩＤＦチップが完成する。そして、ＩＤＦチップを物品に実装すればよい。このときに使用する接着剤は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤又は両面テープ等を用いることができる。
以上の工程によりＩＤＦチップを完成することができるが、図５に示すように、フレキシブル基板を接着してもよい。図５（Ａ）にはフレキシブル基板１５０を接着剤１５１により接着した状態の上面図を、図５（Ｂ）にはａ−ｂにおける断面図を示す。
フレキシブル基板には、上述のようなプラスチックや、アクリル等の合成樹脂からなる基板を用いることができ、本実施例ではプラスチックからなる基板を用いる。
接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤又は両面テープ等を用いることができる。
このように絶縁基板１００からフレキシブル基板１５０へ移し替えることによって軽量化し、ＩＤＦチップの破壊強度を高めることができる。
その後図６に示すように、各ＩＤＦチップをダイシング、スクライビング、又はレーザカット法により切断し、フレキシブル基板上に形成されたＩＤＦチップが完成する。図６（Ａ）にはＩＤＦチップを切断した状態の上面図を、図６（Ｂ）にはａ−ｂにおける断面図を示す。
このように形成されたＩＤＦチップを、物品に実装すればよい。このときに使用する接着剤は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤又は両面テープ等を用いることができる。
このように完成する直前まで一体化されたＩＤＦチップは、ばらばらに分離する煩雑さを低減することができる。また物品への実装時まで一体化しておいてもよい。例えばＩＤＦチップを一方向のみ切断し、連なった状態で、ＩＤＦチップ取り付け用装置へ搭載し、物品への実装時に他方向の切断を行うことにより、ＩＤＦチップがばらばらに分離する煩雑さが低減し、簡便な実装を行うことができる。
また図示しないが、ＩＤＦチップを保護するために、樹脂や窒素を有する絶縁膜で覆ってもよく、特にＩＤＦチップの側面に充填するとよい。保護することにより、ＩＤＦチップの携帯性が向上する。このときの樹脂や窒素を有する絶縁膜は、ＩＤＦチップを実装する物品の材料であってもよい。
本実施例では異方性導電体により、ＩＤＦチップの接続端子がアンテナ側を向いている、所謂フェイスダウンで実装する場合を説明したが、アンテナと反対側を向いている、所謂フェイスアップで実装してもよい。このとき接続する手段にワイヤボンディング法を用いることができる。
以上、絶縁基板１００上に薄膜トランジスタを形成後、絶縁基板１００を剥離し、好ましくはさらにフレキシブル基板へ移し替える形態を説明したが、剥離するタイミング又は回数は、本実施例に限定されない。また移し替える先は、フレキシブル基板に限定されず、実装する物品（実装物品）であってもよい。また移し替える回数によりＩＤＦチップが、フェイスアップ状態となるか、又はフェイスダウン状態となるかを決めることができる。
次いで図７を用いて、アンテナの作製工程について説明する。図７では、アンテナ用基板へ矩形状に巻かれたアンテナを形成する場合を説明するが、アンテナの形状はこれに限定されない。例えば、円状、又は線状のアンテナであってもよい。
アンテナ用基板はバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の合成樹脂からなる基板を用いることができる。アンテナ用基板の厚みは薄い方が好ましいため、フィルム状の基板が好ましい。
図７（Ａ）に示すように、アンテナ用基板１１１にノズル１６０を用いた液滴吐出法によりアンテナ１１２を形成する。また液滴吐出法以外に、スパッタリング法、印刷法、メッキ法、フォトリソグラフィー法及びメタルマスクを用いた蒸着法のいずれか、又はそれらを組み合わせた方法により形成することができる。例えば、スパッタリング法、液滴吐出法、印刷法、フォトリソグラフィー法及び蒸着法のいずれかにより第１のアンテナを形成し、メッキ法により第１のアンテナを覆うように第２のアンテナを形成する、積層型アンテナを形成することもできる。液滴吐出法、又は印刷法によりアンテナを形成する場合、導電膜をパターニングする必要がないため、作製工程を低減することができ好ましい。
またアンテナには、接続端子１３５を形成するとよい。当該接続端子により、簡便に薄膜集積回路と接続することができる。接続端子は、ノズルから吐出される液滴を多くしたり、ノズルを留めることにより形成することができる。なお接続端子は、必ずしも設ける必要はなく、さらに本実施例の形状及び配置に限定されるものではない。
アンテナ材料には、Ａｇ（銀）、Ａｌ（アルミニウム）、Ａｕ（金）、Ｃｕ（銅）、Ｐｔ（白金）等の導電材料を用いることができる。比較的抵抗の高いＡｌやＡｕを用いる場合、配線抵抗が懸念される。しかし、アンテナを厚くしたり、アンテナ形成面積が広い場合には、アンテナの幅を広くすることで配線抵抗を低減することができる。また積層型アンテナとし、抵抗の低い材料で覆ってもよい。Ｃｕのように拡散が懸念される導電材料は、アンテナの被形成面及び／又はＣｕの周囲を覆うように絶縁膜を形成するとよい。
本実施例では、溶媒としてテトラデカンに混入されたＡｇをノズル１６０より滴下して、アンテナを形成する。このときＡｇの密着性を高めるため、アンテナ用基板上に酸化チタン（ＴｉＯｘ）からなる下地膜を形成してもよい。
更に好ましくは、形成されたアンテナに圧力を加え、平坦性を向上させるとよい。その結果、アンテナを薄膜化することができる。加圧手段に加えて、加熱手段を有してもよく、加圧処理と加熱処理とを同時に行うことができる。特に液滴吐出法を用いる場合であって、溶媒を除去するために加熱処理をする必要があるときは、当該加熱処理と兼ねるとよい。
またアンテナ用基板に溝を形成し、当該溝にアンテナを形成してもよい。溝にアンテナを形成することができるため、アンテナ用基板及びアンテナの薄膜化を達成することができる。
またアンテナは、アンテナ用基板の両面に形成することもできる。その場合、アンテナ用基板の他方の面に、上記と同様な方法によりアンテナを形成すればよい。その結果、アンテナ長を延ばすことができるため、通信距離を広げることができる。
また接続端子の配置によっては、アンテナの一部をアンテナ用基板の他方の面に形成してもよい。例えば図１に示すようにアンテナを巻くように形成すると、接続端子の配置によって、アンテナを乗り越える必要性がでてくる。このときアンテナ同士がショートしないよう絶縁物を介す必要があるが、当該絶縁物としてアンテナ用基板を用いることができる。
次いで、図７（Ｂ）に示すように、アンテナ用基板に開口部１１３を形成する。開口部は、物理的、又は化学的に形成することができる。物理的に形成する場合、レーザーを用いることができる。また開口部を容易に形成するため、熱を加えてもよく、例えば熱い針状のものを用いて形成することもできる。化学的に形成する場合、例えばドライエッチング、又はウェットエッチングといったエッチング法を用いることができる。
また穴の形状、円状に限定されず、矩形状、スリット状等でもよい。
本実施例では、ＩＤＦチップとアンテナとを張り合わせる場合について説明したが、ＩＤＦチップ上にアンテナを直接形成してもよい。例えば、配線１３０と同一層にアンテナを形成することができる。
本実施例では、非接触型ＩＤＦチップについて説明したが、接触型ＩＤＦチップ、及びハイブリッド型ＩＤＦチップのいずれでもよい。
以上、本実施例では、わかりやすくするためＩＤＦチップやアンテナ用基板を厚く記載したが、実際は非常に薄い形状となっている。
（実施例２）
本実施例では、実施の形態２に示した形態の具体的な方法について説明する。
図９（Ａ）には絶縁基板１００に１２個のＩＤＦチップを形成する場合の上面図を、図９（Ｂ）にはｅ−ｆにおける断面図を、図９（Ｃ）には接続領域１０６を横切るｇ−ｈにおける断面図を示す。なお本実施例では、実施例１と同様に剥離層にＳＡＳを用いる。
図９（Ｂ）に示すように、実施例１と同様に、絶縁基板１００上に剥離層１０２を介して、絶縁膜、所望の形状にパターニングされた半導体膜１２４、ゲート絶縁膜１２５を介して設けられたゲート電極１２６を有する薄膜トランジスタ１２８ｎ、１２８ｐが設けられている。また半導体膜が有する不純物領域と接続するように配線１３０が設けられている。
絶縁膜は、積層構造を有してもよく、実施例１と同様に、第１の絶縁膜１２１、第２の絶縁膜１２２、第３の絶縁膜１２３を有する。
実施例１と同様に半導体膜は、シリコンウェハから形成されるチップと異なり、水素を１×１０１９〜１×１０２２／ｃｍ３、好ましくは１×１０１９〜５×１０２０／ｃｍ３有するように形成することができる。水素により、半導体膜中の欠陥を緩和する、所謂欠陥のターミネート効果を奏することができる。加えて水素により、ＩＤＦチップの柔軟性を高めることができる。
さらに、パターニングされた半導体膜がＩＤＦチップにおいて占める面積の割合を、１〜３０％とすることで、曲げ応力による薄膜トランジスタの破壊や剥がれを防止することができる。
また実施例１と同様に、第１の層間絶縁膜１２７、第２の層間絶縁膜１２９を有するとよい。また更に好ましくは、配線１３０を覆うように第４の絶縁膜１３１を設けるとよい。
その後、本実施例では接続領域１０６を残すように、選択的に溝１０５を形成する。実施例１と同様に、溝は、ダイシング、スクライビング又はマスクを利用したエッチング等によって行うことができる。図９（Ｃ）に示すように接続領域１０６を残すように、選択的に溝１０５を形成する場合、露光、現像工程によりマスクパターンを形成し、ドライエッチング、ウェットエッチング等により溝を形成するとよい。なおドライエッチングにおいては、大気圧プラズマ法を用いてもよい。
またドライエッチング、又はウェットエッチング等により溝を形成する場合、接続領域の配置や形状により、溝のエッチング時間等の条件を調整することができる。エッチングを短時間とすることにより、その他の膜への影響が少なくなる。
このようにしてＩＤＦチップ間に形成される溝は、必ずしも各ＩＤＦチップ間に形成する必要はなく、複数のＩＤＦチップ間に形成してもよい。
次に図１０に示すように、エッチング剤を導入することにより剥離層を除去する。図１０（Ａ）にはハロゲン化物を含む気体又は液体を導入し、剥離層を除去している状態の上面図を、図１０（Ｂ）にはｅ−ｆにおける断面図を、図１０（Ｃ）には接続領域１０６を横切るｇ−ｈにおける断面図を示す。代表的にはハロゲン化物としてフッ化ハロゲンを用い、当該フッ化ハロゲンを含む気体又は液体を用いることができる。
図１０（Ｂ）に示すように、ハロゲン化物を含む気体又は液体を溝１０５へ導入する。本実施例では、実施例１と同様に、ハロゲン化物としてＣｌＦ３（三フッ化塩素）を使用する。
このとき、処理温度を１００℃〜３００℃とすると反応速度を高めることができる。その結果、ＣｌＦ３ガスの使用量を少なくすることができ、また処理時間を短縮することができる。
このようなエッチング剤の導入により、剥離層であるＳＡＳを徐々に後退させて、絶縁基板を矢印に示すように除去することができる。
このとき、ＴＦＴの各層がエッチングされないようにエッチング剤、ガス流量、温度等を設定する。本実施例で用いたＣｌＦ３は剥離層であるＳＡＳを選択的に除去するため、上下に設けられた下地膜や保護膜等の酸化窒化珪素等、側面に露出した層間絶縁膜、ゲート絶縁膜、配線等により、ＴＦＴの各層がエッチングされることはない。
その後絶縁基板が除去されても、接続領域によって各ＩＤＦチップは一体化された状態となっているため、ＩＤＦチップがばらばらに分離してしまうことはない。
その後、各ＩＤＦチップをダイシング、スクライビング、又はレーザカット法により切断する。そして、ＩＤＦチップを物品に実装すればよい。
以上の工程によりＩＤＦチップを完成することができるが、図１１に示すように、フレキシブル基板を接着してもよい。図１１（Ａ）にはフレキシブル基板１５０を接着剤１５１により接着した状態の上面図を、図１１（Ｂ）にはｅ−ｆにおける断面図を、図１１（Ｃ）には接続領域１０６を横切るｇ−ｈにおける断面図を示す。
フレキシブル基板には、上述のようなプラスチックや、アクリル等の合成樹脂からなる基板を用いることができるが、本実施例ではプラスチックからなる基板を用いる。
接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤又は両面テープ等を用いることができる。
絶縁基板１００からフレキシブル基板１５０へ移し替えることによって軽量化し、ＩＤＦチップの破壊強度を高めることができる。
次に図１２に示すように、アンテナ用基板を張り合わせる。図１２（Ａ）にはアンテナ用基板１１１を張り合わせた状態の上面図を、図１２（Ｂ）にはｅ−ｆにおける断面図を、図１２（Ｃ）には接続領域１０６を横切るｇ−ｈにおける断面図を示す。
アンテナ用基板１１１には、実施例１と同様にＩＤＦチップに対応する位置にアンテナ１１２が設けられている。アンテナの作製工程の詳細は、実施例１を参照すればよい。本実施例において、絶縁基板は剥離されているため、アンテナ用基板へ開口部を形成しなくともよい。
このとき、ＩＤＦチップ１０４と、アンテナ１１２とは、異方性導電体１４１により張り合わされている。異方性導電体の他に、超音波接着剤、紫外線硬化樹脂、又は両面テープ等を用いて張り合わせてもよい。
その後図１３に示すように、各ＩＤＦチップをダイシング、スクライビング、又はレーザカット法により切断し、フレキシブル基板上に形成されたＩＤＦチップが完成する。図１３（Ａ）にはＩＤＦチップを切断した状態の上面図を、図１３（Ｂ）にはｅ−ｆにおける断面図を、図１３（Ｃ）には接続領域１０６を横切るｇ−ｈにおける断面図を示す。
このように形成されたＩＤＦチップを、物品に実装すればよい。このときに使用する接着剤は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤又は両面テープ等を用いることができる。
また図示しないが、ＩＤＦチップを保護するために、樹脂や窒素を有する絶縁膜で覆ってもよく、特にＩＤＦチップの側面を覆うとよい。このときの樹脂や窒素を有する絶縁膜は、ＩＤＦチップを実装する物品の材料であってもよい。
本実施例では異方性導電体により、ＩＤＦチップの接続端子がアンテナ側を向いている、所謂フェイスダウンで実装する場合を説明したが、実施例１と同様にアンテナと反対側を向いている、所謂フェイスアップで実装してもよい。
以上、絶縁基板１００上に薄膜トランジスタを形成後、絶縁基板１００を剥離し、好ましくはさらにフレキシブル基板へ移し替える形態を説明したが、剥離するタイミング又は回数は、本実施例に限定されない。また移し替える先は、フレキシブル基板ではなく、実装する物品（実装物品）であってもよい。また移し替える回数によりＩＤＦチップが、フェイスアップ状態となるか、又はフェイスダウン状態となるかを決めることができる。
本実施例では、ＩＤＦチップとアンテナとを張り合わせる場合について説明したが、ＩＤＦチップ上にアンテナを直接形成してもよく、例えば、配線１３０と同一層にアンテナを形成することができる。
本実施例では、非接触型ＩＤＦチップについて説明したが、実施例１と同様に、接触型ＩＤＦチップ、及びハイブリッド型ＩＤＦチップのいずれでもよい。
以上、本実施例では、わかりやすくするためＩＤＦチップやアンテナ用基板を厚く記載したが、実際は非常に薄い形状となっている。
（実施例３）
本実施例では、上記実施例とは異なる形状を有する薄膜トランジスタを用いる場合について説明する。
図２５（Ａ）に示すように、上記実施例と同様に、ゲート電極まで形成する。なお本実施例では、ゲート電極をＴａＮ（窒化タンタル）１２６ａとＷ（タングステン）１２６ｂの積層構造とする。その他のゲート電極として、シリコンを用いることができる。その後、ゲート電極を覆うように層間絶縁膜１２７を形成する。本実施例では、膜厚１００ｎｍのＳｉＯ２膜をプラズマＣＶＤ法によって形成する。
次いで、全面をレジスト４４で覆い、エッチバック法により、レジスト４４、層間絶縁膜１２７、ゲート絶縁膜１２５をエッチング除去する。その結果、図２５（Ｂ）に示すように、サイドウォール（側壁）７６を自己整合的（セルフアライン）に形成することができる。エッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いる。
なお、層間絶縁膜１２７形成時に基板の裏面にも絶縁膜が形成された場合には、レジスト４４をマスクとして、裏面の絶縁膜をエッチング除去する（裏面処理）とよい。
なお、サイドウォール７６の形成方法は上記に限定されるものではない。例えば、図２６に示した方法を用いることができる。図２６（Ａ）は、層間絶縁膜１２７を二層又はそれ以上の積層構造とした例を示している。層間絶縁膜１２７としては、例えば、膜厚１００ｎｍのＳｉＯＮ（酸化窒化珪素）膜と、膜厚２００ｎｍのＬＴＯ膜（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ、低温酸化膜）の２層構造とする。本実施例では、ＳｉＯＮ膜は、プラズマＣＶＤ法で形成し、ＬＴＯ膜としは、ＳｉＯ２膜を減圧ＣＶＤ法で形成する。その後、レジスト４４をマスクとしてエッチバックを行うことにより、Ｌ字状と円弧状からなるサイドウォール７６を形成することができる。
また、図２６（Ｂ）は、エッチバック時に、ゲート絶縁膜１２５を残すようにエッチングを行った例を示している。この場合の層間絶縁膜１２７は、単層構造でも積層構造でも良い。
上記サイドウォールは、後に高濃度のｎ型不純物をドーピングし、サイドウォール７６の下部に低濃度不純物領域又はノンドープのオフセット領域を形成する際のマスクとして機能するものであるが、上述したサイドウォールのいずれの形成方法においても、形成すべき低濃度不純物領域又はオフセット領域の幅に応じて、エッチバックの条件を設定することができる。
次に、図２５（Ｃ）に示すように、ｐ型ＴＦＴ領域を覆うレジスト７７を新たに形成し、ゲート電極１２６及びサイドウォール７６をマスクとして、ｎ型を付与する不純物元素７８（代表的にはＰ又はＡｓ）を高濃度にドープする。このドーピング工程の条件は、ドーズ量：１×１０１３〜５×１０１５／ｃｍ２、加速電圧：６０〜１００ｋｅＶとして行う。このドーピング工程によって、ゲート絶縁膜１２５を介してドーピング（スルードープ）がなされ、一対のｎ型の高濃度不純物領域７９が形成される。このときサイドウォール下方にはオフセット領域６５が形成される。
なお、レジスト７７をアッシング等により除去した後、不純物領域の熱活性化を行ってもよい。例えば、５０ｎｍのＳｉＯＮ膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行えばよい。また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行うことにより、結晶性半導体膜の欠陥を改善することができる。これは、例えば、結晶性半導体膜中に存在するダングリングボンドを終端させるものであり、水素化処理工程と呼ばれる。さらに、この後、ＴＦＴを保護するキャップ絶縁膜として、膜厚６００ｎｍのＳｉＯＮ膜を形成してもよい。なお、水素化処理工程は、該ＳｉＯＮ膜形成後に行ってもよい。この場合、ＳｉＮｘ＼ＳｉＯＮ膜は連続成膜することができる。このように、ＴＦＴ上には、ＳｉＯＮ＼ＳｉＮｘ＼ＳｉＯＮの３層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。また、これらの絶縁膜は、ＴＦＴを保護する機能をも有しているため、形成する方が望ましい。
次に、図２５（Ｄ）に示すように、ＴＦＴ上に、層間絶縁膜１２９を形成する。層間絶縁膜の材料や作製方法は、上記実施例を参照することができる。
さらに、層間絶縁膜１２９を積層構造としてもよい。すなわち、層間絶縁膜上に、絶縁膜５４を積層しても良い。絶縁膜５４としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。形成方法としては、プラズマＣＶＤ法や、スパッタリング法を用いることができる。
なお、層間絶縁膜と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、ＴＦＴ層に膜剥がれが生じたり、割れが生じるのを防ぐために、層間絶縁膜中にフィラーを混入させてもよい。フィラーにより、熱膨張を制御することができる。
次に、レジストを形成した後、エッチングによりコンタクトホールを開孔し、ＴＦＴ同士を接続する配線１３０及び外部アンテナと接続するための接続配線２１を形成する。コンタクトホール開孔時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いるが、これに限定されるものではない。また、配線１３０と接続配線２１は同一材料を用いて同時に形成しても良いし、別々に形成しても良い。ここでは、ＴＦＴと接続される配線１３０は、Ｔｉ＼ＴｉＮ＼Ａｌ−Ｓｉ＼Ｔｉ＼ＴｉＮの５層構造とし、スパッタリング法によって形成した後、パターニングにより形成する。
なお、Ａｌ層において、Ｓｉを混入させることにより、配線パターニング時のレジストベークにおけるヒロックの発生を防止することができる。また、Ｓｉの代わりに、０．５％程度のＣｕを混入させてもよい。また、ＴｉやＴｉＮでＡｌ−Ｓｉ層を挟み込むことにより、耐ヒロック性がさらに向上する。なお、パターニング時には、ＳｉＯＮ等の無機材料からなるマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極に用いられる材料を採用してもよい。このとき、配線上に保護膜８０を設けてもよく、接続領域には開口部を形成する。
以上の工程を経て、ＴＦＴを有するＩＤＦチップが完成する。なお、本実施例では、トップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。
また、図２５（Ｄ）に示すように、ＩＤＦチップにおいて、半導体層から下地膜の下部までの距離（ｔunder）と、半導体層から層間絶縁膜の上部まで距離（ｔover）は、等しく又は概略等しくなるように下地膜、層間絶縁膜の厚さを調整するのが望ましい。このようにして、半導体層をＩＤＦチップの中央に配置せしめることで、半導体層への応力を緩和することができ、クラックの発生を防止することができるからである。
その後、上記実施例と同様に、溝を形成して絶縁基板剥離したり、アンテナを形成することができる。
本実施例に示すサイドウォールを有する薄膜トランジスタは、上記実施の形態、及び上記実施例と自由に組み合わせることができる。
（実施例４）
本実施例では、実施例１及び２に示した形態とは異なる薄膜集積回路の作製方法について説明する。
図１４（Ａ）に示すように、実施の形態２、又は実施例２に基づき形成された、接続領域１０６により一体化された状態のＩＤＦチップを用意する。ＩＤＦチップは、配線１３０と同一材料から形成されたバンプ２０１が設けられている。
また配線２０３が形成された第２の基板２０２を用意する。第２の基板は、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等が挙げられる。またその他の絶縁表面を有する基板としては、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の合成樹脂からなる基板がある。
図１４（Ｂ）に示すように、一体化されたＩＤＦチップを、接着剤２０４を用いて、配線２０３が形成された第２の基板２０２に張り合わせる。このとき、配線２０３と、バンプ２０１とが接続するように張り合わせる。接着剤２０４として、異方性導電体を用いることができる。異方性導電体の他に、超音波接着剤、紫外線硬化樹脂、又は両面テープ等を用いて張り合わせてもよい。
図１４（Ｃ）に示すように、各ＩＤＦチップをダイシング、スクライビング、又はレーザカット法により切断する。
その後、図１４（Ｄ）に示すように、アンテナ用端子２０５を形成する。アンテナ用端子は、液滴吐出法、スパッタリング法、又はＣＶＤ法等により形成することができる。
そして図１４（Ｅ）に示すように、アンテナ１１２が形成されたアンテナ用基板１１１に張り合わせる。アンテナ又はアンテナ用基板の材料や作製方法は、上記実施の形態、又は実施例を参照することができる。またアンテナ用基板は、ＩＤＦチップを実装する物品の材料であってもよい。
このようにＩＤＦチップは、多様なアンテナの実装形態をとることができる。すなわちＩＤＦチップは、一体化された状態で作製工程を経ることを特徴としており、アンテナの実装形態や実装方法は限定されない。
本実施例では、非接触型ＩＤＦチップについて説明したが、実施例１、２と同様に、接触型ＩＤＦチップ、及びハイブリッド型ＩＤＦチップのいずれでもよい。
以上、本実施例では、わかりやすくするためＩＤＦチップやアンテナ用基板を厚く記載したが、実際は非常に薄い形状となっている。
（実施例５）
本実施例では、ＩＤＦチップの多様な形態について説明する。
図２２（Ａ）に示すように、ＩＤＦチップ１０４と、アンテナ用基板１１１に形成されたアンテナ１１２とを接続端子、例えばバンプ１０９を介し、導電体１４０を有する異方性導電体１４１により接続する。異方性導電体の他に、超音波接着剤、紫外線硬化樹脂、又は両面テープ等を用いてもよい。
図２２（Ｂ）に示すように、ＩＤＦチップは接着剤１５１により、フレキシブル基板１５０へ張り合わされている。接着剤として、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤又は両面テープ等を用いることができる。
またアンテナ用基板を複数設けてもよく、例えば図２２（Ｃ）に示すように、アンテナ１１２が形成されたアンテナ用基板を、ＩＤＦチップに対して両側へ設ける。その結果アンテナ長を長くすることができるため、通信距離を広げることができる。このとき、一方側のアンテナと、他方側のアンテナとを接続するため、導電膜２５０を形成する。例えば、アンテナ用基板間へ、液滴吐出法を用いて導電体を有する液滴を選択的に吐出する。その後、導電膜２５０を保護するため、絶縁膜２５１を形成するとよい。
また一方側のアンテナと、他方側のアンテナとの接続構造は、本実施例に限定されない。例えば、一方側のアンテナと、他方側のアンテナとを、それぞれバンプ１０９を介してＩＤＦチップへ接続してもよい。
以上のようにして、アンテナが実装されたＩＤＦチップを完成させることができる。
なお本発明のＩＤＦチップは、本実施例で示したＩＤＦチップの形態に限定されるものではない。例えば、アンテナを薄膜トランジスタが有する導電膜と同一層に形成したり、アンテナ用基板を用いず、ＩＤＦチップ上にアンテナを形成する形態もある。
（実施例６）
本実施例では、ＩＤＦチップが実装される物品の形態について説明する。なおＩＤＦチップを実装する位置や形状、更に実装するＩＤＦチップの数は本実施の形態に限定されるものではない。
図１５には、飲食品のラベルにＩＤＦチップを張り合わせ、当該飲食品の容器、例えばビール瓶１８１へＩＤＦチップを実装する場合を示す。
図１５（Ａ）に示すように、アンテナ１１２が形成されたＩＤＦチップ１０４を、両面テープ等によりラベル１８０へ張り合わせる。また、ラベル自身が接着性を備えている場合、そのままＩＤＦチップを張り合わせてもよい。
このような商品は、図１５（Ｂ）に示すように、ベルトコンベア１８３等に乗せされて、リーダ・ライター装置１８２の近傍を通過することで、情報を入力、又は読出することができる。またＩＤＦチップに形成されるメモリの種類によっては、既存の情報を書き換えることができる。
さらにアンテナが形成されたＩＤＦチップは、非接触で情報を入力、又は読出を行うことができるため、段ボール等に商品が梱包された状態で、リーダ・ライター装置により情報管理することができる。
このようにＩＤＦチップを実装した物品により、物流時の人件費を大幅に削減することができる。また人為的なミスを削減することもできる。
以上のように商品に実装されたＩＤＦチップの情報は、生産又は製造に関する場所、者、日付等の基本事項から、アレルギー情報、主成分、宣伝等、多岐にわたる。また、バーコード、又は磁気テープ等の情報蓄積手段を用いて、情報量を増やしたり、セキュリティを向上させてもよい。例えば、バーコードと併用する場合、書き換え不要な情報、例えば上記基本情報を入力し、ＩＤＦチップには書き換え可能な情報を入力するとう、目的に応じて使い分けるとよい。
ＩＤＦチップが有するメモリに、データの書き換えができないＲＯＭなどを形成しておけば、紙幣、小切手等の有価証券、戸籍謄本、住民票、名刺、トラベラーズチェック、パスポート等の証書などの偽造を防止することができる。
盗難防止の例として、バッグ６０１にＩＤＦチップ６０２を実装する場合を説明する。図２７に示すように、例えば、バッグの底又は側面の一部等にＩＤＦチップを実装することができる。ＩＤＦチップは非常に薄型で小さいため、バッグのデザイン性を低下させずに実装することができる。加えてＩＤＦチップは透光性を有し、盗難者はＩＤＦチップが実装されているかを判断しにくい。そのため、盗難者によってＩＤＦチップが取り外される恐れがない。
このようなＩＤＦチップ実装バッグが盗難された場合、例えばＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）を用いてバッグの現在位置に関する情報を得ることができる。なおＧＰＳとは、ＧＰＳ用の衛星から送られる信号をとらえてその時間差を求め、これをもとに測位するシステムである。
また盗難された物品以外にも忘れ物や落とし物を、ＧＰＳを用いて現在位置に関する情報を得ることができる。
またバッグ以外にも、自動車、自転車等の乗物、時計やアクセサリーにＩＤＦチップを実装することができる。
図１６（Ａ）には、ＩＤＦチップを実装した紙幣３０１を示す。図１６（Ａ）では、ＩＤＦチップ３０２が紙幣の内部に取り付けられているが、表面に形成してもよい。ＩＤＦチップは透光性を有するため、表面に形成しても印字等を妨げないからである。
また紙幣以外の有価証券であってもよく、例えば硬貨にＩＤＦチップを実装してもよい。このように紙幣や硬貨にＩＤＦチップを実装することにより、偽造防止に役立つと共に、自動販売機等における紙幣又は硬貨の認識度を高めることができる。
図１６（Ｂ）には、ＩＤＦチップを実装した小切手３１１を示す。図１６（Ｂ）では、ＩＤＦチップ３１２を小切手の表面に設けている。ＩＤＦチップは透光性を有するため、小切手の表面に設けても構わない。もちろん小切手の内部にＩＤＦチップを取り付けてもよい。
図１６（Ｃ）には、ＩＤＦチップを実装した株券３２１を示す。図１６（Ｃ）では、ＩＤＦチップ３２２が株券の内部に取り付けられているが、表面に形成してもよい。またＩＤＦチップの大きさや形（合わせて形状）、及び実装する位置は限定されるものではないが、情報量が多い場合はＩＤＦチップの形状は大きくなる。このような場合であっても、ＩＤＦチップは透光性を有するため、どこに実装しても印字を妨げずにすむ、
またＩＤＦチップを含有するインクを用いて紙幣、小切手、又は株券等を印刷してもよい。またさらに、紙幣、小切手、又は株券等の材料と薬品とを混ぜ合わせるときに、ＩＤＦチップをばらまいて複数のＩＤＦチップを実装した紙幣、小切手、又は株券等としてもよい。ＩＤＦチップは低コストで製造できるため、複数のＩＤＦチップを実装しても紙幣、小切手、又は株券等の製造コストに影響を及ぼすことが少なくてすむ。
以上のように、ＩＤＦチップは非常に薄い薄膜集積回路を用いて形成するため、非常に薄い紙状の物品にＩＤＦチップを実装することができる。そのため、物品のデザイン性を損ねることがない。またＩＤＦチップは透光性を有するため、物品の表面に実装しても構わない。
図１７（Ａ）には、ＩＤＦチップを実装した本３３１を示す。ＩＤＦチップ３３２は、本の表紙の表面又は内部に設けることができる。また本のその他のページにＩＤＦチップを実装してもよい。
図１７（Ｂ）には、ＩＤＦチップを実装したＤＶＤ３４１を示す。ＩＤＦチップ３４２は、ＤＶＤパッケージの表面又は内部に設けることができる。ＤＶＤの代わりに、ＣＤ、ビデオ等の商品にＩＤＦチップを実装してもよいことは言うまでもない。
このようなレンタル事業が盛んに行われている物品にＩＤＦチップを実装することにより、簡便、且つ短時間で貸し出し及び返却処理を行うことができる。またＩＤＦチップには、商品の内容、宣伝、出演者、等の情報をデータとして書き込むことができる。
またＩＤＦチップは、取り付ける対象物の形状に合わせて、その形状をある程度変化させることができる。よって本実施例で示した用途に限定されず、他の様々な用途に用いることができる。
また個人所有物に、ＩＤＦチップを実装することにより、紛失時又は盗難時における所有物の所在を確認することができる。
また所有物を包む包装紙にＩＤＦチップを取り付けてもよい。さらにＩＤＦチップには、音声データとしてメッセージを書き込むことができる。この場合、リーダにより情報を読み取り、再生機器によりメッセージを聞くことができる。またリーダ装置により読み取り、ネットワークを通じて、多様な情報を提供することができる。
安全管理を行うため、食料品等の商品へＩＤＦチップを実装する場合を説明する。
図２８には、ＩＤＦチップ６１２を実装したラベル６１３と、当該ラベルが貼られた肉のパック６１１を示す。ＩＤＦチップはラベルの表面に実装していてもよいし、ラベル内部に実装してもよい。また野菜等の生鮮食品の場合、生鮮食品を覆うラップにＩＤＦチップを実装してもよい。
ＩＤＦチップには、商品の生産地、生産者、加工年月日、賞味期限等の商品に関する基本事項、更には商品を用いた調理例等の応用事項を記録することができる。このような基本事項は、書き換える必要がないためＭＲＯＭ等の書き換え不能なメモリを用いて記録するとよい。またこのような応用事項は、ＥＥＲＯＭ等の書き換え、消去可能なメモリを用いて記録するとよい。
また食料品の安全管理を行うためには、加工前の動植物の状態を知り得ることが重要である。そのため、動植物内にＩＤＦチップを埋め込み、リーダ装置によって動植物に関する情報を取得するとよい。動植物に関する情報とは、飼育地、飼料、飼育者、伝染病の感染の有無等である。
またＩＤＦチップに、商品の値段が記録されていれば、従来のバーコードを用いる方式よりも、簡便、短時間に商品の精算を行うことが可能となる。すなわち、ＩＤＦチップが実装された複数の商品を一挙に精算することができる。但し、このように複数のＩＤＦチップを読み取る場合、アンチコリジョン機能をリーダ装置に搭載する必要がある。
さらにＩＤＦチップの通信距離によっては、レジスターと商品との距離が遠くても、商品の精算を可能とすることができる。またＩＤＦチップは万引き防止にも役立つ。
さらにＩＤＦチップは、バーコード、磁気テープ等のその他の情報媒体と併用することもできる。例えば、ＩＤＦチップには書き換え不要な基本事項を記録し、バーコードには更新すべき情報、例えば値引き価格や特価情報を記録するとよい。バーコードはＩＤＦチップと異なり、情報の修正を簡便に行うことができるからである。
このようにＩＤＦチップを実装することにより、消費者へ提供できる情報を増大させることができるため、消費者は安心して商品を購入することができる。
また製造管理を行うため、ＩＤＦチップを実装した製造品と、当該ＩＤＦチップの情報に基づき制御される製造装置（製造ロボット）について説明する。
現在、オリジナル商品を生産する場面が多くみられ、このような場合、生産ラインでは当該商品のオリジナル情報に基づくように生産する。例えば、ドアの塗装色を自由に選択することができる自動車の生産ラインにおいては、自動車の一部にＩＤＦチップを実装し、当該ＩＤＦチップからの情報に基づき、塗装装置を制御する。そしてオリジナルな自動車を生産することができる。ＩＤＦチップを実装する結果、事前に生産ラインに投入される自動車の順序や同色を有する数を調整する必要がない。強いては、自動車の順序や数それに合わせるように塗装装置を制御するプログラムを設定しなくてすむ。すなわち製造装置は、自動車に実装されたＩＤＦチップの情報に基づき、個別に動作することができる。
このようにＩＤＦチップは様々な場所で使用することができる。そしてＩＤＦチップに記録された情報により、製造に関する固有情報を得ることができ、当該情報に基づき製造装置を制御することができる。
次に、ＩＤＦチップ６２２を実装したカード６２１を、電子マネーとして利用する形態について説明する。図２９に、カード６２１を用いて、決済を行なっている様子を示す。レジスター６２３、リーダ／ライタ装置６２４を備えている。ＩＤＦチップ６２２には、カード６２１に入金されている金額の情報が保持されており、リーダ／ライタ装置６２４は該金額の情報を非接触で読み取り、レジスター６２３に送信することができる。レジスター６２３では、カード６２１に入金されている金額が、決済する金額以上であることを確認し、決済を行なう。そしてリーダ／ライタ装置６２４に決済後の残額の情報を送信する。リーダ／ライタ装置６２４は該残額の情報を、カード６２１のＩＤＦチップ６２２に書き込むことができる。
なおリーダ／ライタ装置６２４に、暗証番号などを入力することができるキー６２５を付加し、第三者によってカード６２１を用いた決済が無断で行なわれるのを制限できるようにしてもよい。
なおＩＤＦチップは、実装する物品（実装物品）に対して中心部に配置し、ＩＤＦチップの周囲は物品の基材で覆われるように形成するとよい。その結果、ＩＤＦチップの機械的強度を高めることができる。具体的には、ＩＤＦチップを挟み込む位置（ＩＤＦチップの中心、つまり実装位置）：Ｘは、実装物品の厚みをＤとすると、（１／２）・Ｄ−３０μｍ＜Ｘ＜（１／２）・Ｄ＋３０μｍを満たすように配置するとするとよい。
アンテナが別途形成されている場合であっても、ＩＤＦチップは上記位置を満たすと好ましい。
さらに上述したように、ＩＤＦチップにおいて、半導体層から下地膜の下部までの距離（ｔunder）と、半導体層から層間絶縁膜の上部まで距離（ｔover）は、等しく又は概略等しくなるように下地膜、層間絶縁膜の厚さを調整するのが望ましい。このように、物品の中央部へＩＤＦチップを設け、さらにＩＤＦチップの中央部へ半導体膜を設けることにより、半導体層への応力を緩和することができ、クラックの発生を防止することができる。
またＩＤＦチップとアンテナとを別途、物品へ実装してもよい。ＩＤＦチップとアンテナとの実装面を異ならせると、実装面積の制約がなくなり、設計の自由度が増す。この場合のアンテナは、物品に直接形成することもできる。その後、アンテナの接続端子と、ＩＤＦチップの接続端子とを接続する。このとき、異方性導電体を用いて接続することができる。
（実施例７）
ＩＤＦチップは、シリコンウェハにより形成されたチップと比較して、ある程度の面積を有する場合が想定され、さらにフレキシブル性が高いため、曲げた状態での破壊を考慮する必要がある。そこで本実施の形態では、ＩＤＦチップを実装する紙幣を曲げた状態について説明する。
図１９（Ａ）には、ＩＤＦチップ実装物品である紙幣３０１が矢印方向２８０に曲がった状態を示している。一般的に、薄膜物品は、長軸方向に曲がりやすい、又は曲げやすいため、本実施例では長軸方向に曲げる場合を説明する。
このときのＩＤＦチップ１０４の状態を図１９（Ｂ）に示す。ＩＤＦチップは、複数の薄膜トランジスタを有し、当該薄膜トランジスタは、キャリアの移動方向２８１と、矢印方向（曲げる方向）２８０とが垂直となるように配置する。すなわち、曲げる方向２８０と垂直となるように薄膜トランジスタのソース領域２３０（ｓ）、チャネル形成領域２３０（ｃ）、ドレイン領域２３０（ｄ）を配列する。その結果、曲げ応力による薄膜トランジスタの破壊や剥がれを防止することができる。
また半導体膜として、レーザー照射を用いた結晶性半導体膜を用いる場合、レーザー走査方向２８３も曲げる方向２８０と垂直となるように設定する。例えば、図２３に示すように、レーザーの照射領域（スポット）２８２を、矩形状に走査して、全面を結晶化する場合、レーザー走査方向（長軸側）２８３は曲げる方向２８０と垂直な方向とする。
このような方向にＩＤＦチップを曲げることにより、ＩＤＦチップ、特に薄膜トランジスタを破壊することがなく、さらに、キャリアの移動方向に存在する結晶粒界を極力低減することができる。その結果、薄膜トランジスタの電気特性、特に移動度を向上させることができる。
加えて、パターニングされた半導体膜がＩＤＦチップにおいて占める面積の割合を、１〜３０％とすることで、曲げ応力による薄膜トランジスタの破壊や剥がれを防止することができる。
本実施の形態では、非接触型ＩＤＦチップを実装する場合について説明したが、接触型ＩＤＦチップ、及びハイブリッド型ＩＤＦチップのいずれでもよい。
（実施例８）
本実施例では、薄膜集積回路が実装された物品の使用形態について説明する。
図１８（Ａ）には、ラベル４０３に張り合わされたＩＤＦチップ４０２を実装した薬瓶４０１と、リーダ・ライター装置４１０と、表示部４２１を有するパーソナルコンピュータ４２０等からなる、情報の流れを示している。まず、リーダ・ライダー装置を介してＩＤＦチップの情報、例えば、使用用量、効果、副作用、アレルギー等の情報をパーソナルコンピュータへ入力される。これら情報は、表示部４２１で確認することができる。
ＩＤＦチップに記録されている情報は、企業の宣伝等、例えばホームページアドレスを有していてもよい。この場合、インターネット用ブラウザを起動した状態とし、リーダ・ライダー装置を介して当該アドレスが入力され、ホームページをみることができる。ＩＤＦチップに記録された情報を読み取ることにより、手作業で、情報を入力する場合と比べ、入力ミスを防止することができる。
また、リーダ・ライター装置の機能を持たせた携帯用電子機器、代表的には携帯電話機やＰＤＡにより、薬の情報を読み取ることができる。例えば、携帯電話機４３０のアンテナ４３１として機能するコイルが、リーダ・ライター装置のアンテナを兼ねるように設計する。ＩＤＦチップに記録された当該情報は、携帯電話機の表示部４３２で確認することができる。
図１８（Ｂ）には、ＩＤＦチップ及びリーダ・ライター装置の回路構造を示す。
まず、ＩＤＦチップ１０４は、アンテナコイル５０１、容量素子５０２とを有し、復調回路５０３、変調回路５０４、整流回路５０５、マイクロプロセッサ５０６、メモリ５０７、負荷をアンテナコイル５０１に与えるためのスイッチ５０８とを有している。これらの回路やマイクロプロセッサは、薄膜集積回路により形成することができる。なおメモリ５０７は１つに限定されず、複数であってもよい。
またリーダ・ライター装置４１０は、アンテナコイル５１１、変調回路５１２、発振手段５１３を有し、これらにより送信信号を作成することができる。またリーダ・ライター装置４１０は、受信信号を検波し、増幅して復調する検波復調回路５１４を有する。ＩＤＦチップからの受信信号は非常に弱いために、フィルタ等により分離、増幅するとよい。そして、これらの受信信号は、ゲートＡＳＩＣ５１５に送られる。
ゲートＡＳＩＣに入力されたデータは、マイクロプロセッサ５１６に送られて処理される。そして必要に応じて、メモリ５１７と相互に信号のやりとりを行い、所定の演算処理を達成する。メモリ５１７にはマイクロプロセッサ５１６において用いられるプログラム、データなどが記憶されている他、演算処理時の作業エリアとしても用いることができる。その後、信号インタフェース５１９と信号のやりとりを行うこともできる。またこれら信号の相互交換のための電源部５１８を備えている。
これらマイクロプロセッサ５１６、メモリ５１７、信号インタフェース５１９は、パーソナルコンピュータや電話機自体に設けることができる。
またリーダ・ライター装置にアンチコリジョン機能を持たせてもよい。
またリーダ・ライター装置の機能を兼ねる携帯電話機のような電子機器は、これら回路をアンテナコイル５１１、変調回路５１２、発振手段５１３、検波復調回路５１４、ゲートＡＳＩＣ５１５、マイクロプロセッサ５１６、メモリ５１７、電源部５１８、信号インタフェース５１９を有していればよい。
もちろんパーソナルコンピュータ上記回路等を形成し、リーダ・ライター装置の機能を兼ねさせることもできる。
またＩＤＦチップでは、ゲートＡＳＩＣ５１５から変調回路５１２を介して電波として送られてきた信号は、アンテナコイル５０１において電磁誘導により交流の電気信号に変換される。復調回路５０３では該交流の電気信号を復調し、後段のマイクロプロセッサ５０６に送信する。また整流回路５０５では、交流の電気信号を用いて電源電圧を生成し、後段のマイクロプロセッサ５０６に供給する。
マイクロプロセッサ５０６では、入力された信号に従って各種演算処理を行う。メモリ５０７にはマイクロプロセッサ５０６において用いられるプログラム、データなどが記憶されている他、演算処理時の作業エリアとしても用いることができる。そしてマイクロプロセッサ５０６から変調回路５０４に送られた信号は、交流の電気信号に変調される。スイッチ５０８は、変調回路５０４からの交流の電気信号に従って、アンテナコイル５０１に負荷を加えることができる。リーダ・ライター装置は、アンテナコイル５０１に加えられた負荷を電波で受け取ることで、結果的にマイクロプロセッサ５０６からの信号を読み取ることができる。
なお、図１８（Ｂ）に示すIDＦチップやリーダ・ライター装置の回路構造は、本発明の一形態を示したのに過ぎず、本発明は上記構造に限定されない。信号の伝送方式は、本実施の形態で示したような電磁結合方式に限定されず、電磁誘導方式、マイクロ波方式やその他の伝送方式を用いていてもよい。また例えばＧＰＳなどの機能を有していてもよい。
薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である アンテナの作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路を実装した物品を示した図である 薄膜集積回路を実装した物品を示した図である 薄膜集積回路を実装した物品を示した図である 薄膜集積回路を実装した物品の使用形態を示した図である 薄膜集積回路を実装した物品を曲げた状態を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の形態を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製装置を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路の作製工程を示した図である 薄膜集積回路を実装した物品を示した図である 薄膜集積回路を実装した物品を示した図である 薄膜集積回路を実装した物品を示した図である

Claims (14)

  1. 絶縁基板上に剥離層を形成し、
    前記剥離層上に複数の薄膜集積回路を形成し、
    前記複数の薄膜集積回路の境界に溝を形成することにより、前記剥離層を露出させ、
    前記複数の薄膜集積回路上に開口部及びアンテナが形成されたアンテナ用基板を張り合わせ、
    前記開口部にハロゲン化物を含む気体又は液体を導入し、前記剥離層を除去することによって前記絶縁基板を剥離し、かつ前記アンテナ用基板により前記複数の薄膜集積回路は一体化された状態となっていることを特徴とする薄膜集積回路の作製方法。
  2. 絶縁基板上に剥離層を形成し、
    前記剥離層上に複数の薄膜集積回路を形成し、
    前記複数の薄膜集積回路の境界に溝を形成することにより、前記剥離層を露出させ、
    前記複数の薄膜集積回路上に開口部及びアンテナが形成されたアンテナ用基板を張り合わせ、
    前記開口部にハロゲン化物を含む気体又は液体を導入し、前記剥離層を除去することによって前記絶縁基板を剥離し、かつ前記アンテナ用基板により前記複数の薄膜集積回路は一体化された状態となり、一体化された前記複数の薄膜集積回路をフレキシブル基板へ接着することを特徴とする薄膜集積回路の作製方法。
  3. 絶縁基板上に剥離層を形成し、
    前記剥離層上に複数の薄膜集積回路を形成し、
    前記複数の薄膜集積回路の境界に溝を選択的に形成することにより、前記剥離層の一部を露出させ、かつ前記薄膜集積回路の一部からなる接続領域を形成し、
    前記溝にハロゲン化物を含む気体又は液体を導入し、前記剥離層を除去することによって前記絶縁基板を剥離し、かつ前記接続領域により前記複数の薄膜集積回路は一体化された状態となっていることを特徴とする薄膜集積回路の作製方法。
  4. 絶縁基板上に剥離層を形成し、
    前記剥離層上に複数の薄膜集積回路を形成し、
    前記複数の薄膜集積回路の境界に溝を選択的に形成することにより、前記剥離層の一部を露出させ、かつ前記薄膜集積回路の一部からなる接続領域を形成し、
    前記溝にハロゲン化物を含む気体又は液体を導入し、前記剥離層を除去することによって前記絶縁基板を剥離し、かつ前記接続領域により前記複数の薄膜集積回路は一体化された状態となり、一体化された前記薄膜集積回路にアンテナを張り合わせることを特徴とする薄膜集積回路の作製方法。
  5. 絶縁基板上に剥離層を形成し、
    前記剥離層上に複数の薄膜集積回路を形成し、
    前記複数の薄膜集積回路の境界に溝を選択的に形成することにより、前記剥離層の一部を露出させ、かつ前記薄膜集積回路の一部からなる接続領域を形成し、
    前記溝にハロゲン化物を含む気体又は液体を導入し、前記剥離層を除去することによって前記絶縁基板を剥離し、かつ前記接続領域により前記複数の薄膜集積回路は一体化された状態となり、一体化された前記複数の薄膜集積回路をフレキシブル基板へ接着し、一体化された前記薄膜集積回路上にアンテナを張り合わせることを特徴とする薄膜集積回路の作製方法。
  6. 絶縁基板上に剥離層を形成し、
    前記剥離層上に複数の薄膜集積回路を形成し、
    前記複数の薄膜集積回路の境界に溝を選択的に形成することにより、前記剥離層の一部を露出させ、かつ前記薄膜集積回路の一部からなる接続領域を形成し、
    前記複数の薄膜集積回路上に開口部及びアンテナが形成されたアンテナ用基板を張り合わせ、前記溝及び前記開口部にハロゲン化物を含む気体又は液体を導入し、前記剥離層を除去することによって前記絶縁基板を剥離し、かつ前記アンテナ用基板により前記複数の薄膜集積回路は一体化された状態となっていることを特徴とする薄膜集積回路の作製方法。
  7. 請求項１乃至６のいずれか一において、
    前記ハロゲン化物として、ＣｌＦ３を用いることを特徴とする薄膜集積回路の作製方法。
  8. 請求項１、２、４乃至７のいずれか一において、
    異方性導電体、又は紫外線硬化樹脂を用いて前記薄膜集積回路にアンテナを張り合わせることを特徴とする薄膜集積回路の作製方法。
  9. 請求項１、２、４乃至８のいずれか一において、
    前記アンテナは、液滴吐出法、印刷法、フォトリソグラフィー法及びメタルマスクを用いた蒸着法のいずれか、又はそれらを組み合わせた方法により形成することを特徴とする薄膜集積回路の作製方法。
  10. 請求項１乃至９のいずれか一において、
    前記剥離層は珪素を有する非晶質半導体、セミアモルファス半導体、微結晶半導体、及び結晶性半導体のいずれかを有することを特徴とする薄膜集積回路の作製方法。
  11. 請求項１乃至１０のいずれか一において、
    前記複数の薄膜集積回路はそれぞれソース領域、ドレイン領域、及びチャネル形成領域を有する半導体膜を有し、
    前記ソース領域、ドレイン領域、及びチャネル形成領域は、実装物品を曲げる方向に対して垂直となるように形成することを特徴とする薄膜集積回路の作製方法。
  12. 請求項１乃至１１のいずれか一において、
    スクライビング、又はレーザカット法により、前記複数の薄膜集積回路を切断し、各薄膜集積回路を形成することを特徴とする薄膜集積回路の作製方法。
  13. 剥離層を介して、複数の薄膜集積回路が形成された絶縁基板と、前記絶縁基板と対向して設けられたアンテナ用基板とを有し、
    前記アンテナ用基板は、アンテナ及び開口部を有し、前記開口部と一致するように、前記薄膜集積回路間に溝が設けられていることを特徴とする薄膜集積回路用素子基板。
  14. 剥離層を介して、複数の薄膜集積回路が形成された絶縁基板と、接続領域により前記複数の薄膜集積回路は一体化されており、前記絶縁基板と対向して設けられたアンテナ用基板とを有し、
    前記アンテナ用基板は、アンテナ及び開口部を有し、前記開口部と一致するように、前記薄膜集積回路間に溝が設けられ、かつ前記薄膜集積回路内に開口部が設けられていることを特徴とする薄膜集積回路用素子基板。

JP2005024322A 2004-02-06 2005-01-31 薄膜集積回路の作製方法及び薄膜集積回路用素子基板 Expired - Fee Related JP4836465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005024322A JP4836465B2 (ja) 2004-02-06 2005-01-31 薄膜集積回路の作製方法及び薄膜集積回路用素子基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004031064 2004-02-06
JP2004031064 2004-02-06
JP2005024322A JP4836465B2 (ja) 2004-02-06 2005-01-31 薄膜集積回路の作製方法及び薄膜集積回路用素子基板

Publications (3)

Publication Number Publication Date
JP2005252242A JP2005252242A (ja) 2005-09-15
JP2005252242A5 JP2005252242A5 (ja) 2008-01-17
JP4836465B2 true JP4836465B2 (ja) 2011-12-14

Family

ID=35032389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005024322A Expired - Fee Related JP4836465B2 (ja) 2004-02-06 2005-01-31 薄膜集積回路の作製方法及び薄膜集積回路用素子基板

Country Status (1)

Country Link
JP (1) JP4836465B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101176027B1 (ko) * 2004-10-19 2012-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 안테나를 구비한 반도체장치 및 그 제조 방법
JP5063066B2 (ja) * 2005-09-30 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101278398B (zh) 2005-09-30 2010-09-29 株式会社半导体能源研究所 半导体器件的制造方法
JP2007128433A (ja) * 2005-11-07 2007-05-24 Philtech Inc Ｒｆパウダーとその製造方法
JP5132135B2 (ja) * 2005-12-02 2013-01-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101319468B1 (ko) * 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2007241999A (ja) * 2006-02-08 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
WO2007105405A1 (ja) * 2006-03-10 2007-09-20 Matsushita Electric Industrial Co., Ltd. 異方性形状部材のマウント方法およびマウント装置と、電子デバイスの製造方法と、電子デバイスと、表示装置
US8188924B2 (en) 2008-05-22 2012-05-29 Philtech Inc. RF powder and method for manufacturing the same
US8154456B2 (en) 2008-05-22 2012-04-10 Philtech Inc. RF powder-containing base
JP5006429B2 (ja) * 2010-06-11 2012-08-22 トレックス・セミコンダクター株式会社 半導体センサー装置およびその製造方法
EP3492178B1 (en) * 2016-07-28 2024-02-14 Hitachi Systems, Ltd. Rotary atomizing head, rotary atomizing head managing system, and rotary atomizing head managing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4748859B2 (ja) * 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2002353235A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd アクティブマトリクス基板とそれを用いた表示装置およびその製造方法
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2003318133A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、半導体チップの実装構造、半導体装置、発光装置、電気光学装置、電子機器、並びに非接触型カード媒体

Also Published As

Publication number Publication date
JP2005252242A (ja) 2005-09-15

Similar Documents

Publication Publication Date Title
KR101153470B1 (ko) 박막 집적회로 제작방법 및 소자 기판
KR101127888B1 (ko) 박막 집적회로의 제조방법 및 소자 기판
JP4836465B2 (ja) 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
KR101219748B1 (ko) 박막 집적회로 제작방법
US7465647B2 (en) Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
JP5030388B2 (ja) 薄膜集積回路の作製方法
US8305213B2 (en) Film-like article and method for manufacturing the same
JP5041681B2 (ja) 半導体装置の作製方法
JP4989854B2 (ja) 半導体装置の作製方法
JP4731919B2 (ja) フィルム状物品
JP5352045B2 (ja) 集積回路装置の作製方法
JP4841807B2 (ja) 薄膜集積回路及び薄型半導体装置
JP2005252232A (ja) 有価証券並びにチップ搭載物、及びそれらの作製方法
JP2005322221A (ja) 商品管理システム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees