以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
なお、本発明の実施の形態では、表面側にイオン注入で形成した高耐圧化構造を有する大電力縦型ショットキーダイオードに適用した例を挙げて説明することにするが、本発明はこの種のダイオードに限定されることはなく、裏面に低抵抗の低温コンタクトを必要とするすべての縦型SiC半導体装置に適用可能である。
また、本発明は、4H、6H、3C、15Rなど全ての晶系(Hは六方晶、Cは立方晶、Rは菱面体晶を意味する)の基板、各晶系基板のすべての結晶面に適用できるが、実施の形態では、その一例として、基板を4H−SiC基板とし、表面(第1の主表面)を(0001)Si面、裏面(第2の主表面)を(000−1)C面として説明することにする。なぜならば、(0001)Si面を表面とするこの基板は、各種SiC基板の中でも優れた素子特性を与える基板として、今日、最も有望視され使用されている基板だからである。
また、以下の説明において、特に断らない場合は、SiC基板にエピタキシャル層やその他の膜や電極が形成されたものを「基板」と呼んでいる。
<第1の実施の形態>
第1の実施の形態では、2端子縦型デバイスのひとつ、ショットキーダイオードに本発明を適用した例について説明する。
図1は本発明の第1の実施の形態に係るショットキーダイオードを示す要部断面図である。第1の実施の形態に係るショットキーダイオードは、第1の主表面(表面)と第1の主表面に対向する第2の主表面(裏面)とを備えるn+型低抵抗単結晶4H−SiC基板(n+型単結晶SiC基板)1と、n+型単結晶SiC基板1の表面側に配置された主要電極要素群(2、3a1〜3an、5、7、8)と、n+型単結晶SiC基板1の裏面に接する非熱処理型オーミック電極(オーミック電極)9と、オーミック電極9に接する裏面配線10とを有する。
n+型単結晶SiC基板1は、1×1019/cm3以上の高いn型不純物濃度を有する炭化珪素基板である。n+型単結晶SiC基板1の表面には(0001)Si面が露出し、裏面には(0001)Si面よりも物性的に一桁高い酸化速度を有する(0001)C面が露出している。
オーミック電極9は、高品位で高n型不純物濃度かつ高清浄度な属性を有するn+型単結晶SiC基板1の裏面に接して設けられている。換言すれば、オーミック電極9が接触している裏面は、ショットキーダイオードの製造工程において形成される、接触抵抗を増大させる原因となる抵抗増大層を含まない。
また、オーミック電極9は、ショットキーダイオードが完成するまでに450℃を超える熱処理を被ることなく形成されているヘテロエピ性のオーミック電極(金属)である。電極材料としては、極めて低抵抗コンタクト(ρBC=10−6Ωcm2台)が得られるという意味で、アルミニウム(Al)またはチタニウム(Ti)が最も適しているが、これに限定されるものではない。4.5eV以下の仕事関数を有する導電材料であればよい。更に、室温形成可能な導電材料ならば従来技術に比べて1桁以上低いρBCが得られる。単元素材料としては、例えば、ジルコニウム(Zr)、ニオビウム(Nb)、亜鉛(Zn)、タンタル(Ta)、マグネシウム(Mg)、バナジウム(V)などがこれに該当する。これらの元素のうちいずれか一つからなる単層膜、あるいは2以上の元素からなる合金膜又は複合膜とすることができる。
「ヘテロエピ性」とは、電極膜がn+型単結晶SiC基板1上にSiCの結晶周期性を引き継ぐように完全単結晶状態で、或いは、ほぼ単結晶状態で成長されていることを意味している。n+型単結晶SiC基板1の裏面とオーミック電極9との界面は極めて急峻であり、n+型単結晶SiC基板1とオーミック電極9との反応によって生成される遷移層或いは反応層は存在しないか、あったとしても、その厚さは50Å未満である。
n+型単結晶SiC基板1の裏面、つまりオーミック電極9との接触面におけるn型不純物濃度は1×1019/cm3以上1×1021/cm3未満であることが好ましく、更に好ましくは2×1019/cm3以上5×1020/cm3以下である。
主要電極要素群には、n+型単結晶SiC基板1に接続されたショットキー電極もしくはオーミックコ電極が少なくとも一つ含まれることが望ましい。そして、ショットキー電極もしくはオーミック電極はショットキーダイオードの完成までに450℃を超える熱処理を被ることなく形成された非熱処理電極であることが望ましい。
第1の実施の形態においてはその一例として、主要電極要素群(2、3a1〜3an、5、7、8)には、n+型単結晶SiC基板1の表面に接する厚み10μm、窒素を5×1015/cm3添加した高品質のn−型エピ層2と、n−型エピ層2の表層部所定領域に2μm間隔で形成されている幅2μmの環状のp型電界緩和領域3a1,3a2、3a3‥‥、3anと、n−型エピ層2の上に形成された開口部6を有するフィールド絶縁膜5と、開口部6の底面においてn−型エピ層2と接するショットキー電極7と、ショットキー電極7に機械的電気的に接し、フィールド開口部6を塞ぐように配置されている表面配線8とが含まれる。
n−型エピ層2は、n+型単結晶SiC基板1の表面に露出する(0001)Si面からホモエピタキシャル成長させている。なお、n+型単結晶SiC基板1の裏面は、表面側のホモテピ成長で付着した寄生エピ膜や、結晶歪や格子損傷などの不整層が完全に除かれ、基板内部と同等の結晶性と高不純物濃度を備えた結晶面が露出し、この結晶面にオーミック電極9が接している。
p型電界緩和領域3a1,3a2、3a3‥‥、3anは、イオン注入と活性化アニールとによって形成される。p型電界緩和領域3a1,3a2、3a3‥‥、3anの数(n)はダイオードの耐圧によって異なる。たとえば、1000V耐圧の場合では5本くらいあればよい。
フィールド絶縁膜5は、炭化珪素の熱酸化膜と、その上部に熱酸化以外の手段で形成した絶縁膜を積層してなる。また、フィールド絶縁膜5は、n−型エピ層2を含むSiC基板の表面全体を覆っているが、表面側の電極との接触を取るために開口部6を備える。
ショットキー電極7は、開口部6の底面においてn−型エピ層2とショットキー接続を形成している。ショットキー電極7の材料はオン電圧や阻止電圧などを考慮して、様々な導電性材料から選ぶことができる。ショットキー電極7の外縁端はp型電界緩和領域3a1(=もっとも内側にあるp型環状領域)の上部に置かれている。
表面配線8の外縁端は、平面図で眺めたとき、ショットキー電極7の外縁端より外側であり、かつ、p型電界緩和領域3a1の外縁端より内側にあるように設計されている。
裏面配線10は、ダイボンディングを使途とした配線である。
次に、図2及び図3の断面工程図を用いて、図1に示した縦型ショットキーダイオードの製造方法を説明する。
(イ)はじめに、用意(購入)したn+型4H−SiC基板1を十分洗浄し、図2(a)に示すように、表面側に所望の厚み、例えば約10μmのn−型エピ層2をホモエピ成長させる。エピ層成長法としては、商業的に広く用いられている化学的気相成長法(CVD)のほか、開発段階にある近接昇華法や液相成長法などを用いていもよい。
この基板表面へのホモエピ成長では、寄生的に基板裏面にもSiC膜が付着する。このSiC膜は低品質でしかも不純物濃度が基板に比べて非常に低いので、一見付着していないように見えても、僅か(たとえ厚み0.1μm未満)でも残っていると、低温コンタクトのρBCを劇的に増大させたり、ばらつかせたりする。そこで、本発明の第1の実施の形態では、ホモエピ成長の後、後述のフィールド絶縁膜形成工程までの間に、これを完全に除去する工程を設け、従来技術に比べてρBCの低減を図っている。ここでは、ホモエピ成長工程の直後に実施する例を挙げて説明するが、もう少し後の工程で実施しても、方法と得られる結果はほぼ同じである。
具体的にその方法を説明すると、ホモエピ成長した基板の表面に約2μmのSiO2膜あるいはPSG膜(リンドープシリケートガラス)などを成膜して、デバイスの主要部分が製作される基板表面を保護した後、基板裏面を周知の切削手段で研削あるいは研磨する。この時、基板の表面と裏面とで高い平行度が得られるように注意する。表面に形成する保護膜は、切削の際、表面に切削痕が入ったり、金属汚染物が侵入するのを防止するために必要である。切削痕も侵入金属汚染物もデバイス不良の原因のひとつである。
次に、周知のフォトリソグラフィー(=フォトレジスト・パターニング)とドライ及びウエットエッチング法を用いて、前記した保護膜をパターニングし、露光用アライメントマーク形成用SiCエッチングのためのハード・イオン注入マスクを形成する。ドライ及びウエットエッチング技術とは、反応性イオンエッチング(RIE)や誘導結合プラズマエッチング(ICP)などの異方性ドライエッチングでSiO2膜を除去する際、基板表面がプラズマダメージを受けるのを防止するため、SiO2膜が完全に除去される直前にドライエッチングを停止し、残りの部分を緩衝フッ酸溶液(BHF)などを用いたウエットエッチングで除去するようにした複合エッチング技術である。
エッチング用ハードマスクができたところで、RIEやICPなどの手段を用いてSiCエッチングを実行し、終了したら、希釈フッ酸溶液(DHF)を用いて、ハードマスクを完全に除去すると、基板上にアライメントマーク(非表示)が形成される。
(ロ)続けて、図2(b)に示すように、n−型エピ層2表面にp型電界緩和領域3a1,3a2、3a3‥‥を選択形成するためのイオン注入マスク11を次のようにして形成する。
まず、厚さ約1.5μmのSiO2膜をCVD法などで基板表面全面に堆積し、p型電界緩和領域3a1,3a2、3a3‥‥、3anの形成予定領域の上にあるSiO2膜をフォトリソグラフィとドライ及びウエットエッチング技術とで選択的に除去する。
n+型単結晶SiC基板1からフォトレジストを除去し、十分洗浄したあと、n−型エピ層2表面に厚さ10〜30nmの薄いSiO2膜を減圧化学的気相成長法(LPCVD)で堆積し、これをイオン注入飛程を抑制するためのスルーSiO2膜(非表示)とする。このときn+型単結晶SiC基板1の裏面にも同様に薄いスルーSiO2膜がつくことになる。
イオン注入マスク11ができあがったところで、図2(b)のように、n−型エピ層2表面にAl+イオンを多段イオン注入して、p型電界緩和領域3a1,3a2、3a3‥‥、3anの前駆体領域11a1,11a2、11a3‥‥、11anを形成する。p型電界緩和領域3a1,3a2、3a3‥‥、3anのイオン注入条件の一例を示すと以下のとおりである。
基板温度 700℃
加速エネルギー/ドーズ
第1段 300keV/8.3×1015/cm2
第2段 190keV/3.2×1015/cm2
第3段 150keV/2.1×1015/cm2
第4段 100keV/1.9×1015/cm2
第5段 60keV/1.7×1015/cm2
第6段 30keV/9.4×1014/cm2
700℃で上記のイオン注入するとき、n+型単結晶SiC基板1の裏面にもスルーSiO2膜が形成されている。この膜が保護膜となって、加熱されたプラテン(あるいはサセプタ)面に存在する金属がn+型単結晶SiC基板1裏面に直接接触して汚染したり、固相反応するのを防止することができる。プラテン自体が金属でない場合でも、汚染物としてプラテンに付着している金属が汚染や固相反応を起こす。従来技術においては、これら汚染や固相反応が要因となって、後に形成される裏面低温コンタクトのコンタクト抵抗を増大させていた。しかし、第1の実施の形態では、保護膜としてのスルーSiO2膜を裏面に形成してからn−型エピ層2表面に高温イオン注入することで、この要因を取り除き、これから誘発されるコンタクト抵抗高くなるという問題を解決している。
本実施例では固相反応を抑止する保護膜として、基板裏面に自動的に形成されたスルーSiO2膜を用いているが、別工程で専用の保護膜を裏面に形成した後、裏面に高温イオン注入するようにしてもよい。この場合、SiO2膜である必要はなく、Si3N4や多結晶シリコンなど、他の材質からなる膜でもよい。
(ハ)p型電界緩和領域3a1,3a2、3a3‥‥、3anのイオン注入が終了したところで、基板をBHF溶液(緩衝フッ酸溶液)に浸漬して、表裏にあるすべてのSiO2膜、つまりマスク膜とスルーSiO2膜を除去する。続けて、基板を十分洗浄し、乾燥した後、活性化アニールを行い、図2(c)のように、前駆体領域11a1,11a2、11a3‥‥、11anを活性化させて、p型電界緩和領域3a1,3a2、3a3‥‥、3anを形成する。
この活性化アニールは高純度のカーボンサセプタの上に、基板表面が上を向く、つまり、n+型単結晶SiC基板1の裏面がサセプタを接するように置き、例えばアルゴン(Ar)等の高純度不活性ガス雰囲気あるいは僅かにシランを含有する高純度不活性ガス雰囲気のなかで、1600℃以上の温度で急速加熱処理を行うことで実施する。
(ニ)p型電界緩和領域3a1,3a2、3a3‥‥、3anの活性化が済んだところで、基板を十分洗浄・乾燥してから、基板の表裏両面に1160℃、酸素雰囲気中で熱酸化(第1熱酸化)し、酸化後、直ちに熱酸化膜(SiO2)をBHF溶液で除去する。この熱酸化は、基板表面に10〜20nmのSiO2膜が成長するよう行うのが好ましい。この熱酸化で、裏面には表面よりもおよそ一桁厚いSiO2膜が成長する。前述したように、(0001)C面である裏面は、表面の(0001)Si面より物性的に一桁高い酸化速度を有するからである。
上記熱酸化膜成長/除去の目的は、基板の表面と裏面の表層に存在する結晶不整層、汚染層を熱酸化することで除去することである。特に、n+型単結晶SiC基板1裏面には前記工程(イ)の切削加工で結晶不整層が形成され、その一部は結晶構造が壊れ無定形となっていることさえある。第1熱酸化は、これらの結晶構造が失われた部分を根元から取り除き、高伝導度高品位の結晶面を露出させ、これによって低温コンタクトの低抵抗化を促進する作用がある。
続けて、再び基板を十分洗浄してから、1160℃、ドライ酸素雰囲気で熱酸化(第2熱酸化)して、図3(a)に示すように、基板表面に凡そ5〜20nm厚の熱酸化膜12を成長し、さらにこの上に、CVDなどの手段を用いて厚い、たとえば600nm厚のCVD酸化膜13を堆積することにより、熱酸化膜12とCVD酸化膜13からなる2層構造のフィールド絶縁膜5を形成する。
この第2熱酸化は、第1熱酸化と同様に基板裏面の不整層を除去する効果を有するとともに、第1熱酸化で露出した高伝導度高品位の基板裏面を、後述の裏面オーミック電極形成までの間、熱酸化膜14で覆うことによって、劣化させることなく保存する役割を果している。これによって、本発明は、従来技術に比べて、裏面低温コンタクトのρBC低減を一層図ることが可能になる。
(ホ)次に、前述のイオン注入マスク11の作製工程で用いたフォトリソグラフィー及びドライ及びウェットエッチング法を使って、フィールド絶縁膜5に開口部6を開口する。このとき、基板裏面の熱酸化膜14が消失しないようにする。
その手順を説明すると、フォトリソグラフィーで開口パターンを有するフォトレジストマスクを基板表面に形成し、これを用いてRIE等でドライエッチングを行う。フィールド絶縁膜5が貫通する少し前にフィールド絶縁膜5にドライエッチングを終了し、基板裏面にレジスト材を塗布して、裏面の熱酸化膜14を保護する。裏面をレジスト材で保護した基板をBHF溶液に浸漬し、ウエットエッチングで開口部6を貫通させる。
ウエットエッチングで開口部6が貫通したところで、基板を十分に濯ぎ乾燥させた後、基板を真空蒸着装置あるいはスパッタリング装置に装着し、基板表面全面に所望のショットキー電極材料を成膜する。もしショトッキー電極材料が、TiやAlのように、純水やフォトレジスト剥離液で酸化したり溶解したりしやすい材料の場合には、さらにこの膜の上に、反応防止用の導電膜、たとえば、Ptを厚み50nm〜150nmの範囲で連続成膜するとよい。成膜のすんだ基板を成膜装置から取り出したところで、基板を、超音波振動を加えながらフォトレジスト剥離液に浸漬し、表裏のフォトレジストをきれいに取り除き、超純水で十分濯ぎ、乾燥させる。これにより、図3(b)に示すような開口部6の底にショットキー電極7を自己整合的に配設することができる。
(ヘ)続けて、DCマグネトロンスパッタリングなどの手段を用いて、基板表面全面に厚い表面配線材料を蒸着して、その後、同配線材料を周知のフォトリソグラフィーとRIEなどのドライエッチング法を用いてパターニングして図3(c)に示すような表面配線8を形成する。表面配線材料としては、たとえば、50nm厚のTiと2μm厚のAlを連続蒸着した積層膜を用いることができる。
(ト)次に、基板表面に保護用のフォトレジストを塗布してから、基板裏面を被覆していた熱酸化膜14をBHF溶液で除去する。ここで、露出した基板裏面は、前述の工程(ニ)で形成した高品質、高不純物濃度、高清浄度の結晶面であることを強調しておきたい。
そして、高品質、高不純物濃度、高清浄度の裏面が露出した基板を超純水で十分すすぎ、乾燥させた後、直ちに、基板裏面全面に電子ビーム蒸着やDCスパッタリングなどの成膜手段を用いて前述した所定のオーミック電極9と裏面配線10の材料を所望の厚みだけ蒸着する。このようにして、高品位なSiC裏面に間髪置かず成膜されたオーミック電極9は基板からSiCの結晶周期性を引き継いだ単結晶性の電極膜になる。n+型単結晶SiC基板1裏面とオーミック電極9との界面は極めて急峻である。
蒸着が終了したら、基板を専用のフォトレジスト・ストリッパ溶液に浸漬させ、基板表面に塗布した保護用フォトレジストを完全に剥離する。そして、基板を十分洗浄し、超純水で十分濯いでから乾燥させると図1に示した大電力ショットキーダイオードの最終構造になる。
上記本発明の第1実施の形態と従来技術に基づいて、ショットキー電極面積が約1×1mm2の縦型ショットキーダイオードを多数製作し、裏面のコンタクト抵抗値ρBC及び半導体装置の不良率を測定した。その結果、従来技術のコンタクト抵抗値ρBCは平均値で5.4×10−4Ωcm2であった。これに対して、第1実施の形態のコンタクト抵抗値ρBCは全て10−6Ωcm2台であり、平均値で4.3×10−6Ωcm2であった。第1実施の形態は従来技術の約1/100のコンタクト抵抗値ρBCを得ることに成功している。この結果から明白なとおり、第1の実施の形態に係わる縦型半導体装置によれば、従来技術が有した十分低抵抗低温コンタクトが得られない、という問題を解決することができる。
一方、不良率は、第1の実施の形態では30%以下であり、従来技術では60%以上であった。この結果から、第1の実施の形態の不良率が従来技術に比べて大きく改善していることがわかる。すなわち、第1の実施の形態は、従来技術の裏面低温コンタクト関連工程が表面側デバイス要素にデバイス不良率を増大させる、という問題点を解決していると言うことができる。不良品の故障解析を実施したところ、不良の多くはマイクロパイプなど、使用した結晶基板固有の不完全性に起因するものであった。これを除外すると、第1の実施の形態に基づいて作製した縦型ショットキーダイオードの実質の不良率は10%以下と著しく低いことが明らかになった。
以上説明したように、第1の実施の形態によれば、以下に示す効果が得られる。
ショットキーダイオードは、ショットキーダイオードが完成するまでに450℃を超える熱処理を被ることなく形成された、基板裏面に接する非熱処理型オーミック電極9を有し、非熱処理型オーミック電極9は、ショットキーダイオードの製造工程において形成される、接触抵抗を増大させる原因となる抵抗増大層を含まない基板裏面に接触している。これにより、基板裏面におけるコンタクト抵抗を低減することができる。
基板裏面におけるn型の不純物濃度は1×1019/cm3以上1×1021/cm3未満であることにより、コンタクト抵抗を更に低減することができる。
非熱処理型オーミック電極9は、裏面におけるSiC基板の結晶周期性を引き継いだ、ヘテロエピ性の電極膜であることにより、オーミック電極9とSiC基板との間のコンタクト抵抗を低減することができる。
非熱処理型オーミック電極9と炭化珪素基板1との界面には、非熱処理型オーミック電極と炭化珪素基板とが反応して生成される反応層が実質的に存在しないか、又は厚さが5nm未満でのみ存在する。これにより、抵抗増大の原因となる反応層を排除して、コンタクト抵抗を低減することができる。
非熱処理型オーミック電極9は4.5eV以下の仕事関数を有する導電材料からなることにより、更に裏面コンタクト抵抗を低減することができる。
前記非熱処理型オーミック電極はAl、Ti、Zr、Nb、Ta、Mg、Vのいずれか一つの単層膜、あるいは2以上の合金膜又は複合膜からなることにより、室温形成可能な導電材料を提供することが出来る。
主要電極要素群には、炭化珪素基板1を介して非熱処理型オーミック電極9との間で電流が流れるショットキー電極及びオーミック電極のうち少なくとも一つが含まれる。これにより、ショットキー電極及びオーミック電極と非熱処理型オーミック電極9の間に流れる電流を低抵抗にて制御することができる。
ショットキー電極及びオーミック電極は、ショットキーダイオードが完成するまでに450℃を超える熱処理を被ることなく形成された非熱処理電極であることにより、熱処理に伴う電極の金属汚染を回避できる。
炭化珪素基板の裏面を第1の保護膜で覆い、この状態において、表面に炭化珪素半導体装置を構成する主要電極要素群を形成する。表面を第2の保護膜で覆い、この状態において、裏面に非熱処理型オーミック電極9を形成する。非熱処理型オーミック電極9は、ショットキーダイオードが完成するまでに450℃を超える熱処理を被ることなく形成され、非熱処理型オーミック電極9は、製造工程において形成される、接触抵抗を増大させる抵抗増大層を含まない裏面に形成される。これにより、低抵抗なオーミック・コンタクトを低温で製造することができる。
主要電極要素群を形成する工程には、表面に第1導電型の不純物が添加されたエピ層2をエピタキシャル成長させる行為が含まれる。表面を第2の保護膜で覆う工程は、エピ層2を研削保護膜で保護する工程であり、研削保護膜を形成した後であって、裏面に非熱処理型オーミック電極9を形成する前に、エピ層2をエピタキシャル成長させる際に裏面に付着した寄生エピ膜を除去する。これにより、抵抗増大の原因となる裏面の寄生エピ層を除去した状態で、非熱処理型オーミック電極9を形成できる。
基板裏面を第1の保護膜で覆う工程及び基板表面を第2の保護膜で覆う工程は、それぞれ、清浄化かつ高品位化された基板表面及び裏面を熱酸化膜で被覆する工程であって、主要電極要素群を形成する工程及び非熱処理型オーミック電極9を形成する工程には、それぞれ、被覆した熱酸化膜を除去して、清浄化かつ高品位化された基板の表裏面を露出させる行為と、露出した表裏面に、直ちに、オーミック電極またはショットキー電極を成膜する行為とが含まれる。これにより、抵抗増大の原因となる結晶不整層や汚染層、固相反応層が存在しない状態の基板表裏面に電極を形成することができる。
<第2の実施の形態>
デバイスによっては、第1の実施の形態のような不純物濃度が1019/cm3以上である極低抵抗SiC基板を用いることが困難な場合ある。また、今日の極低抵抗SiC基板は、マイクロパイプなどの結晶欠陥が多く、これが原因でデバイスの不良率が高い。このため、結晶欠陥の低減に成功している不純物濃度〜1018/cm3台の低抵抗基板を用いたい場合もある。第2の実施形態は、このような場合に適した縦型デバイスの裏面低温コンタクト形成技術について説明する。ここでも典型的な縦型デバイスの一例としてショットキーダイオードを用いて説明するが、本形態はこれに限らず、全ての裏面低温コンタクトを必要とする縦型デバイスに適用可能である。
図4は本発明の第2の実施の形態に係るショットキーダイオードを示す要部断面図である。第2の実施の形態に係るショットキーダイオードは、第1の主表面(表面)と第2の主表面(裏面)とを備えるn+型低抵抗単結晶4H−SiC基板(n+型単結晶SiC基板)1’と、n+型単結晶SiC基板1の表面側に配置された主要電極要素群(2、3a1〜3an、5、7、8)と、n+型単結晶SiC基板1の裏面に接する非熱処理型オーミック電極(オーミック電極)9と、オーミック電極9に接する裏面配線10とを有する。
n+型単結晶SiC基板1’は1×1019/cm3未満の不純物濃度を有する単結晶SiC基板である。この不純物濃度を有するn型単結晶4H−SiC基板は、すでに、結晶欠陥の少ない高品位のものとして商業的に入手可能である。n+型単結晶SiC基板1’の表面=(0001)Si面に厚み10μm、窒素を5×1015/cm3添加したn−型エピ層2をホモエピタキシャル成長させている。
図1のショットキーダイオードとの差異は、n+型単結晶SiC基板1’の裏面を含む下部に、n+型単結晶SiC基板1’よりも高濃度のn型不純物が添加されたn+型高濃度不純物層4が形成されている点である。n+型高濃度不純物層4の不純物濃度は最表面において、2×1019/cm3以上、1×1021/cm3未満であることが望ましく、より好ましくは1×1020/cm3以上、5×1020/cm3以下である。
n+型高濃度不純物層4の裏面には、前述した表面側のホモエピ成長で付着した寄生エピ膜や、結晶歪や格子損傷などの不整層等を含む抵抗増大層が完全に除かれていて、基板内部と同等の結晶性を備えた結晶面が露出している。
n+型単結晶SiC基板1’の表面側の主要電極要素群(2、3a1〜3an、5、7、8)及び裏面側のオーミック電極9及び裏面配線10は、第1の実施の形態と全く同じなので、説明を省略する。
次に、図5〜図7の断面工程図を用いて、図4に示した縦型ショットキーダイオードの製造方法を説明する。
(A)はじめに、前記の(イ)工程と全く同様にして、基板1’表面側に所望の厚み(ここでは約10μmとする)のn−型エピ層2を成長し、裏面の寄生エピ膜を除去した後、アライメントマーク(非表示)を形成する。もちろん、本工程でも前記の(イ)工程記載の効果と同じ効果が得られる。
次に、基板を十分洗浄・乾燥してから、基板の表裏両面に1160℃、酸素雰囲気中で熱酸化(第1熱酸化)し、酸化後、直ちに熱酸化膜(SiO2)をBHF溶液で除去する。この第1熱酸化は、基板表面に10〜20nmのSiO2膜が成長するよう行うのが好ましい。この第1熱酸化で、裏面にはおよそ一桁厚いSiO2膜が成長し、裏面寄生エピ膜の除去(研削)で裏面表層に発生した結晶不整層、汚染層が熱酸化とともに除去される。これによって裏面低温コンタクトの低抵抗化が一層促進される。
(B)続けて、前記の(ロ)工程と全く同様にして、図5(a)に示すように、n−型エピ層2表面にp型電界緩和領域3a1〜3anを選択形成するためのイオン注入マスク11を形成する。そして、p型電界緩和領域3a1〜3anの前駆体領域11a1〜11anをイオン注入で形成する。本工程でも、前記の(ロ)工程記載の効果と同じ効果が得られる。
(C)つぎに、基板の表面並びに裏面を十分洗浄した後、基板裏面のスルーSiO2膜(図示せず)越しにP+(リン)イオンの多段高温イオン注入を行い、図5(b)のように、基板裏面全面にn+型高濃度不純物層4の前駆体領域12を形成する。このイオン注入条件の一例を示すとつぎのとおりである。
基板温度 500℃
加速エネルギー/ドーズ
第1段 250keV/3.6×1015/cm2
第2段 200keV/8.0×1014/cm2
第3段 150keV/1.5×1015/cm2
第4段 100keV/8.0×1014/cm2
第5段 70keV/8.0×1014/cm2
第6段 40keV/5.3×1014/cm2
上記高温イオン注入は基板の“表面”を加熱プラテン(あるいはサセプタ)面に接触させて実行する。この時、基板表面には上記(ロ)工程で説明したスルーSiO2膜付きイオン注入マスク11が残存しているので、これが保護膜として作用し、基板1表面に加熱されたプラテン(あるいはサセプタ)面に存在する金属が基板表面と接触して汚染したり、固相反応で金属珪化物や金属炭化物が生成するのを防止する。従来技術においてはこの汚染物や反応物が表面側のデバイス要素に悪影響を与え、デバイスの特性不良を引き起こす原因の一つであった。しかし、第2の実施の形態では、保護膜としての酸化膜を基板表面に形成してから基板裏面にイオン注入することで、その原因を取り除いている。
第2の実施の形態では固相反応を抑止する保護膜として、表面側に形成したイオン注入マスク11を再利用しているが、別の専用の保護膜を表面に形成した後、裏面にイオン注入するようにしてもよい。また、この場合には、裏面のn+型高濃度不純物層4の前駆体領域12を先にイオン注入して、その後に、p型電界緩和領域の前駆体領域11a1〜11anを形成するように工程を変えてもよい。
もちろん、上記の説明のように、イオン注入マスク11を再利用する方が、製造工程の増加が起こらないので、生産技術的に望ましいことは言うまでもない。
(D)表面及び裏面の全てのイオン注入が終了したところで、基板をBHF溶液に浸漬して、表裏にあるすべてのSiO2膜(マスク膜とスルー膜)を除去する。つづいて基板を十分洗浄し、乾燥した後、活性化アニールを行い、図5(c)のように、前駆体領域11a1〜11anと12を同時に活性化させて、p型電界緩和領域3a1〜3anとn+型高濃度不純物層4を形成する。
この活性化は高純度のカーボンサセプタの上に、基板の表面が上を向くように、つまり基板の裏面がサセプタを接するように置き、例えばArなどの高純度不活性ガス雰囲気あるいは僅かにシランを含有する高純度不活性ガス雰囲気のなかで、1600℃以上の温度で急速加熱処理を行うことで実施する。ただし、到達温度は高くて1750℃、望ましくは1700℃を超えないようにする。また、1600℃以上の経過時間は最大3分、好ましくは2分を過ぎてはならないようにする。これら条件を超える温度や経過時間を取った場合は、はじめに基板裏面からSiCの昇華が起こり、n+型高濃度不純物層4の薄層化や粗面化(変質)が起きて、低抵抗の裏面低温コンタクトを得ることが困難になる。第2の実施の形態では、上記、適正な温度及び時間範囲において活性化を実施することにより、低抵抗な低温コンタクトを実現している。
(E)p型電界緩和領域3a1〜3anやn+型高濃度不純物層4の活性化が済んだところで、基板を十分洗浄・乾燥してから、基板を拡散炉に垂直に起き、950℃でパイロ酸化させ、図6(a)に示すように基板(n+型高濃度不純物層4)の裏面に20〜100nmの熱酸化膜23を成長させる。このとき、基板表面=(0001)Si面にもわずかに酸化膜が成長する(図示なし)が、その厚みは裏面=(0001)C面の1/10程度と極めて薄い。
続けて、基板の両面にそれぞれLPCVDで20〜50nm厚のSiO2膜24及び所定の厚みの熱酸化防止膜25を順次堆積した後、直ちに、基板の表面側にある熱酸化防止膜25とSiO2膜24をそれぞれドライエッチング(RIEなど)とウエットエッチング(BHF溶液エッチングなど)で除去し、基板1の表面側にn−エピ層2を露出させると、図6(a)のような構造になる。裏面の熱酸化防止膜25は、この時点でも、保存されている点に注目を要する。
熱酸化防止膜25は、その下にあるSiC基板が熱酸化で酸化するのを防止し、BHFなどのSiO2のエッチング液に耐える役割を担っており、この目的にかなう物として、たとえば150〜400nm厚のSi3N4膜を挙げることができるが、本発明はこれに限定されるものではない。便宜上、以下の説明において、熱酸化防止膜25はSi3N4膜であるものとして説明する。
Si3N4膜25はきわめて強い引っ張り応力を発生するが、SiO2膜24は、このSi3N4膜25が基板の表面と裏面にダメージを与えるのを抑止する役割と、Si3N4膜25をドライエッチング(RIEなど)で除去する際、SiC表面をプラズマ損傷から保護する2重の役割を有している。
一方、裏面の熱酸化膜23は、Si3N4膜25の応力緩和効果とともに、活性化工程で生じた、基板裏面の極表面にある低不純物濃度層や不整層を犠牲酸化することによって除去する機能を果たしている。不整層や不純物低濃度層は裏面のオーミックコンタクト抵抗を増大させる要因になる。かくして、熱酸化膜23は裏面のコンタクト抵抗が十分下がらないという従来技術の問題点を解決するのに大きな貢献をしている、と言うことができる。
(F)基板の表面側にn−型エピ層2を露出させたところで、基板を十分洗浄し、乾燥させた後、1160℃、ドライ酸素雰囲気で熱酸化して基板表面に熱酸化膜を成長させる。その後、BHF溶液に浸漬して基板表面の熱酸化膜を取り除く。この熱酸化膜の厚みは50nm未満、好ましくは5〜20nmが望ましい。
この犠牲酸化で基板裏面の熱酸化防止膜(Si3N4膜)25の表面も僅かに酸化され、除去されるが、殆どは残ったままである。このことは、耐酸化性Si3N4膜25の下部にある基板裏面表層にあるn+型高濃度不純物層4がこの犠牲酸化によって、薄層化したり消失したりすることなく、酸化する前と変わりなく残存していることを意味している。すなわち、熱酸化防止膜(Si3N4膜)25は、基板裏面にn+型高濃度不純物層4を形成した後、n+型高濃度不純物層4の消失を招くことなく、基板表面を犠牲酸化することを可能にしている。これによって、裏面のコンタクト抵抗を増大させることなく、活性化及びその後の工程で発生する、基板表面からデバイスの不良の要因となる汚染層や不整層が適切に除去され、縦型デバイスの不良率を低減することができる。この効果は従来技術にない本発明の実施の形態による効果である。
基板表面の犠牲酸化が終了した後に、基板を十分洗浄する。そして、1160℃、ドライ酸素雰囲気で熱酸化して基板1の表面全面に凡そ5〜20nm厚の熱酸化膜を成長させ、さらにこの上に、常圧化学的気相成長法(APCVD)などの手段を用いて熱酸化膜よりも厚い(600nm厚)のSiO2膜を堆積する。これにより、図6(b)のような、熱酸化膜とAPCVD−SiO2膜からなる2層構造のフィールド絶縁膜5を形成する。この熱酸化で裏面の熱酸化防止膜(Si3N4膜)25の表面もわずかに酸化される(非表示)がその厚みは微々たるものである。
フィールド絶縁膜5の下部の熱酸化膜はフィールド絶縁膜とSiC表面との界面を安定化させ、p型電界緩和領域3a1〜3anの耐電圧性を高め、そのばらつきを抑制する効果がある。耐電圧不足やその過大なばらつきはデバイスの不良の一つであるから、本発明の第2の実施の形態では、この.点においても、従来技術の縦型デバイスの不良率が高いという問題点を解決することができる。
(G)次に、フィールド絶縁膜5の上に保護用のフォトレジスト28を塗布する。裏面の熱酸化防止膜(Si3N4膜)25の上部にある薄い熱酸化膜(非表示)をBHF溶液で除去し、つぎに、裏面Si3N4膜25をドライエッチングで除去し、最後にSiO2膜24と熱酸化膜23をBHF溶液で除去する。これにより、裏面にn+型高濃度不純物層4が露出する。ここで、露出したn+型高濃度不純物層4の露出面は、熱酸化膜23の除去による前記犠牲酸化効果によって、高品質、高不純物濃度、高清浄度が達成されている。
次に、n+型高濃度不純物層4の裏面が露出した基板を超純水で十分すすぎ、乾燥させた後、図6(c)のように、基板裏面全面に電子ビーム蒸着やDCスパッタリングなどの成膜手段を用いて前述した所定のオーミック電極9と裏面配線10を所望の厚みだけ蒸着する。このようにして、高品位なSiC裏面に間髪置かずにオーミック電極9が成膜される。オーミック電極9は、裏面にお知恵SiCの結晶周期性を引き継いだ単結晶性の電極膜になる。基板裏面とオーミック電極9の界面は極めて急峻である。
(H)オーミック電極9と裏面配線10の蒸着が終了したら、基板を専用のフォトレジスト・ストリッパ溶液に浸漬させ、基板表面の保護用フォトレジスト28を完全に剥離する。そして、基板1’を十分洗浄し、超純水で十分濯いでから乾燥させる。
続けて、フォトリソグラフィーを実施し、フィールド絶縁膜5表面に開口部6をくり抜くためのフォトレジストパターン29を所定の位置に形成する。次に、基板裏面にフォトレジスト30を塗布して、裏面配線10を完全に覆って保護する。表裏面のフォトレジストのポストベークを行ってから、BHF溶液を用いたウエットエッチングあるいは前述のドライエッチング及びウェットエッチングを実施して、フィールド絶縁膜5に開口部6を形成し、開口部6底部にn−型エピ層2を露出させる。これを「開口エッチング」と言う。
開口エッチングで開口部6が露出したところで、基板を十分に濯ぎ乾燥させた後、基板を真空蒸着装置あるいはスパッタリング装置に装着し、基板表面全面に所望のショットキー電極材料を成膜すると、図7(a)の構造が得られる。もし、ショトッキー電極材料21が、TiやAlのように、純水やフォトレジスト剥離液で酸化したり溶解したりしやすい材料の場合には、さらにこの膜の上に、反応防止用の導電膜、たとえば、Ptを厚み50nm〜150nmの範囲で連続成膜するとよい。
(I)次に、基板を成膜装置から取り出したところで、基板を超音波振動を加えながらフォトレジスト剥離液に浸漬し、表裏面のフォトレジストをきれいに取り除き、超純水で十分濯ぎ、乾燥させる。これにより、開口部6の底にショットキー電極7を自己整合的に配設した図7(b)の構造が得られる。
従来技術においては、基板裏面にオーミック電極9や裏面配線10を一たび形成してしまうと、その後の工程において、基板表面を十分洗浄することが事実上困難であった。なぜなら、不用意に洗浄すると、電極材料が洗浄液に溶出して、かえって基板表面を汚染する結果になるからである。したがって、従来技術では、オーミック電極9を裏面に成膜した後は十分な基板洗浄ができないまま、表面側に電極(ショットキー電極など)などの部材を形成せざるを得なかった。これが、従来技術の不良率が高い大きな原因になっていた。
しかしながら、本発明の第2の実施の形態においては、上記開口エッチングで露出したn−型エピ層2表面は前述のフィールド絶縁膜5の熱酸化過程で、実質、犠牲酸化に等しい処理がなされている。このため、この時点ですでに不整層や汚染物が完璧に除かれた、極めて均質かつ清浄な表面が実現されている。しかも、開口エッチングに際しては、保護用レジストで裏面が覆われているためオーミック電極9が開口エッチング溶液に解け出る恐れもない。開口部6に露出したSiC表面は金属汚染を被らない。故に、第2の実施の形態では、極めて清浄、高品位なSiC面ショットキー電極等を形成することが可能である。こうして第2の実施の形態は、従来技術が持っていたデバイス不良を引き起こす1つの要因を取り除き、不良率を低減している。
(J)続いて、DCマグネトロンスパッタリングなどの手段を用いて、基板表面全面に厚い表面配線材料を蒸着して、その後、同配線材料を周知のフォトリソグラフィーとRIEなどのドライエッチング法を用いてパターニングして表面配線8とし、フォトレジストを剥離すると、図4に示した最終構造になる。表面配線材料としては、たとえば、50nm厚のTiと2μm厚のAlを連続蒸着した積層膜を用いることができる。
第2の実施の形態に基づいてショットキー電極面積が約1×1mm2の縦型ショットキーダイオードを多数製作し、裏面のコンタクト抵抗値ρBC及び半導体装置の不良率を測定したところ、コンタクト抵抗値ρBCは全て10−6Ωcm2台前半以下であり、平均値で1.8×10−6Ωcm2であった。第1の実施の形態の説明の中で比較として紹介した従来技術のρBC値に比べ、第2の実施の形態は、約1/400のρBCを得ることに成功している。この結果から明白なとおり、第2の実施の形態は、十分低抵抗な裏面低温コンタクトが得られないという従来技術の問題を解決している。
また、上記1×1mm2縦型ショットキーダイオードの不良率は10%以下であり、従来技術の不良率60%に比べて、不良率は飛躍的に改善していることがわかる。すなわち、第2の実施の形態は、従来技術の裏面低温コンタクト関連工程が表面側デバイス要素にデバイス不良率を増大させる、という問題点を解決していると言うことができる。
第2の実施の形態における不良率は、第1の実施の形態における30%に比べて、20ポイント以上改善されている。これは結晶欠陥の少ない1×1019/cm3未満の不純物濃度のn型単結晶4H−SiC基板を使用できるようにした効果によるものである。
以上説明したように、本発明の第2の実施の形態によれば、以下の効果が得られる。
基板表面を非金属材料からなる耐熱性保護膜で被覆し、基板裏面に炭化珪素基板と同じ導電型の伝導不純物をイオン注入して、伝導不純物を活性化することにより、比較的抵抗が高い基板を用いてもその裏面に低抵抗層を形成することができ、コンタクト抵抗を低減することができる。
エピ層2の表面に形成したイオン注入マスクを耐熱性保護膜として用いて、裏面に炭化珪素基板と同じ導電型の伝導不純物をイオン注入する。これにより、イオン注入マスクを有効利用して工程を削減することができる。
<第3の実施の形態>
第1及び第2の実施の形態では、図1及び図4に示す縦型半導体装置を作製するのに、いずれも、始めに裏面の低温オーミック電極(低温コンタクト)を形成し、その後に表面のショットキー電極を形成する構成になっていたが、本発明作製方法はこのような順に限定されるものではない。表面側のショットキー電極を先に形成し、裏面側の低温オーミック電極を後に形成して、まったく同じ構成の縦型半導体装置を作製することができる。第3の実施の形態では、これを証明する例として、図4の構成を備える縦型ショットキーダイオードを第2の実施の形態とは異なる順番で形成する方法を、図8〜図9の工程図を用いて説明する。
(1)工程(A)〜(F)までを実施して、図6(b)の構造を得た後、フォトリソグラフィーを実施し、図8(a)に示すように、基板のフィールド絶縁膜5表面に開口部6をくり抜くためのフォトレジストパターン29を所定の位置に形成する。BHF溶液を用いたウエットエッチングあるいは前述のドライエッチング及びウェットエッチングを実施し、フィールド絶縁膜5に開口部6を形成して、開口部6底部にn−型エピ層2を露出させる(開口エッチング)。この時点で、裏面のSi3N4膜25はBHF溶液に対して耐性のあるので、依然として保存されている。
n−型エピ層2が露出したところで、基板を十分に濯ぎ乾燥させ、その後、基板を真空蒸着装置あるいはスパッタリング装置に装着し、基板表面全面に所望のショットキー電極材料を成膜する。これにより、図8(a)の構造が得られる。もしショトッキー電極材料21が、TiやAlのように、純水やフォトレジスト剥離液で酸化したり溶解したりしやすい材料の場合には、さらにこの膜の上に、反応防止用の導電膜、たとえば、Ptを厚み50nm〜150nmの範囲で連続成膜するとよい。
次に、基板を成膜装置から取り出し、基板を超音波振動を加えながらフォトレジスト剥離液に浸漬し、表裏のフォトレジストをきれいに取り除き、超純水で十分濯ぎ、乾燥させると、開口部6の底にショットキー電極7を自己整合的に配設した構造が得られる。
(2)続けて、DCマグネトロンスパッタリングなどの手段を用いて、基板表面全面に厚い表面配線材料を蒸着する。その後、同配線材料を周知のフォトリソグラフィーとRIEなどのドライエッチング法を用いてパターニングして表面配線8する。フォトレジストを剥離すると、図8(b)に示した構造になる。表面配線材料としては、たとえば、50nm厚のTiと2μm厚のAlを連続蒸着した積層膜を用いることができる。
(3)表面配線8を形成したところで、基板表面にフォトレジスト28を塗布して、表面配線8とフィールド絶縁膜5を保護する。その後、裏面側のSi3N4膜25をドライエッチングで除去し、最後にSi3N4膜25の下のSiO2膜24と熱酸化膜23をBHF溶液で除去する。これにより、裏面側にn+型高濃度不純物層4が露出する。ここで、n+型高濃度不純物層4の露出面は、熱酸化膜23の除去による犠牲酸化効果によって、高品質、高不純物濃度、高清浄度が達成された表面である。
次に、n+型高濃度不純物層4が露出した基板を超純水で十分すすぎ、乾燥させた後、図9のように、基板裏面全面に電子ビーム蒸着やDCスパッタリングなどの成膜手段を用いて前述した所定のオーミック電極9と裏面配線10を所望の厚みだけ蒸着する。オーミック電極9はSiCの結晶周期性を引き継いだ単結晶性の電極膜になる。S基板裏面とオーミック電極の界面は極めて急峻である。
従来技術においては、基板裏面にショットキー電極7や表面配線8を一たび形成してしまうと、その後の工程において、基板裏面を十分洗浄することが事実上困難であった。なぜなら、不用意に洗浄すると、電極材料が洗浄液に溶出して、かえって基板裏面を汚染する結果になるからである。したがって、従来技術では、ショットキー電極を表面に成膜した後は十分な基板洗浄ができないまま、裏面側にオーミック電極を形成せざるを得なかった。これが、従来技術の裏面低温オーミック電極のコンタクト抵抗が高い原因になっていた。
しかしながら、第3の実施の形態においては、上記熱酸化膜23のエッチングで露出させた基板の裏面は、(A)工程及び(E)工程で説明したように、2度の犠牲酸化によって、高品質、高不純物濃度(最表面)、高清浄度が達成された面であり、このような理想的な面に低温オーミック電極9を形成させている。しかも、裏面を露出させる熱酸化膜23のエッチングでは、保護用レジスト28で表面側が覆われているため基板裏面が表面側の電極金属イオンに汚染される恐れもない。こうして第3の実施の形態では、裏面コンタクト抵抗の低減を図り、裏面低温コンタクトの抵抗が高いという従来技術の問題を解決している。
(4)最後に、保護用のフォトレジスト28を専用の剥離液で除去し、基板を十分洗浄し、乾燥させると、図4の最終構造が出来上がる。
第3の実施の形態で作製した縦型半導体装置は第2実施形態と変らぬ性能と不良率を示し、裏面の低温オーミック電極9のコンタクト抵抗も第2の実施の形態と同様に10−6Ωcm2台前半以下であった。
上記のように、本発明は、第1乃至第3の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
第1〜第3の実施の形態では、縦型ショットキーダイオードを用いて本発明の適用事例を詳しく説明したが、本発明は縦型ショットキーダイオードに限定されるものでない。本発明は裏面側に低温コンタクトを有し、表面側にイオン注入不純物領域、シュットキー電極、オーミック電極、フィールド絶縁膜、その他を持つ全ての縦型半導体装置に遍く適用可能である。
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。