JP2500615B2 - 埋め込み構造半導体光デバイスの製造方法 - Google Patents
埋め込み構造半導体光デバイスの製造方法Info
- Publication number
- JP2500615B2 JP2500615B2 JP15204393A JP15204393A JP2500615B2 JP 2500615 B2 JP2500615 B2 JP 2500615B2 JP 15204393 A JP15204393 A JP 15204393A JP 15204393 A JP15204393 A JP 15204393A JP 2500615 B2 JP2500615 B2 JP 2500615B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- manufacturing
- buried
- active region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、埋め込み構造半導体光
デバイス、特にそのアレイ・デバイスの製造方法に関す
る。
デバイス、特にそのアレイ・デバイスの製造方法に関す
る。
【０００２】
【従来の技術】光通信などに用いられる、半導体レー
ザ、半導体光アンプ、半導体光変調器などの半導体光デ
バイスでは、活性層をそれよりもエネルギーギャップの
大きい（かつ等価屈折率の小さな）半導体層で埋め込
む、いわゆる埋め込み構造が通常用いられる。この埋め
込み構造としては実に様々な構造が知られており、その
製造方法も様々である。
ザ、半導体光アンプ、半導体光変調器などの半導体光デ
バイスでは、活性層をそれよりもエネルギーギャップの
大きい（かつ等価屈折率の小さな）半導体層で埋め込
む、いわゆる埋め込み構造が通常用いられる。この埋め
込み構造としては実に様々な構造が知られており、その
製造方法も様々である。
【０００３】例えば、本発明の製造方法に最も近い製造
方法の従来例として、ポリイミドを利用したＩｎＰ系埋
め込み構造半導体レーザの製造方法を図２に示す。ここ
ではまず、ｎ型ＩｎＰ半導体基板１０の表面全体に、ｎ
型ＩｎＰクラッド層２０、ＩｎＧａＡｓＰ活性層３０、
ｐ型ＩｎＰクラッド層４０、ｐ+ 型ＩｎＧａＡｓ電極コ
ンタクト層５０を順次結晶成長する。次に、成長した表
面に誘電体層６０を形成した後、フォトリソグラフィー
によって、活性領域１００となる部分に誘電体層６０で
ストライプ状のパターンを形成する（図２（ａ））。次
に、このストライプ状の誘電体層６０をマスクとして成
長層をエッチングし、メサ形状の活性領域１００を形成
する（図２（ｂ））。
方法の従来例として、ポリイミドを利用したＩｎＰ系埋
め込み構造半導体レーザの製造方法を図２に示す。ここ
ではまず、ｎ型ＩｎＰ半導体基板１０の表面全体に、ｎ
型ＩｎＰクラッド層２０、ＩｎＧａＡｓＰ活性層３０、
ｐ型ＩｎＰクラッド層４０、ｐ+ 型ＩｎＧａＡｓ電極コ
ンタクト層５０を順次結晶成長する。次に、成長した表
面に誘電体層６０を形成した後、フォトリソグラフィー
によって、活性領域１００となる部分に誘電体層６０で
ストライプ状のパターンを形成する（図２（ａ））。次
に、このストライプ状の誘電体層６０をマスクとして成
長層をエッチングし、メサ形状の活性領域１００を形成
する（図２（ｂ））。
【０００４】次に、先の誘電体層６０そのままマスクと
した選択成長によって、活性領域１００の側面（および
半導体基板１０の表面）にｐ型ＩｎＰ埋め込み層７０を
形成する（図２（ｃ））。次に、誘電体層６０を除去し
た後、厚いポリイミド層８０を全面につけ、活性領域１
００をポリイミド層８０で埋め込む（図２（ｄ））。
した選択成長によって、活性領域１００の側面（および
半導体基板１０の表面）にｐ型ＩｎＰ埋め込み層７０を
形成する（図２（ｃ））。次に、誘電体層６０を除去し
た後、厚いポリイミド層８０を全面につけ、活性領域１
００をポリイミド層８０で埋め込む（図２（ｄ））。
【０００５】次に、ドライエッチングによるエッチバッ
ク法を用いて、ポリイミド層８０を薄くし、活性領域１
００の電極コンタクト層５０を露出させる（図２
（ｅ））。最後に、両面に電極９０を形成し（図２
（ｆ））、半導体レーザペレットを切り出す。この製造
方法は、電極９０にパターンを形成するなどの工程を行
わない場合には、基本的にはフォトリソグラフィ工程が
一回で済み、目合わせが不要である。
ク法を用いて、ポリイミド層８０を薄くし、活性領域１
００の電極コンタクト層５０を露出させる（図２
（ｅ））。最後に、両面に電極９０を形成し（図２
（ｆ））、半導体レーザペレットを切り出す。この製造
方法は、電極９０にパターンを形成するなどの工程を行
わない場合には、基本的にはフォトリソグラフィ工程が
一回で済み、目合わせが不要である。
【０００６】これとほぼ同様な製造方法を用いて１．５
μｍ帯分布反射型の埋め込み構造半導体レーザを製造し
た例が、エレクトロニクス・レターズ誌２５巻６６８〜
６６９頁（Ｋ．Ｕｏｍｉ ｅｔ ａｌ．，Ｅｌｅｃｔｒ
ｏｎ．Ｌｅｔｔ．，ｖｏｌ．２５，ｐｐ．６６８−６６
９，１９８９）に示されている。また、ここで用いたポ
リイミド層８０のエッチバック法による「頭だし」技術
は公知である。例えば、埋め込み構造ではないが、エッ
チバック法を半導体レーザに適応した例が、ジャーナル
・オブ・アプライド・フィジックス誌６３巻９６４〜９
６６頁（Ｆ．Ｓａｔｏ ｅｔ ａｌ．，Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．，ｖｏｌ．６３，ｐｐ．９６４−９６６，１
９８８）に示されている。また、半導体光変調器に適用
した例が、エレクトロニクス・レターズ誌２７巻１９２
６〜１９２７頁（Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．，ｖｏ
ｌ．２７，ｐｐ．１９２６−１９２７，１９９１）に記
載されている。
μｍ帯分布反射型の埋め込み構造半導体レーザを製造し
た例が、エレクトロニクス・レターズ誌２５巻６６８〜
６６９頁（Ｋ．Ｕｏｍｉ ｅｔ ａｌ．，Ｅｌｅｃｔｒ
ｏｎ．Ｌｅｔｔ．，ｖｏｌ．２５，ｐｐ．６６８−６６
９，１９８９）に示されている。また、ここで用いたポ
リイミド層８０のエッチバック法による「頭だし」技術
は公知である。例えば、埋め込み構造ではないが、エッ
チバック法を半導体レーザに適応した例が、ジャーナル
・オブ・アプライド・フィジックス誌６３巻９６４〜９
６６頁（Ｆ．Ｓａｔｏ ｅｔ ａｌ．，Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．，ｖｏｌ．６３，ｐｐ．９６４−９６６，１
９８８）に示されている。また、半導体光変調器に適用
した例が、エレクトロニクス・レターズ誌２７巻１９２
６〜１９２７頁（Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．，ｖｏ
ｌ．２７，ｐｐ．１９２６−１９２７，１９９１）に記
載されている。
【０００７】
【発明が解決しようとする課題】図２に示した従来例の
製造方法の問題点は、埋め込み層７０を選択成長によっ
て形成している点である。均一で高歩留まりの埋め込み
成長を行うためには、有機金属気相成長（ＭＯＶＰＥ）
法や分子線エピタキシャル（ＭＢＥ）法などの結晶成長
法を用いる必要があるが、これらの結晶成長法を用いて
図２（ｃ）のように、メサ形状の活性領域１００の側面
に良好な埋め込み層７０を形成する事は一般に難しい。
その理由は、誘電体層６０の幅などによって埋め込み層
７０の形状が大きく異なり、制御が極めて難しいからで
ある。活性領域１００の側面に空洞ができる場合もあ
る。
製造方法の問題点は、埋め込み層７０を選択成長によっ
て形成している点である。均一で高歩留まりの埋め込み
成長を行うためには、有機金属気相成長（ＭＯＶＰＥ）
法や分子線エピタキシャル（ＭＢＥ）法などの結晶成長
法を用いる必要があるが、これらの結晶成長法を用いて
図２（ｃ）のように、メサ形状の活性領域１００の側面
に良好な埋め込み層７０を形成する事は一般に難しい。
その理由は、誘電体層６０の幅などによって埋め込み層
７０の形状が大きく異なり、制御が極めて難しいからで
ある。活性領域１００の側面に空洞ができる場合もあ
る。
【０００８】以上は主に単体デバイスの製造に関する問
題点であるが、最近はアレイ・デバイスや集積デバイス
の重要性も増大しており、従来例の製造方法では、均一
な埋め込み構造のアレイ・デバイスを製造することは難
しい。例えば、多数の活性領域１００が緻密に並んだ半
導体レーザ・アレイを、図２に示した従来方法のような
埋め込み工程で製造する場合、隣接した活性領域１００
のある誘電体層６０の影響で、活性領域１００の側面の
埋め込み層７０が正常に成長しないという問題が発生す
る。
題点であるが、最近はアレイ・デバイスや集積デバイス
の重要性も増大しており、従来例の製造方法では、均一
な埋め込み構造のアレイ・デバイスを製造することは難
しい。例えば、多数の活性領域１００が緻密に並んだ半
導体レーザ・アレイを、図２に示した従来方法のような
埋め込み工程で製造する場合、隣接した活性領域１００
のある誘電体層６０の影響で、活性領域１００の側面の
埋め込み層７０が正常に成長しないという問題が発生す
る。
【０００９】本発明の目的は、均一性の良い製造が可能
でかつ簡便な、埋め込み構造半導体光デバイス、特にア
レイ・デバイスの製造方法を提供することである。
でかつ簡便な、埋め込み構造半導体光デバイス、特にア
レイ・デバイスの製造方法を提供することである。
【００１０】
【課題を解決するための手段】本発明の埋め込み構造半
導体光デバイスの製造方法は、 （１）活性層および電極コンタクト層を含む活性領域を
半導体基板表面の特定の場所に選択的に形成する工程
と、前記活性層よりもエネルギーギャップの大きな半導
体埋め込み層を前記半導体基板表面のほぼ全面に成長す
る工程と、前記半導体基板表面をポリイミド層で覆う工
程と、前記ポリイミド層の一部をエッチングバック法に
より除去して前記埋め込み層の一部を露出させる工程
と、前記埋め込み層の露出した部分を除去して前記電極
コンタクト層を露出させる工程と、前記露出した電極コ
ンタクト層の上に電極を成長する工程とを少なくとも含
むことを特徴とする。
導体光デバイスの製造方法は、 （１）活性層および電極コンタクト層を含む活性領域を
半導体基板表面の特定の場所に選択的に形成する工程
と、前記活性層よりもエネルギーギャップの大きな半導
体埋め込み層を前記半導体基板表面のほぼ全面に成長す
る工程と、前記半導体基板表面をポリイミド層で覆う工
程と、前記ポリイミド層の一部をエッチングバック法に
より除去して前記埋め込み層の一部を露出させる工程
と、前記埋め込み層の露出した部分を除去して前記電極
コンタクト層を露出させる工程と、前記露出した電極コ
ンタクト層の上に電極を成長する工程とを少なくとも含
むことを特徴とする。
【００１１】（２）（１）に記された製造方法であっ
て、前記活性領域を形成する工程に、選択成長技術を用
いることを特徴とする。
て、前記活性領域を形成する工程に、選択成長技術を用
いることを特徴とする。
【００１２】（３）（１）に記された製造方法であっ
て、埋め込み構造半導体光デバイスのうち、アレイ・デ
バイスの製造に用いることを特徴とする。
て、埋め込み構造半導体光デバイスのうち、アレイ・デ
バイスの製造に用いることを特徴とする。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】図１は、本発明の製造方法を用いてＩｎＰ
系１．５μｍ帯の高出力埋め込み構造半導体レーザ・ア
レイを製造する場合の製造工程の模式図である。以下、
製造工程を追って具体的に説明する。
系１．５μｍ帯の高出力埋め込み構造半導体レーザ・ア
レイを製造する場合の製造工程の模式図である。以下、
製造工程を追って具体的に説明する。
【００１５】まず、ｎ型ＩｎＰ半導体基板１１の全面に
誘電体層６１を形成する。次に、フォトリソグラフィを
用いて、活性領域１０１を成長する部分にストライプ状
の窓を開け、半導体基板１１の一部を露出させる（図１
（ａ））。ストライプの幅と間隔はともに２μｍ、スト
ライプの数は一つのアレイ当り５０本である。誘電体層
６１としては、ＳｉＯ2 を用いる。次に、ＭＯＶＰＥ法
による選択成長技術を用いて、窓の部分に順次、ｎ型Ｉ
ｎＰクラッド層２１（厚さ０．５μｍ）、ＩｎＧａＡｓ
Ｐ多重量子井戸構造活性層３１（井戸数５）、ｐ型Ｉｎ
Ｐクラッド層４１（厚さ１μｍ）、ｐ+ 型ＩｎＧａＡｓ
電極コンタクト層５１（厚さ０．３μｍ）を結晶成長
し、メサ形状の活性領域１０１を形成する（図１
（ｂ））。
誘電体層６１を形成する。次に、フォトリソグラフィを
用いて、活性領域１０１を成長する部分にストライプ状
の窓を開け、半導体基板１１の一部を露出させる（図１
（ａ））。ストライプの幅と間隔はともに２μｍ、スト
ライプの数は一つのアレイ当り５０本である。誘電体層
６１としては、ＳｉＯ2 を用いる。次に、ＭＯＶＰＥ法
による選択成長技術を用いて、窓の部分に順次、ｎ型Ｉ
ｎＰクラッド層２１（厚さ０．５μｍ）、ＩｎＧａＡｓ
Ｐ多重量子井戸構造活性層３１（井戸数５）、ｐ型Ｉｎ
Ｐクラッド層４１（厚さ１μｍ）、ｐ+ 型ＩｎＧａＡｓ
電極コンタクト層５１（厚さ０．３μｍ）を結晶成長
し、メサ形状の活性領域１０１を形成する（図１
（ｂ））。
【００１６】次に、誘電体層６１を除去した後、ＭＯＶ
ＰＥ法を用いて、活性層１０１を形成した半導体基板１
１の表面のほぼ全面に、ｐ型ＩｎＰ埋め込み層７１を形
成する（図１（ｃ））。次に、厚いポリイミド層８１を
全面につけ、活性領域１０１を埋め込む（図１
（ｄ））。
ＰＥ法を用いて、活性層１０１を形成した半導体基板１
１の表面のほぼ全面に、ｐ型ＩｎＰ埋め込み層７１を形
成する（図１（ｃ））。次に、厚いポリイミド層８１を
全面につけ、活性領域１０１を埋め込む（図１
（ｄ））。
【００１７】次にドライエッチングによるエッチバック
法を用いて、ポリイミド層８１を薄くし、活性領域１０
１の上を覆った埋め込み層７１を露出させる（図１
（ｅ））。次に、露出した埋め込み層７１を選択的にエ
ッチングし、電極コンタクト層５１を露出させる（図１
（ｆ））。最後に、両面に電極９１を形成する（図１
（ｇ））。
法を用いて、ポリイミド層８１を薄くし、活性領域１０
１の上を覆った埋め込み層７１を露出させる（図１
（ｅ））。次に、露出した埋め込み層７１を選択的にエ
ッチングし、電極コンタクト層５１を露出させる（図１
（ｆ））。最後に、両面に電極９１を形成する（図１
（ｇ））。
【００１８】この実施例で示したように本発明の製造方
法の特徴は、活性領域１０１が形成された半導体基板１
１の表面のほぼ全面に埋め込み層７１を均一に成長する
点である。このため、ストライプの間隔が狭いアレイ・
デバイスの場合でも、選択成長によって埋め込み層を形
成する場合のような問題が生じない。しかも、従来例と
同様に、電極９１にパターンを形成するなどの工程を行
わない場合には、基本的にはフォトリソグイラフィ工程
が一回で済み、目合わせが不要であるため、製造工程が
極めて簡単になる。
法の特徴は、活性領域１０１が形成された半導体基板１
１の表面のほぼ全面に埋め込み層７１を均一に成長する
点である。このため、ストライプの間隔が狭いアレイ・
デバイスの場合でも、選択成長によって埋め込み層を形
成する場合のような問題が生じない。しかも、従来例と
同様に、電極９１にパターンを形成するなどの工程を行
わない場合には、基本的にはフォトリソグイラフィ工程
が一回で済み、目合わせが不要であるため、製造工程が
極めて簡単になる。
【００１９】本実施例では、活性領域１０１を形成する
方法として、ＭＯＶＰＥ法による選択成長技術を用い
た。選択成長を用いる方法は、従来例のようなエッチン
グを用いる方法と比べて、工程が簡単で制御性が良く、
さらに活性領域の側面の損傷が少ないとうい特長があ
る。この選択成長技術に関しては、特開平４−３０３９
８２号公報に詳しい説明がある。また、従来の技術の項
で述べた従来例と同様に、活性領域１０１をエッチング
で形成した場合でも、本発明の製造方法は適用できる。
方法として、ＭＯＶＰＥ法による選択成長技術を用い
た。選択成長を用いる方法は、従来例のようなエッチン
グを用いる方法と比べて、工程が簡単で制御性が良く、
さらに活性領域の側面の損傷が少ないとうい特長があ
る。この選択成長技術に関しては、特開平４−３０３９
８２号公報に詳しい説明がある。また、従来の技術の項
で述べた従来例と同様に、活性領域１０１をエッチング
で形成した場合でも、本発明の製造方法は適用できる。
【００２０】以下に実施例の捕足をする。まず、実施例
では、埋め込み層の材料としてｐ型ＩｎＰを用いたが、
Ｆｅドープの高抵抗ＩｎＰでも同様な効果が得られる。
また実施例では、半導体レーザ・アレイに本発明の製造
方法を適用したが、単体の半導体レーザにも適用できる
こと、またアレイのｐ側の電極をストライプごとに分離
すれば、各半導体レーザが独立に駆動できることなどは
言うまでもない。
では、埋め込み層の材料としてｐ型ＩｎＰを用いたが、
Ｆｅドープの高抵抗ＩｎＰでも同様な効果が得られる。
また実施例では、半導体レーザ・アレイに本発明の製造
方法を適用したが、単体の半導体レーザにも適用できる
こと、またアレイのｐ側の電極をストライプごとに分離
すれば、各半導体レーザが独立に駆動できることなどは
言うまでもない。
【００２１】本発明の製造方法は、半導体レーザ以外に
も、半導体光アンプ、半導体光変調器、半導体レーザと
半導体変調器の集積デバイスなどの、埋め込み構造を採
用する多くの半導体光デバイスおよびそのアレイ・デバ
イスに適用でき、同様な効果が得られる。これらのデバ
イスの具体的な製造工程は、基本的には実施例に示した
埋め込み構造半導体レーザ・アレイの場合と同じであ
る。主な違いはメサ形状の活性領域の層構造で、この部
分はそれぞれのデバイスに合わせて層構造を決めればよ
い。活性領域を実施例と同じ選択成長またはエッチング
によって形成した後の、埋め込み成長などの製造工程
は、実施例と同じである。その他には、垂直共振器面発
光型半導体レーザやその２次元アレイに埋め込み構造を
採用する場合にも本発明の製造方法を適用できる。この
場合は、多層膜反射領域を含む活性領域を（ストライプ
状ではなく）円柱または直方体形状に形成した後、全面
に埋め込み層を成長する。
も、半導体光アンプ、半導体光変調器、半導体レーザと
半導体変調器の集積デバイスなどの、埋め込み構造を採
用する多くの半導体光デバイスおよびそのアレイ・デバ
イスに適用でき、同様な効果が得られる。これらのデバ
イスの具体的な製造工程は、基本的には実施例に示した
埋め込み構造半導体レーザ・アレイの場合と同じであ
る。主な違いはメサ形状の活性領域の層構造で、この部
分はそれぞれのデバイスに合わせて層構造を決めればよ
い。活性領域を実施例と同じ選択成長またはエッチング
によって形成した後の、埋め込み成長などの製造工程
は、実施例と同じである。その他には、垂直共振器面発
光型半導体レーザやその２次元アレイに埋め込み構造を
採用する場合にも本発明の製造方法を適用できる。この
場合は、多層膜反射領域を含む活性領域を（ストライプ
状ではなく）円柱または直方体形状に形成した後、全面
に埋め込み層を成長する。
【００２２】また、本発明の製造方法は、ＩｎＰ系以外
の、例えばＧａＡｓ系などのような別の材料系（または
波長帯）の半導体光デバイスにも適用できる。
の、例えばＧａＡｓ系などのような別の材料系（または
波長帯）の半導体光デバイスにも適用できる。
【００２３】
【発明の効果】以上説明したように本発明によれば、埋
め込み構造半導体光デバイス、特にアレイ・デバイスの
製造において、埋め込み層の形成に選択成長を用いない
ために均一の良い製造が可能で、かつフォトリソグラフ
ィで目合わせが不要なため製造過程が簡単化できる。
め込み構造半導体光デバイス、特にアレイ・デバイスの
製造において、埋め込み層の形成に選択成長を用いない
ために均一の良い製造が可能で、かつフォトリソグラフ
ィで目合わせが不要なため製造過程が簡単化できる。
【図１】本発明の実施例を示す、埋め込み構造半導体レ
ーザ・アレイの製造工程の模式図。
ーザ・アレイの製造工程の模式図。
【図２】従来例を示す、埋め込み構造半導体レーザの製
造工程の模式図。
造工程の模式図。
１０、１１ 半導体基板 ２０、２１ ｎ型クラッド層 ３０、３１ 活性層 ４０、４１ ｐ型クラッド層 ５０、５１ 電極コンタクト層 ６０、６１ 誘電体層 ７０、７１ 埋め込み層 ８０、８１ ポリイミド層 ９０、９１ 電極 １００、１０１ 活性領域
Claims (3)
- 【請求項１】 活性層および電極コンタクト層を含む活
性領域を半導体基板表面に選択的に形成する工程と、前
記活性層よりもエネルギーギャップの大きな半導体埋め
込み層を前記半導体基板表面に形成する工程と、前記半
導体基板表面をポリイミド層で覆う工程と、前記ポリイ
ミド層の一部をエッチバック法により除去して前記埋め
込み層の一部を露出させる工程と、前記埋め込み層の露
出した部分を除去して前記電極コンタクト層を露出させ
る工程と、前記露出した電極コンタクト層の上に電極を
形成する工程とを少なくとも含む埋め込み構造半導体デ
バイスの製造方法。 - 【請求項２】 活性領域を形成する工程に選択成長技術
を用いることを特徴とする請求項１記載の埋め込み構造
半導体光デバイスの製造方法。 - 【請求項３】 埋め込み構造半導体光デバイスがアレイ
デバイスであることを特徴とする請求項１記載の埋め込
み構造半導体光デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15204393A JP2500615B2 (ja) | 1993-06-23 | 1993-06-23 | 埋め込み構造半導体光デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15204393A JP2500615B2 (ja) | 1993-06-23 | 1993-06-23 | 埋め込み構造半導体光デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0715090A JPH0715090A (ja) | 1995-01-17 |
| JP2500615B2 true JP2500615B2 (ja) | 1996-05-29 |
Family
ID=15531815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15204393A Expired - Fee Related JP2500615B2 (ja) | 1993-06-23 | 1993-06-23 | 埋め込み構造半導体光デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500615B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4213793B2 (ja) | 1998-09-24 | 2009-01-21 | 日東電工株式会社 | 熱硬化型接着剤とその接着シ―ト類 |
| JP4724924B2 (ja) * | 2001-02-08 | 2011-07-13 | ソニー株式会社 | 表示装置の製造方法 |
-
1993
- 1993-06-23 JP JP15204393A patent/JP2500615B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715090A (ja) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465269B2 (en) | Semiconductor optical device and method of manufacturing the same | |
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| EP0663710B1 (en) | Optical semiconductor device and method for producing the same | |
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| US5126804A (en) | Light interactive heterojunction semiconductor device | |
| JP2950028B2 (ja) | 光半導体素子の製造方法 | |
| JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
| JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JP2500615B2 (ja) | 埋め込み構造半導体光デバイスの製造方法 | |
| JP2894186B2 (ja) | 光半導体装置 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| JPH05299764A (ja) | 半導体レーザの製造方法 | |
| JPS62117384A (ja) | 埋込みストライプ形半導体レ−ザ−の作成方法及び当該方法により得られるレ−ザ− | |
| JP2917695B2 (ja) | 光半導体素子の製造方法 | |
| WO2023144960A1 (ja) | 光半導体装置 | |
| JP2003060284A (ja) | 光集積デバイスの作製方法 | |
| JP3275858B2 (ja) | 化合物半導体素子の製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH07193322A (ja) | 半導体レーザアレイの製造方法 | |
| JPH0697591A (ja) | 半導体レーザの製造方法 | |
| JPH1126867A (ja) | 半導体発光装置の製造方法 | |
| JPH05235477A (ja) | 光半導体素子の製造方法 | |
| JP2000244073A (ja) | 多波長集積化半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |