JP4823852B2 - 画像形成装置 - Google Patents

Description

本発明は、複写機、プリンタ、ファクシミリ、複合機などの画像形成装置に関し、とりわけ画像形成装置に取り付けるメモリユニットに関するものである。

複写機、プリンタ、ファクシミリ、複合機などの画像形成装置では、使用者のニーズに応えるために、例えば画像形成速度等の機能が異なった複数のバージョンの画像形成装置を提供する場合がある。
これによって、使用者は、廉価で標準機能を有するバージョンや高価で多機能を有するバージョン等を選択して購入することができる。

このようなバージョンが異なる画像形成装置では、バージョンごとに機能が異なっているため、バージョンごとに異なる制御を行う必要がある。このため、従来の画像形成装置では、そのバージョンの制御パラメータやソフト等を記憶した専用のメモリを実装するメモリ基板等のメモリユニットをバージョンごとに用意して搭載させている。例えば、特許文献１には、異なる種類（バージョン）の作像ユニットを、各々の補正データ（制御パラメータ）を格納したメモリを搭載することによって、個別に制御する画像形成装置が記載されている。
特開２００２−２５１１２０号公報

しかしながら、上述のようにバージョンごとに異なるメモリを用いる場合には、メモリやメモリを実装した基板（メモリユニット）を、バージョンごとに個別に別個のアイテムとして管理する必要が生じる。また、バージョンごとに異なるソフトを用いている場合には、各ソフトの管理及び開発を別途行う必要が生じる。

本発明は、上述する問題点に鑑みてなされたもので、異なるバージョン間におけるメモリ及びソフトの共通化を図ることを目的とする。

上記目的を達成するために、本発明の画像形成装置は、複数種類の装置の制御パラメータを前記装置の種類ごと所定のアドレスに格納するメモリと、前記メモリの前記アドレスを選択的に指定するための選択部と、指定された前記アドレスに格納された前記制御パラメータに基づいて装置全体の制御を行う制御手段とを備えることを特徴とする。

また、本発明の画像形成装置においては、前記選択部が、途中部位に形成された開放部が開けられた状態にて前記メモリの端子に電源電圧を印加するとともに前記開放部が閉じられた状態にて前記メモリの端子にグランド電圧を印加する接続部と、前記開放部の開閉状態を選択するスイッチ部とを備えるという構成を採用することができる。

また、本発明の画像形成装置においては、前記選択部によって選択された前記アドレスを固定する固定手段を備えるという構成を採用することができる。

また、本発明の画像形成装置においては、前記選択部が、途中部位に形成された開放部が開けられた状態にて前記メモリの端子に電源電圧を印加するとともに前記開放部が閉じられた状態にて前記メモリの端子にグランド電圧を印加する接続部と、前記開放部の開閉状態を選択するスイッチ部とを備える場合に、前記固定手段が、前記開放部が形成され、かつ、前記メモリが実装される基板本体から切り離しが可能な基板の一部によって構成されるという構成を採用することができる。

また、本発明の画像形成装置においては、前記メモリが実装される基板本体に設置されかつ前記選択部によって指定されたアドレスに応じた位置に取り付けられる取付部材と、前記基板本体の設置箇所に形成され、自らの装置の種類に応じた位置に形成される前記取付部材の受部とを備えるという構成を採用することができる。

次に、本発明のメモリユニットは、複数種類の装置の制御パラメータを前記装置の種類ごと所定のアドレスに格納するメモリと、前記メモリの前記アドレスを選択的に指定するための選択部とを備えることを特徴とする。

また、本発明のメモリユニットにおいては、前記選択部が、途中部位に形成された開放部が開けられた状態にて前記メモリの端子に電源電圧を印加するとともに前記開放部が閉じられた状態にて前記メモリの端子にグランド電圧を印加する接続部と、前記開放部の開閉状態を選択するスイッチ部とを備えるという構成を採用することができる。

また、本発明のメモリユニットにおいては、前記選択部によって選択された前記アドレスを固定する固定手段を備えるという構成を採用することができる。

また、本発明のメモリユニットにおいては、前記選択部が、途中部位に形成された開放部が開けられた状態にて前記メモリの端子に電源電圧を印加するとともに前記開放部が閉じられた状態にて前記メモリの端子にグランド電圧を印加する接続部と、前記開放部の開閉状態を選択するスイッチ部とを備える場合に、前記固定手段が、前記開放部が形成され、かつ、前記メモリが実装される基板本体から切り離しが可能な基板の一部によって構成されるという構成を採用することができる。

本発明によれば、メモリに全ての種類（バージョン）の制御パラメータが記憶されており、選択部によってメモリのアドレスを選択することによって、各種類の制御パラメータを読み出すことが可能となっている。このため、種類ごとにメモリを用意する必要がなくなり、メモリの共通化を図れる。また、各種類の制御パラメータを装置側が備える制御手段のソフトに応じたものにすることによって、各種類に応じてソフトを用意する必要もなくなる。
よって、本発明によれば、異なるバージョン間におけるメモリ及びソフトの共通化を図ることが可能となる。

以下、図面を参照して、本発明に係る画像形成装置及びメモリユニットの一実施形態について説明する。なお、以下の説明においては、画像形成装置の一例として、複写機を挙げて説明する。また、以下の図面においては、各部材の認識可能な大きさとするために、その縮尺を適宜変更している。

図１に示すように、本実施形態の複写機Ａは、操作部１、表示部２、画像読取部３、ハードディスク４、画像処理部５、印刷部６、メモリ基板７（メモリユニット）及び制御部８（制御手段）を備えている。

操作部１は、操作者による各種の操作指示を受け付け、当該操作指示を制御部８に出力するものであり、テンキー、ファンクションキー、タッチパネル等から構成されている。

表示部２は、上記タッチパネルとして機能する液晶ディスプレイであり、制御部８から入力された表示指示に基づいて文字や図形等で各種情報を表示すると共に、操作者が表示面に触れることによって入力された操作指示を制御部８に出力する。

画像読取部３は、原稿自動送り装置（ＡＤＦ：Ａｕｔｏ Ｄｏｃｕｍｅｎｔ Ｆｅｅｄｅｒ）３ａと、スキャナ部３ｂとを備えている。このような画像読取部３は、制御部８による制御の下に、原稿自動送り装置３ａから供給された原稿の画像をスキャナ部３ｂで順次読み取り、原稿画像の色彩を示すカラー画像データをハードディスク４に出力する。

原稿自動送り装置３ａは、原稿台に載置された原稿を１枚ずつスキャナ部３ｂに供給するものであり、スキャナ部３ｂは、このような原稿自動送り装置３ａから供給された原稿の原稿画像をライン状に読み取ってカラー画像データを出力するカラーラインセンサと、当該カラーラインセンサのライン状の読取位置を順次移動させる走査部とから構成されている。カラーラインセンサは、周知のように各々に画素を構成すると共に３原色（Ｒ，Ｇ，Ｂ）に対応する複数の光学センサ（例えばＣＣＤセンサ）が直線状に配置されたものである。このようなカラーラインセンサから出力されるカラー画像データは、原稿画像の各部位の色彩を３原色（Ｒ，Ｇ，Ｂ）に分解したＲＧＢ画素データ群である。
なお、原稿自動送り装置３ａ及びスキャナ部３ｂの機構及び光学構成については、周知事項であり、説明を省略する。

ハードディスク４は、上記画像読取部３から入力された原稿画像のカラー画像データを記憶する。このハードディスク４は、制御部８による制御の下に、上記原稿画像のカラー画像データの書き込みが行われると共に当該カラー画像データを読み出して画像処理部５に出力する。すなわち、制御部８によって、ハードディスク４へのカラー画像データの書き込み及びハードディスク４に記憶されたカラー画像データの読み出しが制御される。

画像処理部５は、ハードディスク４から入力されたカラー画像データを印刷用のカラー画像データに画像変換して印刷部６に出力する。印刷部６は、制御部８による制御の下に、印刷紙を搬送しつつ当該印刷紙にトナーを付着させることにより上記カラー画像データに基づいて原稿画像を印刷紙上に印刷（形成）する中間転写方式の印刷手段であり、周知の給紙装置、感光ドラム、露光装置、転写ベルト及び定着装置等を備えている。

メモリ基板７は、板状の基板と、この基板に実装されるメモリ７２とを備えている。ここで、図２〜図６を参照してメモリ基板７について詳説する。

図２は、メモリ７２の模式図である。メモリ７２は、本実施形態の複写機Ａを含む複数のバージョンの制御パラメータを別個のアドレスに格納するものであり、本実施形態ではシリアルＥＥＰＲＯＭが用いられている。
図２に示すように、メモリ７２は、ＳＣＬ端子３０７、ＳＤＡ端子３０８、ＷＰ端子３０９、ＶＤＤ端子３１０及びＶＳＳ端子３１１を備えている。ＳＣＬ端子３０７及びＳＤＡ端子３０８は、２本の信号線によって制御部８と電気的に接続されている。そして、ＳＣＬ端子３０７にはクロックが与えられ、ＳＤＡ端子３０８にはスレーブデバイスのアドレスやデバイス内部のアドレス、データが与えられる。
メモリ７２には、これらの端子３０７〜３１１のほか、Ａ０端子３１２、Ａ１端子３１３、Ａ２端子３１４を備えている。これらの端子３１２〜３１４はデバイスのアドレスを指定するための端子であり、各端子３１２〜３１４は電源電圧ＶＤＤかグランドＶＳＳに接続される。そして、３つの端子３１２〜３１４にそれぞれ電源電圧かグランドを与えることにより、最大８個のアドレスを設定することができる。なお、本実施形態においては、メモリ７２に、本実施形態の複写機Ａのバージョン（バージョン１）の制御パラメータがアドレスＦＧ１に格納され、他の３つのバージョン（バージョン２〜４）の制御パラメータが各々アドレスＦＧ２，ＦＧ３，ＦＧ４に格納されているものとする。

図３は、メモリ７２に対するアドレス設定の一例を説明するための図である。この図表は、アドレスＦＧ１〜ＦＧ４と、端子３１２〜３１４（Ａ０端子３１２、Ａ１端子３１３、Ａ２端子３１４）の値との関係を示す。なお、図中「Ｌｏｗ」はグランドに対応し、「Ｈｉ」は電源電圧に対応している。そして、図３から分かるように、本実施形態では、Ａ０端子３１２に「Ｌｏｗ」すなわちグランド、Ａ１端子３１３に「Ｈｉ」すなわち電源電圧、Ａ２端子３１４に「Ｈｉ」すなわち電源電圧を与えることによって、アドレスＦＧ１に格納されたバージョン１の制御パラメータを取り出すことが可能となっている。

図４は、本実施形態における基板７１を模式的に示した概略構成図である。この図に示すように、基板７１には、メモリ７２の他、コネクタ１０１や、プルアップ抵抗１０２〜１０４、フレームグランド部（ＦＧ部）１０５〜１０８が配置されている。
コネクタ１０１は、制御部８とメモリ７２とを接続したりメモリ７２に電源電圧ＶＤＤを与えたりするためのものである。
また、メモリ７２のＡ０端子３１２、Ａ１端子３１３、Ａ２端子３１４は、プルアップ抵抗１０２〜１０４を介して電源電圧ＶＤＤに接続される。
ＦＧ部１０５〜１０８は、基板７１の一部であり、基板本体７１１から突出して形成されている。各ＦＧ部１０５〜１０８と基板本体７１１との境界部分には、ミシン目２００が形成されており、各ＦＧ１０５〜１０８を基板本体７１１に対して折り曲げることによって、各ＦＧ１０５〜１０８を切り取ることが可能となっている。
また、各ＦＧ部１０５〜１０８は、その表面が１つまたは複数の導電面１０９として構成されている。また、各ＦＧ部１０５〜１０８及び基板本体７１１には、後述するアース板を取り付けるための取付孔３００が形成されている。

図５は、メモリ基板７の等価回路図である。この図に示すように、Ａ０端子３１２はＦＧ部１０５の導電面１０９及びＦＧ部１０７の一方の導電面１０９と接続され、Ａ１端子３１３はＦＧ部１０６の導電面１０９及びＦＧ部１０７の他方の導電面１０９と接続され、Ａ２端子３１４はＦＧ部１０８の導電面１０９と接続されている。また、Ａ０端子３１２は接点７０１を介してグランドと接続されており、Ａ１端子３１３は接点７０２及び接点７０３を介してグランドと接続されており、Ａ２端子３１４は接点７０４を介してグランドと接続されている。
そして、本実施形態の複写機Ａにおいては、これらの各接点７０１〜７０４を選択的に閉じることによって、メモリ７２のアドレスを指定することが可能とされている。例えば、接点７０１を閉じた場合には、Ａ０端子３１２にグランド電圧が印加されることでレベルが「Ｌｏｗ」になり、Ａ１端子３１３及びＡ２端子３１４に電源電圧が印加されることによってレベルが「Ｈｉ」になり、アドレスＦＧ１が指定される。また、接点７０２を閉じた場合には、Ａ１端子３１３にグランド電圧が印加されることでレベルが「Ｌｏｗ」になり、Ａ０端子３１２及びＡ２端子３１４に電源電圧が印加されることによってレベルが「Ｈｉ」になり、アドレスＦＧ２が指定される。また、接点７０３を閉じた場合には、Ａ０端子３１２及びＡ１端子３１３にグランド電圧が印加されることでレベルが「Ｌｏｗ」になり、Ａ２端子３１４に電源電圧が印加されることによってレベルが「Ｈｉ」になり、アドレスＦＧ３が指定される。また、接点７０４を閉じた場合には、Ａ２端子３１４にグランド電圧が印加されることでレベルが「Ｌｏｗ」になり、Ａ０端子３１２及びＡ１端子３１３に電源電圧が印加されることによってレベルが「Ｈｉ」になり、アドレスＦＧ４が指定される。
すなわち、本実施形態においては、Ａ０端子３１２、Ａ１端子３１３、Ａ２端子３１４に電源電圧あるいはグランド電圧を印加し、かつ、接点７０１〜７０４（開放部）が途中部位に形成された配線７００が、本発明の接続部として機能している。

なお、各接点７０１〜７０４は各ＦＧ部１０５〜１０８に対応している。そして、各接点７０１〜７０４を閉じる場合には、対応するＦＧ部１０５〜１０８と基板本体７１１の配線とをアース板（スイッチ部）によって導通することによって行う。
ここで、本実施形態の複写機Ａにおいては、制御パラメータがメモリ７２のアドレスＦＧ１に格納されているため、図６に示すように、ＦＧ部１０５と基板本体７１１とをアース板４００によって導通する。このアース板４００は、形成された貫通孔４０１を介して取付孔３００に螺合されるスクリュー５００によって基板７１に固定されている。なお、図６において、スクリュー５００は、取り外した状態でかつ正面から図示している。

なお、メモリ基板７が他のバージョンの複写機に搭載される場合には、その複写機の制御パラメータを格納するメモリのアドレスが指定されるように、ＦＧ部１０６〜１０８を選択して基板本体７１１の配線と導通させる。例えば、アドレスＦＧ２に制御パラメータが格納された複写機にメモリ基板７を搭載する場合には、アース板によってＦＧ部１０６と基板本体７１１の配線とを導通させる。また、アドレスＦＧ３に制御パラメータが格納された複写機にメモリ基板７を搭載する場合には、アース板によってＦＧ部１０７と基板本体７１１の配線とを導通させる。また、アドレスＦＧ４に制御パラメータが格納された複写機にメモリ基板７を搭載する場合には、アース板によってＦＧ部１０８と基板本体７１１の配線とを導通させる。
つまり、アース板によって配線７００の開閉状態が選択される。そして、本実施形態においては、配線７００及びアース板４００によって、本発明の選択部が構成されている。

また、メモリ基板７を複写機に組み込む際には、使用されるＦＧ部（アース板が設置されるＦＧ部）以外のＦＧ部が基板本体７１１から切り取られた状態で組み込まれる。このため、本実施形態の複写機Ａでは、ＦＧ部１０５以外のＦＧ部１０６〜１０８は、図６に示すように、基板本体７１１から切り離されている。

図７は、メモリ基板７を取り付ける本体の部位の構成を簡易的に説明するための図である。本実施形態においては、図７（ａ）に示すように、複写機本体１０００のメモリ基板７の設置箇所１００１に、メモリ基板７の設置を規制する規制部１００２が形成されている。この規制部１００２は、複写機Ａのバージョンごとに異なる位置に形成された受穴（受部）であり、上述のスクリュー５００の一端側を挿入可能なものである。
ここで、本実施形態においては、複写機Ａの制御パラメータがメモリ７２のアドレスＦＧ１に格納されているため、スクリュー５００が螺合されたＦＧ部１０５に対応する箇所に規制部１００２が形成されている。なお、本実施形態においては、スクリュー５００は、２本用いられるため、規制部１００２は、奥行き方向に２つ形成されている。
よって、メモリ基板７を複写機本体１０００に取り付ける際において、ＦＧ部１０５にスクリュー５００が螺合されている場合のみ、図７（ｂ）に示すように、スクリュー５００の一端側が規制部１００２に挿入され、これによってメモリ基板７が設置可能とされる。一方、ＦＧ部１０５以外のＦＧ部１０６〜１０８にスクリュー５００が螺合されている場合には、図７（ｃ）に示すように、スクリュー５００の一端側が複写機本体１００と干渉し、メモリ基板７を設置することができない。

すなわち、本実施形態においては、スクリュー５００が、メモリ７２の指定されたアドレスに応じた位置に取り付けられる取付部材として機能し、規制部１００２が、メモリ基板７の設置箇所に形成され、複写機Ａのバージョンに応じた位置に形成される受部によって構成されている。

図１に戻り、制御部８は、上記操作部１あるいは表示部２から入力される操作指示、内部メモリに記憶された制御プログラム（ソフト）及び各種制御用データ等に基づいて複写機Ａの全体動作を制御するものである。すなわち、制御部８は、上記制御プログラム、操作指示及び各種制御用データ等に基づいて制御演算を行うＣＰＵ（Central Processing Unit）及び他の各部（つまり操作部１、表示部２、画像読取部３、ハードディスク４、画像処理部５、印刷部６及びメモリ基板７）とのデータ授受を行う各種入出力インターフェース回路等から構成されており、上記他の各部を統括的に制御することによって画像読取部３が読み取った原稿画像を印刷部６で複写印刷させる。
そして、本実施形態の複写機Ａでは、メモリ７２のアドレスＦＧ１が指定されているため、制御部８は、アドレスＦＧ１に格納された制御パラメータを用いて複写機Ａの全体動作を制御する。

このように構成された本実施形態の複写機Ａでは、制御部８の制御の下に、画像読取部３によって原稿の画像が読み取られ、読み取られたデータがカラー画像データとしてハードディスク４に記憶される。そして、ハードディスク４に記憶されたカラー画像データを画像処理部５によって印刷用のカラー画像データに変換し、この変換したカラー画像データに基づいて印刷部６が印刷紙に画像を形成する。

以上のような本実施形態の複写機Ａによれば、メモリ７２に全てのバージョンの複写機の制御パラメータが記憶されており、ＦＧ部１０５〜１０８をアース板４００によって選択的に基板本体７１１の配線とを導通させることによって、メモリ７２のアドレスが指定され、メモリ７２に記憶された制御パラメータのうち、搭載される複写機に応じた制御パラメータを読み出すことが可能となる。このため、従来の複写機のように、バージョンごとに異なるメモリを用意する必要がなくなり、メモリの共通化を図ることが可能となる。
また、メモリ７２に記憶させる各バージョンの制御パラメータを、制御部８において用いられる制御プログラムに対応したものとすることによって、全てのバージョンにおいて用いる制御プログラムを共通化することができる。
したがって、複数のバージョンの複写機が提供される場合であっても、メモリ及びメモリ基板を共通化することができ、管理コストや開発コスト等を低減させることが可能となる。

また、本実施形態の複写機Ａにおいては、ＦＧ部１０５〜１０８が基板本体７１１に対して切り離し可能とされており、使用しないＦＧ部１０６〜１０８を基板本体７１１から切り離すことによって、指定されるメモリ７２のアドレスを変更不能とし、固定した。これによって、メモリ７２の他の制御パラメータを取り出すことができなくなるため、改造等によって不正に複写機の機能が変更されることを抑止することが可能となる。

また、本実施形態の複写機Ａにおいては、スクリュー５００が螺合されるＦＧ部１０５に対応する箇所に規制部１００２が形成されている。このため、他のＦＧ部にスクリュー５００が螺合されたメモリ基板、すなわちアドレスＦＧ１以外のアドレスＦＧ２〜４が選択されたメモリ基板を設置することができない。したがって、メモリ基板７の誤装着を防止することができる。
また、本実施形態の複写機Ａにおいては、スクリュー５００をメモリ７２の指定されたアドレスに応じた位置に取り付けられる取付部材として兼用されている。このため、別途取付部材を用意する必要がなくなる。

以上、本発明の実施形態について図面を参照して詳説したが、具体的な構成は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において設計変更等が可能である。

例えば、配線７００に関する構成は、図５に示す構成に限られるものではなく、図８に示すように、ＦＧ１０７の導電面１０９を単一とし、接点７０３とＡ０端子３１２と、接点７０３とＡ１端子３１３との間の各々にダイオード９０１，９０２を設置する構成を採用することもできる。また、これらの例以外の配線構造を採用しても良く、接点の個数や接点に接続されるメモリの端子数も上記実施形態に限定されるものではない。

また、上記実施形態においては、スクリュー５００によって、アース板４００と基板７１とを固定して導通を確保した。しかしながら、本発明はこれに限定されるものではなく、例えば、アース板の一端を板バネ構造にしても良い。これによって、アース板の一端をスクリュー５００にて螺合する必要がなくなる。

また、上記実施形態では、複写機Ａについて説明した。しかしながら、本発明はこれに限定されるものでなく、ファクシミリや複合機等の画像形成装置にも適用することができる。
また、例えば、画像読取部３を備えず、ネットワーク経由や端末からダイレクトで入力されるカラー画像データに基づいた画像を印刷する画像形成装置にも適用することができる。

また、上記実施形態においては、原稿に印刷された画像のカラー画像データを取得する構成としたが、本発明はこれに限定されるものではなく、原稿の印刷された画像の白黒画像データを取得する構成とすることもできる。

また、上記実施形態においては、本発明の画像印刷手段として中間転写方式の印刷部６を採用したが、本発明はこれに限定されるものではなく、画像印刷手段として、インクジェットプリンタ等を採用することも可能である。

本発明の一実施形態である複写機の機能構成を示したブロック図である。 本発明の一実施形態である複写機が備えるメモリの模式図である。 本発明の一実施形態である複写機が備えるメモリに対するアドレス設定の一例を説明するための図表である。 本発明の一実施形態である複写機が備える基板の模式図である。 本発明の一実施形態である複写機が備えるメモリ基板の等価回路図である。 本発明の一実施形態である複写機が備えるメモリ基板を複写機に搭載する際の構成を示す模式図である。 本発明の一実施形態である複写機が備えるメモリ基板を取り付ける本体の部位の構成を簡易的に説明するための図である。 本発明の一実施形態である複写機が備えるメモリ基板の変形例を示す等価回路図である。

符号の説明

Ａ……複写機（画像形成装置）、７……メモリ基板（メモリユニット）、７１……基板、７２……メモリ、８……制御部（制御装置）、１０５〜１０８……ＦＧ部（固定手段）、３１２……Ａ０端子、３１３……Ａ１端子、３１４……Ａ２端子、４００……アース板、５００……スクリュー（取付部材）、７００……配線、７０１〜７０４……接点（開放部）、１００２……規制部（受部）

Claims (4)

1. 複数種類の装置の制御パラメータを前記装置の種類ごと所定のアドレスに格納するメモリと、
   前記メモリの前記アドレスを選択的に指定するための選択部と、
   指定された前記アドレスに格納された前記制御パラメータに基づいて装置全体の制御を行う制御手段と、
   前記メモリが実装される基板本体に設置されかつ前記選択部によって指定されたアドレスに応じた位置に取り付けられる取付部材と、
   前記基板本体の設置箇所に形成され、自らの装置の種類に応じた位置に形成される前記取付部材の受部と
   を備えることを特徴とする画像形成装置。
2. 前記選択部は、
   途中部位に形成された開放部が開けられた状態にて前記メモリの端子に電源電圧を印加するとともに前記開放部が閉じられた状態にて前記メモリの端子にグランド電圧を印加する接続部と、
   前記開放部の開閉状態を選択するスイッチ部と
   を備えることを特徴とする請求項１記載の画像形成装置。
3. 前記選択部によって選択された前記アドレスを固定する固定手段を備えることを特徴とする請求項１または２記載の画像形成装置。
4. 前記選択部が、途中部位に形成された開放部が開けられた状態にて前記メモリの端子に電源電圧を印加するとともに前記開放部が閉じられた状態にて前記メモリの端子にグランド電圧を印加する接続部と、前記開放部の開閉状態を選択するスイッチ部とを備える場合に、
   前記固定手段は、前記開放部が形成され、かつ、前記メモリが実装される基板本体から切り離しが可能な基板の一部によって構成される
   ことを特徴とする請求項３記載の画像形成装置。

Images