JP4818920B2 - 複数のプログラム可能なプロセッサを有する集積データ処理回路 - Google Patents
複数のプログラム可能なプロセッサを有する集積データ処理回路 Download PDFInfo
- Publication number
- JP4818920B2 JP4818920B2 JP2006525933A JP2006525933A JP4818920B2 JP 4818920 B2 JP4818920 B2 JP 4818920B2 JP 2006525933 A JP2006525933 A JP 2006525933A JP 2006525933 A JP2006525933 A JP 2006525933A JP 4818920 B2 JP4818920 B2 JP 4818920B2
- Authority
- JP
- Japan
- Prior art keywords
- router
- circuit
- processor
- processors
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Description
Claims (11)
- 二次元マトリックスに配置された複数のプログラム可能なプロセッサであって、各プロセッサはマトリックス内で隣接するプロセッサへのプライベートなオペランド転送接続を有する、プロセッサと、
ツリー構造で互いにプロセッサに階層的に結合されたルーター回路を備える通信構造であって、前記プロセッサはツリー構造のリーフノードを形成しており、ルーター回路は、ツリー構造の中のパスを選択的に経由して、ルートルーター回路から、指定されたプロセッサに、アドレスを用いて、メッセージをルーティングするように構成されており、ルーター回路はそれぞれアドレスの制御に基づいてパスの一部を選択する、通信構造と、
とを備えることを特徴とする集積データ処理回路。 - プロセッサはそれぞれ、プライベートなオペランド転送接続の選択した1つを介して、コマンドのオペランドを転送するコマンドをサポートする、ことを特徴とする請求項1に記載の集積データ処理回路。
- 前記アドレスは複数のビットを含んでおり、各ルーター回路はビットの一部を選択するように構成されており、前記ルーター回路は、前記一部のビットに基づいて、ツリー構造における直ぐ後継のルーター回路及び/又はプロセッサにルーティングする制御をするだけであり、ルートルーター回路から各プロセッサへの各パスに沿って連なる複数のルーター回路は、それぞれ、異なる部分を選択する、ことを特徴とする請求項1に記載のデータ処理回路。
- 個々のルーター回路のそれぞれがマトリックス内の1つの領域に関連づけられており、ツリー構造の中で直接的又は間接的にルーター回路に結合されたプロセッサのいくつかを前記領域は含んでおり、階層的に上位のルーター回路に関連づけられた階層的に上位の領域は、階層的に上位のルーター回路に直接接続される階層的に下位のルーター回路の空間的に分離された複数の後継の領域に区分される、ことを特徴とする請求項1に記載のデータ処理回路。
- 前記ツリー構造は4段ツリーを形成し、各ルーター回路は、階層的に下位の4つのルーター回路及び/又はプロセッサに結合されており、上位の領域を、階層的に下位の4つのルーター回路及び/又はプロセッサのそれぞれ1つに関連づけられた4つの四分円状に区分する、ことを特徴とする請求項4に記載のデータ処理回路。
- 前記アドレスは複数のビットを含んでおり、各ルーター回路は一部の2ビットを選択するように構成されており、前記ルーター回路は、前記一部のビットに基づいて、ツリー構造の中で直ぐ後継のルーター回路及び/又はプロセッサにルーティングする制御をするだけであり、ルートルーター回路から各プロセッサへの各パスに沿って連なるルーター回路は、それぞれ、異なる部分を選択する、ことを特徴とする請求項5に記載のデータ処理回路。
- 前記ルーター回路は、さらに、
前記プロセッサのうちの特定の第1のプロセッサへのさらなるアドレスを有している、前記プロセッサのうちの特定の第2のプロセッサからの、さらなるメッセージを、
前記ルートルーター回路に向かう第1方向のツリー構造の中の第1のサブパスを介して、
指定された前記第1のプロセッサに送達するルーター回路に、前記さらなるメッセージが到達するまで、ルーティングし、
続いて、ツリー構造の中で前記プロセッサの第1のプロセッサに向かう第2のサブパスを介して送信すべく、クロスオーバーするように、構成されており、
前記ルーター回路は、前記さらなるアドレスの制御に基づいて、前記第1及び第2のサブパスを選択する、
ことを特徴とする請求項1に記載のデータ処理回路。 - 複数のアービタ回路を備えており、それそれがルーター回路の1つに関連づけられており、前記ルートルーター回路からのメッセージとクロスオーバーした前記さらなるメッセージとの間における衝突を調停するように、構成されている、ことを特徴とする請求項7に記載のデータ処理回路。
- 前記アービタ回路は、異なるプロセッサからの前記さらなるメッセージ同士の衝突を、調停するように構成されている、ことを特徴とする請求項8に記載のデータ処理回路。
- 処理で使用するためのパラメータを、前記プロセッサの選択された1つに、メッセージ内で送信するように構成された、共通コントロールユニットを、備えることを特徴とする請求項1に記載のデータ処理回路。
- 集積回路の製造方法であって、
プロセッサの2次元マトリックスの大きさを選択し、
設計コンピュータで、前記マトリックス内に、プロセッサをレイアウトする命令を生成し、
前記設計コンピュータで、前記マトリックス内で隣接するプロセッサのペアの間に、プライベートなオペランド転送接続をレイアウトする命令を生成し、
ツリー構造で互いにプロセッサに階層的に結合されたルーター回路をレイアウトし、前記プロセッサはツリー構造のリーフノードを形成しており、ルーター回路は、ツリー構造の中のパスを選択的に経由して、ルートルーター回路から、指定されたプロセッサに、アドレスを用いて、メッセージをルーティングするように構成されており、ルーター回路はそれぞれアドレスの制御に基づいてパスの一部を選択し、前記設計コンピュータは、ツリー構造におけるルーター回路のレベル数を選択し、
生成されたレイアウトに基づいて、集積回路を製造する、
ことを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03103322 | 2003-09-09 | ||
EP03103322.8 | 2003-09-09 | ||
PCT/IB2004/051510 WO2005024644A2 (en) | 2003-09-09 | 2004-08-20 | Integrated data processing circuit with a plurality of programmable processors |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007505383A JP2007505383A (ja) | 2007-03-08 |
JP4818920B2 true JP4818920B2 (ja) | 2011-11-16 |
Family
ID=34259263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006525933A Expired - Fee Related JP4818920B2 (ja) | 2003-09-09 | 2004-08-20 | 複数のプログラム可能なプロセッサを有する集積データ処理回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20070165547A1 (ja) |
EP (1) | EP1665065B1 (ja) |
JP (1) | JP4818920B2 (ja) |
KR (1) | KR101200598B1 (ja) |
CN (1) | CN1849598A (ja) |
AT (1) | ATE374973T1 (ja) |
DE (1) | DE602004009324T2 (ja) |
WO (1) | WO2005024644A2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070124565A1 (en) * | 2003-06-18 | 2007-05-31 | Ambric, Inc. | Reconfigurable processing array having hierarchical communication network |
JP4755033B2 (ja) * | 2006-07-05 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US20080126472A1 (en) * | 2006-08-28 | 2008-05-29 | Tableau, Llc | Computer communication |
US20080052490A1 (en) * | 2006-08-28 | 2008-02-28 | Tableau, Llc | Computational resource array |
US20080052429A1 (en) * | 2006-08-28 | 2008-02-28 | Tableau, Llc | Off-board computational resources |
US20080052525A1 (en) * | 2006-08-28 | 2008-02-28 | Tableau, Llc | Password recovery |
US7962717B2 (en) * | 2007-03-14 | 2011-06-14 | Xmos Limited | Message routing scheme |
US7994818B2 (en) | 2007-06-20 | 2011-08-09 | Agate Logic (Beijing), Inc. | Programmable interconnect network for logic array |
JP4676463B2 (ja) * | 2007-07-13 | 2011-04-27 | 株式会社日立製作所 | 並列計算機システム |
US7826455B2 (en) * | 2007-11-02 | 2010-11-02 | Cisco Technology, Inc. | Providing single point-of-presence across multiple processors |
CN101320364A (zh) * | 2008-06-27 | 2008-12-10 | 北京大学深圳研究生院 | 一种阵列处理器结构 |
US8307116B2 (en) * | 2009-06-19 | 2012-11-06 | Board Of Regents Of The University Of Texas System | Scalable bus-based on-chip interconnection networks |
US10698859B2 (en) * | 2009-09-18 | 2020-06-30 | The Board Of Regents Of The University Of Texas System | Data multicasting with router replication and target instruction identification in a distributed multi-core processing architecture |
KR101594853B1 (ko) * | 2009-11-27 | 2016-02-17 | 삼성전자주식회사 | 컴퓨터 칩, 및 상기 컴퓨터 칩에서의 정보 라우팅 방법 |
CN102063408B (zh) * | 2010-12-13 | 2012-05-30 | 北京时代民芯科技有限公司 | 一种多核处理器片内数据总线 |
JP5171971B2 (ja) * | 2011-01-17 | 2013-03-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US9329834B2 (en) | 2012-01-10 | 2016-05-03 | Intel Corporation | Intelligent parametric scratchap memory architecture |
CN104813306B (zh) * | 2012-11-21 | 2017-07-04 | 相干逻辑公司 | 具有散布处理器dma‑fifo的处理*** |
US10452399B2 (en) | 2015-09-19 | 2019-10-22 | Microsoft Technology Licensing, Llc | Broadcast channel architectures for block-based processors |
US10713558B2 (en) * | 2016-12-30 | 2020-07-14 | Intel Corporation | Neural network with reconfigurable sparse connectivity and online learning |
US11062203B2 (en) * | 2016-12-30 | 2021-07-13 | Intel Corporation | Neuromorphic computer with reconfigurable memory mapping for various neural network topologies |
US10963379B2 (en) | 2018-01-30 | 2021-03-30 | Microsoft Technology Licensing, Llc | Coupling wide memory interface to wide write back paths |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4251861A (en) * | 1978-10-27 | 1981-02-17 | Mago Gyula A | Cellular network of processors |
US4860201A (en) * | 1986-09-02 | 1989-08-22 | The Trustees Of Columbia University In The City Of New York | Binary tree parallel processor |
EP0605401B1 (en) * | 1988-09-19 | 1998-04-22 | Fujitsu Limited | Parallel computer system using a SIMD method |
US5161156A (en) * | 1990-02-02 | 1992-11-03 | International Business Machines Corporation | Multiprocessing packet switching connection system having provision for error correction and recovery |
DE4129614C2 (de) * | 1990-09-07 | 2002-03-21 | Hitachi Ltd | System und Verfahren zur Datenverarbeitung |
US5561768A (en) * | 1992-03-17 | 1996-10-01 | Thinking Machines Corporation | System and method for partitioning a massively parallel computer system |
US6000024A (en) * | 1997-10-15 | 1999-12-07 | Fifth Generation Computer Corporation | Parallel computing system |
US6622233B1 (en) * | 1999-03-31 | 2003-09-16 | Star Bridge Systems, Inc. | Hypercomputer |
US6745317B1 (en) * | 1999-07-30 | 2004-06-01 | Broadcom Corporation | Three level direct communication connections between neighboring multiple context processing elements |
JP2001167066A (ja) * | 1999-12-08 | 2001-06-22 | Nec Corp | プロセッサ間通信方法及びマルチプロセッサシステム |
US20030123492A1 (en) * | 2001-05-14 | 2003-07-03 | Locke Samuel Ray | Efficient multiplexing system and method |
-
2004
- 2004-08-20 JP JP2006525933A patent/JP4818920B2/ja not_active Expired - Fee Related
- 2004-08-20 DE DE602004009324T patent/DE602004009324T2/de active Active
- 2004-08-20 CN CNA2004800257157A patent/CN1849598A/zh active Pending
- 2004-08-20 WO PCT/IB2004/051510 patent/WO2005024644A2/en active IP Right Grant
- 2004-08-20 US US10/570,966 patent/US20070165547A1/en not_active Abandoned
- 2004-08-20 AT AT04769834T patent/ATE374973T1/de not_active IP Right Cessation
- 2004-08-20 EP EP04769834A patent/EP1665065B1/en not_active Not-in-force
- 2004-08-20 KR KR1020067004886A patent/KR101200598B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP2007505383A (ja) | 2007-03-08 |
US20070165547A1 (en) | 2007-07-19 |
DE602004009324D1 (de) | 2007-11-15 |
CN1849598A (zh) | 2006-10-18 |
EP1665065A2 (en) | 2006-06-07 |
DE602004009324T2 (de) | 2008-07-10 |
WO2005024644A2 (en) | 2005-03-17 |
KR20060131730A (ko) | 2006-12-20 |
ATE374973T1 (de) | 2007-10-15 |
KR101200598B1 (ko) | 2012-11-12 |
EP1665065B1 (en) | 2007-10-03 |
WO2005024644A3 (en) | 2005-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4818920B2 (ja) | 複数のプログラム可能なプロセッサを有する集積データ処理回路 | |
EP0197103B1 (en) | Load balancing for packet switching nodes | |
US11003604B2 (en) | Procedures for improving efficiency of an interconnect fabric on a system on chip | |
US8601423B1 (en) | Asymmetric mesh NoC topologies | |
KR100812225B1 (ko) | 멀티프로세서 SoC 플랫폼에 적합한 크로스바 스위치구조 | |
CN101841471B (zh) | 具有连接成多维矩阵的节点的***及其控制方法以及设备 | |
JPH08185380A (ja) | 並列計算機 | |
CN111630505A (zh) | 深度学习加速器***及其方法 | |
CN116235469A (zh) | 网络芯片和网络设备 | |
US20220015588A1 (en) | Dual mode interconnect | |
US11704270B2 (en) | Networked computer with multiple embedded rings | |
US11615053B2 (en) | Routing in a network of processors | |
CA2117506C (en) | Return address adding mechanism for use in parallel processing system | |
US20230305991A1 (en) | Network Computer with Two Embedded Rings | |
US8571016B2 (en) | Connection arrangement | |
JP3950048B2 (ja) | 複数の制御回線を用いた多重最小論理網においてスループットを増大させる拡張可能な装置および方法 | |
US11520726B2 (en) | Host connected computer network | |
Ramakrishnan et al. | Analysis of network on chip topologies | |
US10990552B1 (en) | Streaming interconnect architecture for data processing engine array | |
US20050050233A1 (en) | Parallel processing apparatus | |
US20230280907A1 (en) | Computer System Having Multiple Computer Devices Each with Routing Logic and Memory Controller and Multiple Computer Devices Each with Processing Circuitry | |
US20230283547A1 (en) | Computer System Having a Chip Configured for Memory Attachment and Routing | |
KR100851618B1 (ko) | 분산형 다중처리 시스템 | |
TWI616754B (zh) | 快捷外設互聯標準(PCIe)資料交換裝置及傳輸系統 | |
REDDY et al. | Design of Reconfigurable NoC Architecture for Low Area and Low Power Applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070817 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090619 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |