JP4818287B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置 Download PDFInfo
- Publication number
- JP4818287B2 JP4818287B2 JP2008029857A JP2008029857A JP4818287B2 JP 4818287 B2 JP4818287 B2 JP 4818287B2 JP 2008029857 A JP2008029857 A JP 2008029857A JP 2008029857 A JP2008029857 A JP 2008029857A JP 4818287 B2 JP4818287 B2 JP 4818287B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- resin
- lead frame
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図14および図15は、従来の樹脂封止型半導体装置を示す図である。図14(a)、図15(a)は、それぞれ図14(b)、図15(b)に対応する断面図である。
まず、半導体装置の第1の実施形態について説明する。
図1(a)、図1(b)および図2に示すように、第1のリードフレーム16のダイパッド17に、第1の半導体チップ18の裏面が接着され、第1の半導体チップ18の電極19と第1のリード(図示せず)とが第1の金属細線20により電気的に接続され、第1の半導体チップ18、第1の金属細線20および第1のリードの上面が第1の封止樹脂21により封止され、第1の封止樹脂21の上面に第2のリードフレーム22の第2のダイパッド23が接着され、第2のダイパッド23の上面と第2の半導体チップ24の裏面とが接着され、第2の半導体チップ24の電極25と第2のリード(図示せず)とが第2の金属細線26により電気的に接続され、第2のダイパッド23の上方で第2の半導体チップ24、第2の金属細線26および第2のリードの上面が第2の封止樹脂27により封止されている。なお、各半導体チップの電極と各リードとはバンプにより直接接続したフリップチップ接続であってもよい。
なお、前記した内容と同一の内容については省略し、同一の構成要件には同一の符号を付す。
図3(a)に示すように、第1のリードフレーム16および第2のリードフレーム22の各リードが封止樹脂の側面から突出している。
図4(a)に示すように、第1のリードフレーム16および第2のリードフレーム22の各リードが封止樹脂の側面から突出している。
なお、前記した半導体装置の実施形態と共通する内容については省略し、同一の構成要件には同一の符号を付す。
図5(a)および図5(b)に示すように、第2のリードフレーム22の中央部(第2のダイパッド)には、図5(c)に示すような、周囲が吊りリードと接続するコイル30が形成されている。
以上、本実施形態の樹脂封止型半導体装置は、積層されたリードフレームを用いて上部となる第2のリードフレームにはコイルが形成されているので、高周波特性に優れた半導体装置を実現することができる。
なお、第1の実施形態と同一の内容は省略し、同一の構成要件には同一の符号を付す。
図8および図9は、本実施形態の半導体装置を示す図である。
そして、図9(a)に示すように、第1の外部電極28は樹脂封止型半導体装置の底面に配列されている。また、図9(b)に示すように、第2の外部電極29は封止樹脂で覆われた領域の4角のコーナー部分より突出している場合もある。なお、シールド31の1つの格子の形状(網目形状)は、四角形や楕円形であってもよい。
まず、半導体装置の製造方法の第1の実施形態について説明する。なお、各リードフレームの形状については前述したので省略する。
まず、図10(a)に示すように、上金型32、下金型33および上金型32と下金型33との間に設けられた中間金型34を備えた封止金型を用意する。
次に、図11(a)に示すように、第2のリードフレーム22の上方から上金型32を下降させて、上金型32の周囲を第2のリードフレーム22の上面に接触させる。
まず、図12(a)に示すように、上金型32、下金型33および上金型32と下金型33との間に設けられた中間金型34を備えた封止金型を用意する。
次に、図12(b)に示すように、第1の半導体チップ18が接着された第1のリードフレーム16を下金型33の上面に載置し、第1のリードフレーム16の周囲の上面に中間金型34を載置する。ここで、第1のリードフレーム16の第1のリードの上面には、中間金型34と同じ厚みのスペーサー35が設けられている。
次に、図13(a)に示すように、第2のリードフレーム22の上方から、カシメピン36が設けられた上金型32を下降させて、上金型32の周囲を第2のリードフレーム22の上面に接触させる。ここで、カシメピン36はスペーサ35と垂直方向で同じ位置に設けられているので、スペーサー35とカシメピン36とにより第2のリードフレーム22を挟むことができる。
2 ダイパッド
3 半導体チップ
4 電極
5 リード
6 金属細線
7 封止樹脂
8 リードフレーム
9 ダイパッド
10 第1の半導体チップ
11 電極
12 第2の半導体チップ
13 リード
14 金属細線
15 封止樹脂
16 第1のリードフレーム
17 ダイパッド
18 第1の半導体チップ
19 電極
20 第1の金属細線
21 第1の封止樹脂
22 第2のリードフレーム
23 第2のダイパッド
24 第2の半導体チップ
25 電極
26 第2の金属細線
27 第2の封止樹脂
28 第1の外部電極
29 第2の外部電極
30 コイル
31 シールド
32 上金型
33 下金型
34 中間金型
35 スペーサー
36 カシメピン
37 フレーム
Claims (1)
- ダイパッドの上面と第1の半導体チップの裏面とが接着され、前記第1の半導体チップの電極と第1のリードとが第1の金属細線により電気的に接続され、前記第1の半導体チップの上方に、コイルが設けられ、前記コイルの内方部と第2のリードとが前記コイルの一部を介して接続され、前記コイルの中央領域が周辺領域よりも高くなっており、前記第1の半導体チップ、前記第1の金属細線、前記第1のリードの上面および前記第2のリードの上面が、封止樹脂により封止されていることを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008029857A JP4818287B2 (ja) | 2008-02-12 | 2008-02-12 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008029857A JP4818287B2 (ja) | 2008-02-12 | 2008-02-12 | 樹脂封止型半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001381362A Division JP2003188341A (ja) | 2001-12-14 | 2001-12-14 | 樹脂封止型半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008124510A JP2008124510A (ja) | 2008-05-29 |
JP4818287B2 true JP4818287B2 (ja) | 2011-11-16 |
Family
ID=39508857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008029857A Expired - Fee Related JP4818287B2 (ja) | 2008-02-12 | 2008-02-12 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4818287B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109269A (ja) * | 2008-10-31 | 2010-05-13 | Panasonic Corp | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01278052A (ja) * | 1988-04-30 | 1989-11-08 | Nec Corp | 樹脂封止半導体装置 |
JPH0428446U (ja) * | 1990-06-29 | 1992-03-06 | ||
JPH07321254A (ja) * | 1994-05-25 | 1995-12-08 | Nec Corp | 樹脂封止型半導体装置およびその製造方法 |
JP2970626B2 (ja) * | 1997-11-11 | 1999-11-02 | 日本電気株式会社 | 半導体集積回路装置用リードフレーム、および半導体集積回路装置 |
-
2008
- 2008-02-12 JP JP2008029857A patent/JP4818287B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008124510A (ja) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100907853B1 (ko) | 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법 | |
JP3765952B2 (ja) | 半導体装置 | |
US8508048B2 (en) | Semiconductor device utilizing a package on package structure and manufacturing method thereof | |
US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
US8420452B2 (en) | Fabrication method of leadframe-based semiconductor package | |
US7834469B2 (en) | Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame | |
US8304268B2 (en) | Fabrication method of semiconductor package structure | |
US20090278243A1 (en) | Stacked type chip package structure and method for fabricating the same | |
KR100369907B1 (ko) | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 | |
TWI643303B (zh) | 電子裝置以及電子裝置的製造方法 | |
JP4494240B2 (ja) | 樹脂封止型半導体装置 | |
US20190326227A1 (en) | Semiconductor Device and Semiconductor Device Manufacturing Method | |
US7642638B2 (en) | Inverted lead frame in substrate | |
JP2009111010A (ja) | 半導体装置およびその製造方法 | |
CN103635999A (zh) | 半导体装置 | |
US20100148349A1 (en) | Semiconductor Package Having Support Chip And Fabrication Method Thereof | |
JP6597499B2 (ja) | 半導体装置およびその製造方法 | |
JP2009099905A (ja) | 半導体装置 | |
JP4818287B2 (ja) | 樹脂封止型半導体装置 | |
US20150084171A1 (en) | No-lead semiconductor package and method of manufacturing the same | |
US20180247886A1 (en) | Electronic package structure and method for manufacturing the same | |
JP6487584B1 (ja) | 圧力センサーパッケージ構造 | |
KR101686349B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
CN101308804A (zh) | 射频模块的封装结构及其制造方法 | |
JP2003188341A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |